DE102007035945A1 - Jittertoleranztest zur Evaluierung einer zu testenden Einheit - Google Patents

Abstract

Die vorliegende Erfindung bezieht sich auf eine Evaluierung einer zu testenden Einheit -DUT- (2) in Bezug auf die Jittertoleranz des DUTs, wobei ein Stimulussignal (S) mit einer Bitsequenz mit induziertem Jitter (DJ<SUB>T</SUB>, RJ<SUB>T</SUB>) dem DUT (2) zugeführt wird, eine aktuelle Bitfehlerrate -BER-, welche ein Verhältnis von fehlerhaft empfangenen Bits zur Gesamtzahl der empfangenen Bits anzeigt, bestimmt wird, der induzierte Jitter (DJ<SUB>TT</SUB>, RJ<SUB>TT</SUB>) so eingestellt wird, dass eine Differenz der entsprechenden Bitfehlerrate und eine vorgegebene BER (BER<SUB>T</SUB>) eine bestimmte Grenze unterschreitet, und eine Jittereigenschaft des DUTs (2) auf Basis der ermittelten ersten Quantität induzierten Jitters (DJ<SUB>TT</SUB>, RJ<SUB>TT</SUB>) abgeleitet wird.

Description

• STAND DER TECHNIK
• Die Erfindung bezieht sich auf Jitter Tests.
• Das Charakterisieren des transienten Verhaltens von Hochgeschwindigkeitssdigitalschaltkreisen, d. h. des Übergangs von einer logischen Null zu einer logischen Eins und umgekehrt, ist immer wichtiger geworden, sowohl für die Entwicklung als auch für die Fertigung dieser Schaltkreise. Timingprobleme können einzelne Übertragungsfehler verursachen, welche bei gehäuftem Auftreten einen temporären oder sogar dauerhaften Ausfall eines kompletten Nachrichtensystems verursachen können. Eine Standardcharakterisierung für der Güte eines Kommunikationssystems ist die Bitfehlerrate (BER), welches das Verhältnis von fehlerhaft detektieren Bitwerten zur Gesamtzahl der empfangenen Bits in einem bestimmten Zeitrahmen angibt.
• Jitter ist eine Hauptursache für Bitfehler in digitalen Kommunikationssystemen. Eine der Schlüsselspezifikationen von Hochgeschwindigkeits-Digitalschaltkreisen bezieht sich folglich auf Jitter. Die internationale Norm ITU-T G.701 definiert Jitter as kurzzeitige nicht-kumulative Variationen von signifikanten Punkten (instants) eines digitalen Signals in Bezug auf deren Idealpositionen. Ein signifikanter Punkt kann dabei jeder geeignete, leicht identifizierbare Punkt des Signals sein, beispielsweise die positive oder negative Flanke des Signals.
• Daher bedeutet das Testen einer Einheit, welche Teil eines digitalen Kommunikationssystems ist, z. B. der Sender oder Transmitter, der Übertragungskanal oder der Empfänger, in Bezug auf deren Jittererzeugung oder Jittertoleranz eine wichtige Aufgabe einer Verifikation, einer Charakterisierung oder eines Konformitätstests dieser Einheit.
• Zum Testen der Konformität einer zu testenden Einheit (device under Test; DUT) mit eine bestimmten Norm wird ein Jittertoleranztest durchgeführt, indem ein zu testender Empfänger, im folgenden auch einfach als das DUT bezeichnet, mit einem Testmuster (d.h. eines Signals mit einer bestimmten Testbitfolge) stimuliert wird, welches eindeutig definierten Jitter aufweist. Dieser Jitter kann verschiedene Jittertypen oder -komponenten aufweisen, z.B. Periodischen Jitter (PJ), eine Kombination veschiedener Komponenten wie echt gaussischen zufälligen Jitter (truly gaussian random jitter; RJ), „bounded Gaussian Jitter" (BGRJ), oder datenabhängigen Jitter, wie beispielsweise Intersymbolinterferenz (inter-symbol-interference; ISI). Während das DUT stimuliert wird, wird durch geeignete Mittel geprüft, ob das DUT die korrekten Bits mit einer Bitfehlerrate unterhalb eines bestimmter Schranke detektieren kann, welche häufig sehr gering ist, beispielsweise 10^–9-10^-12.
• Die Bitfehlerrate des DUTs variiert mit der Quantität des induzierten Jitters. Es sind Jittertoleranztests bekannt, bei welchen die Art und die Quantität (z.B. die Amplitude) des Jitters eines Testsignals variiert wird, z.B. durch schrittweises Erhöhen, um die Grenzen zu bestimmen, an welchen die Bitfehlerrate des DUTs festgelegte Grenzwerte überschreitet. Um eine 95%-Wahrscheinlichkeit für die Vorraussage der Unterschreitung einer Bitfehlerrate machen zu können, muss für jede Messung mindestens eine Messzeit vorgesehen werden, welche das dreifache des Produkts der Datenrate des Stimulussignals und der Ziel-Bitfehlerrate beträgt. So beträgt beispielsweise für eine Datenrate von 10 Gigabit und einer gewünschten oder Ziel-Bitfehlerrate von 10 exp -9 die Messzeit 0,3 Sekunden, welche noch genügen kurz ist, um den Jitter in kleinen Schritten zu variieren. Die notwendige Messzeit beträgtjedoch schon 5 Minuten (= 1000·0,3 Sekunden) für jede einzelne Messung bei einer Ziel-Bitfehlerrate von 10 exp -12; derartig lange Messzeiten stellen eine hohe wirtschaftliche Hürde für Tests bei niedrigen Bitfehlerraten dar.
• OFFENBARUNG
• Aufgabe der Erfindung ist es einen verbesserten Jittertoleranztest bereitzustellen. Die Aufgabe wird durch die unabhängigen Ansprüche gelöst. Weitere Ausführungsbeispiele ergeben sich aus den übrigen Unteransprüchen.
• Die vorliegende Erfindung schlägt ein Verfahren vor, welches eine Verifizierung, eine Charakterisierung oder einen Konformitätstest eines DUTs auch für sehr niedrige Bitfehlerraten innerhalb kurzer Messzeiten erlaubt, ohne dass zeitaufwändiger Test bei dieser niedrigen Bitfehlerrate durchgeführt werden muss. Statt dessen wird ein Test gegen eine höhere Bitfehlerrate durchgeführt, und das Verhalten des DUTs bei der niedrigen Bitfehlerrate davon abgeleitet.
• In einer ersten Ausführung wird das DUT in Bezug auf Jittertoleranz evaluiert, wobei ein Stimulussignal dem DUT zugeführt wird und ein entsprechendes Antwortsignal vom DUT empfangen wird. Das Stimulussignal weist eine Bitsequenz auf, wobei das Timing der Bits in Bezug auf ein ideales Timing dergestalt moduliert wird, dass ein bestimmer Typ und eine bestimmte Quantität von Jitter in das Stimulussignal induziert wird. Dann wird ein BER-Wert bestimmt, welcher das Verhältnis von fehlerhaft detektieren Bitwerten zur Gesamtzahl der empfangenen Bits angibt. Dann wird eine Jittercharacteristik des DUTs auf Basis der ersten Quantität induzierten Jitters, welche für die Test-Bitfehlerrate gemessen wurde, für eine Ziel-BER abgeleitet. Die Jittercharakterisitk kann den intrinsischen Jitter als Funktion der BER beinhalten. Im besonderen kann diese Charakteristik die Quantität des intrinsischen Jitters assoziiert mit der Ziel-BER sein.
• In einer weiteren Ausführung wird ein Jitterkonformitätstest (jitter compliance test) für ein DUT vorgeschlagen. Anstelle einer Messung des BER-Werts mit der von der Norm definierten (spezifizierten) Jitterquantität, wird mit einer höheren Jitterquantität gemessen, für die sich eine höhere Bitfehlerrate einstellt. Die Bitfehlerrate, die sich bei einer Messung mit der spezifizierten Jitterquantität einstellen würde, wird von der durchgeführten Messung abgeleitet. Der Test gilt dann als bestanden, wenn die abgeleitete Quantität des induzierten Jitters gleich oder größer der spezifizierten Jitterquantität ist.
• Der totale Jitter TJ eines Systems kann unterteilt werden in eine deterministische Jitterkomponente DJ und eine zufällige Jitterkomponente RJ. Die deterministische Jitterkomponente ist amplidudenbegrenzt oder gebunden (bounded) und hat spezifische Ursachen (Übersprechen, Duty-Cycle Distortion, intersymbol interferenz, etc.). Die zufällige Jitterkomponente ist nicht amplitudenbegrenzt bzw. ungebunden (unbounded) und wird z.B. durch thermisches Rauschen verursacht. Im Gegensatz zum gebundenen deterministischen Jitter ist die Spitze-zuSpitze (peak-to-peak) Amplitude zufälligen Jitters eine Funktion der Anzahl der Jitterereignisse. Reiner zufälliger (purely random) Jitter ist gaussverteilt und kann daher mittles eines signifikanten Parameters, der Standardabweichung (root mean square; RMS) σ, beschrieben werden. Deterministischer Jitter kann dagegen nicht so einfach beschrieben werden; für eine vollständige Beschreibung müssen alle einzelnen Komonenten berücksichtigt werden.
• Ein wichtiger Grund zur Unterscheidung zwischen zufälligem und deterministischem Jitter kann folgendermassen verdeutlicht werden: ein System, in welchem nur deterministischer Jitter auftritt, würde sehr scharfe Grenzen torerierbaren Jitters aufweisen. Solange dieser Jitter kleiner als der tolerierte Jitter ist, wäre die Bitfehlerrate gleich null; sobald dieser Jitter auch nur geringfügig größer als der tolerierte Jitter ist, wäre die Bitfehlerrate unabhängig von der Messdauer inakzeptabel gross. Sobald jedoch zufälliger Jitter zusätzlich auftritt, „verschmiert" diese scharfe Grenze um so mehr, je größer dieser zufällige Jitter gegenüber dem deterministischen Jitter ist. In realen Systemen ist stets auch zufälliger Jitter vorhanden; der tolerierte Jitter eines DUTs innerhalb eines solchen Systems hängt dann also von der gewünschten Bitfehlerrate ab.
• Die Erfindung basiert auf der Einsicht, dass die Summe des intrinsischen Jitters und des induzierten Jitters das Einheitsintervall UI – die Bitdauer des Testsignals komplett ausfüllt, wenn Fehler auftreten: DJT + (RJT 2 + RJR 2)1/2 + DJR = 1UI (1)wobei:

DJ_T

die Amplitude des induzierten DUT-intrinsischen deterministischen Jitters bezeichnet,

RJ_T

die Amplitude des induzierten zufälligen (random) Jitters bezeichnet,

DJ_R

die Amplitude des DUT-intrinsichen deterministischen Jitters bezeichnet,

RJ_R

die Amplitude des DUT-intrinsischen zufälligen Jitters bezeichnet, und

UI

das Einheitsintervall (d.h. die Breite eines Bits (1/data rate)) bezeichnet.

DJ_T

kann dabei verschiedene Jitterkomponenten aufweisen, z.B. Periodischen Jitter PJ, Intersymbol Interferenz ISI, und/oder Duty Cycle Distortion DCD:

DJT = PJT , + ISIT + DCDT + ... (1a)wobei

PJ_T

die Amplitude des induzierten periodischen Jitters bezeichnet,

ISI_T

die Amplitude der induzierten Intersymbol Interferenz bezeichnet, und

DCD_T

die Amplitude der induzierten Duty Cycle Distortion bezeichnet.

• Gleichung 1 und 1a sind dabei Näherungen, da die verschiedenen Jitterkomponenten streng mathematisch gefaltet werden müssen; jedoch ist der Fehler in der Regel klein (z.B. < 5%).
• In einer erste Betrachtung wird nun angenommen, dass der deterministische Jitteranteil des DUTs vernachlässigbar ist, so dass nur DUT-intrinsischer zufälliger Jitter RJ_R volrliegt. Damit kann Gleichung 1 wie folgt vereinfacht werden: DJT + (RJT 2 + RJR 2)1/2 = 1UI (2)
• Ein Umstellung der Gleichung 2 ergibt für den intrinsischen zufälligen Jitter RJ_R: RJR = ((1UI – DJT)2 – RJT 2)1/2 (3)
• Diese Gleichung zeigt, dass RJ_R nur von den induzierten Jitterkomponenten abhängig ist, welche ja bekannt sind; daher kann der intrinsische zufällige Jitter RJ_R mittels einer Messung bestimmt werden, welche nicht der Ziel-BER entsprechen muss, sondern sehr viel größer sein kann (z.B. drei Größenordnungen).
• Der Test startet mit einer initialen Quantität induzierten Jitters, und die sich daraus ergebende Bitfehlerrate wird gemessen. Dann wird die Quantität, beispielsweise stufenweise, solange variiert, bis sich eine Bitfehlerrate ergibt, welche einer definierten Bitfehlerrate, im folgenden auch Test-Bitfehlerrate oder BER_T bezeichnet, genügend nahe kommt (oder ihr gleich kommt). Damit ergibt sich Gleichung 3: RJR1 = ((1UI – DJT)2 – RJT1 2)1/2 (4)wobei:

RJ_T1

die Amplitude des induzierten zufälligen Jitters bezeichnet, welche der Test-Bitfehlerrate BER_T entspricht, und

RJ_R1

die Amplitude des DUT-intrinschen zufälligen Jitters random Jitter bezeichnet, welche der Test-Bitfehlerrate BER_T entspricht.

• Wie oben beschrieben, stellt zufälliger Jitter im allgemeinen, und der induzierte zufällige (Transmitter-) Jitter und der intrinsische (Empfanger-) Jitter im speziellen einem normalverteiltem (gaussischen) Jitterprozess dar, welcher jeweils mittels eines einzigen Parameters, der Standarsabweichung σ (auch root mean square, RMS genannt) beschrieben werden kann. Die Amplitude der entsprechenden Jitterkomponente hängt somit allein von der Standardabweichung σ und der gewünschten Bitfehlerrate ab. Somit können die Amplituden der zufälligen Jitterkomponenten RJ_T und RJ_R durch die Standardabweichungen σ_R und σ_T ausgedrückt werden. RJ = k(BER) σ (5)wobei sich für k beispielsweise näherungsweise 2 × 6 = 12 für eine Bitfehlerrate von 10 exp -9 ergibt, und 2 × 7 = 14 für eine Bitfehlerrate von 10 exp -12 ergibt.
• Damit ist es möglich den charakteristischen Parameter σ_R der intrinsischen Jitterkomponente des DUTs zu bestimmen: σR = ((1UI – DJT)2 – RJT1 2)1/2/k(BERT) (6)
• Mit der Kenntnis dieses Jitterparameters und nach Umstellung der Gleichung 2, kann nun einfach berechnet werden, welche Quantität induzierten Jitters vom DUT bei jeder beliebiger Bitfehlerrate toleriert werden kann: DJT = 1UI – (RJT 2 + RJR 2)1/2 (7)oder RJT = ((1UI – DJT)2 – RJR 2)1/2 (8)Wobei: RJR = σR k(BER)
• Eine komplette Liste von k(BER) kann in der entsprechenden Literatur gefunden werden.
• In einer weiteren Ausführung der Erfindung wird weiterhin angenommen, dass die deterministische Jitterkomponente des DUTs vernachlässigbar ist. Hier kommt es nicht darauf an, die intrinsische Gitterkomponente bzw. den entsprechenden Parameter σ_R zu bestimmen, sondern nur die Jittertoleranz des DUTs gegenüber einer induzierten spezifierten Jitterkomposition mittels einer einzelnen Messung zu verifizieren. Es wird gezeigt, wie die induzierten Jitterwerte des Tests gegenüber den spezifizierten Jitterwerten geändert werden, um die Messung bei einer anderen Bitfehlerrate (BER_T) gegenüber der spezifizierten Bitfehlerrate (BER_S) durchzuführen; insbesondere wird der induzierte Jitter erhöht gegenüber den spezifizieren Werten, um eine Messung bei einer höheren Bitfehlerrate (BER_T) gegenüber der spezifizierten Bitfehlerrate (BER_S) durchzuführen, um die Messzeit zu verringern.
• In den folgenden Gleichungen wird dargestellt, wie die Werte für die induzierten Jitterkomponenten DJ_TT und RJ_TT ermittelt werden können:
• In einem ersten Fall wird RJ_TT für einen erhöhten induzierten Jitterwert RJ bei unverändertem Wert DJ_TT bestimmt. Dieser Fall ist in 3a dargestellt. Mit Gleichung 8 ergibt sich für die Test-Bitfehlerrate BER_T: RJTT = ((1UI – DJTT)2 – RJRT 2)1/2 (9)
• Mit RJ_RT = k_T σ_R und σ_R = RJ_RS/k_S kann RJ_RT in Gleichung 9 substituiert werden durch k_T RJ_RS/k_S. Dies ergibt die Quantität von RJ für eine Messung gegen BER_T: RJTT = ((1UI – DJTT)2 – (RJRS kT/kS)2)1/2 (10)
• Zusammenfassend für den ersten Fall kann gesagt werden: der zu induzierende zufällige Jitter RJ_TT für die entsprechende Bitfehlerrate BER_T wird auf der Basis des bekannten induzierten deterministischen Jitters und des induzierten Jitters assoziiert mit der spezifizierten Ziel-Bitfehlerrate BER_S bestimmt.
• In einem zweiten Fall wird RJ_TT für einen erhöhten induzierten Jitterwert DJ bestimmt. Dieser Fall ist in 3b dargestellt. Mit Gleichung 7 ergibt sich für die Test-Bitfehlerrate BER_T: DJTT = 1UI – (RJTT 2 + RJRT 2)1/2 (11)
• Mit den Umformungen RJ_TT = RJ_TS k_T/k_S und RJ_RT = RJ_RS k_T/k_S und entsprechenden Ersetzungen ergibt sich: DJTT = 1UI – ((RJTS kT/kS)2 + (RJRS kT/kS)2)1/2 (12)
• Zusammenfassend für den zweiten Fall kann gesagt werden: der zu induzierende deterministische Jitter DJ_TT für die entsprechende Test-Bitfehlerrate BER_T wird auf der Basis des bekannten angepassten induzierten zufälligen Jitters RJ_T und des angepassten intrinsischen zufälligen Jitters RJ_R assoziiert mit der spezifizierten Ziel-Bitfehlerrate BER_S bestimmt.
• In einer weiteren alternativen Ausführung wird angenommen, dass die deterministische Jitterkomponente DJ_R des DUTs nicht vernachlässigbar ist. Entsprechend hat Gleichung 1 damit zwei Unbekannte, nämlich den intrinsischen zufälligen Jitter RJ_R und den intrinsischen deterministischen Jitter DJ_R. Um diese zwei Unbekannten zu bestimmen ist es notwendig, ein Gleichungssystem mit zwei Gleichungen aufzustellen. Um diese Gleichungen zu erhalten werden zwei Messungen mit unterschiedlichen Quantitäten induzierten Jitters durchgeführt. Wieder werden beide Messung bei höheren Test-Bitfehlerraten BER_T als der spezifizierten Ziel-Bitfehlerrate BER_S durchgeführt.
• In einer ersten Messung wird eine erste Quantität induzierten zufälligen Jitters RJ_T1 und eine erste Quantität induzierten deterministischen Jitters DJ_T1 generiert, so dass sich die Bitfehlerrate BER_T einstellt. In einer zweiten Messung wird eine zweite Quantität induzierten zufälligen Jitters RJ_T2 und eine zweite Quantität induzierten deterministischen Jitters DJ_T2 wieder so generiert, so dass sich die Bitfehlerrate BER_T einstellt. Unter der Annahme, dass die deterministischen Jitterkomponenten DJ_T, und DJ_T2 jeweils periodische Jitteranteile aufweisen, welche für beide Messungen indentisch ist (und ausserdem ausserhalb des Bandbereichs einer DUT-PLL (phase locked Loop oder Taktrückgewinnung CDR liegen) können nun folgende Gleichungen formuliert werden: DJT1 + (RJT1 2 + RJR1 2)1/2 + DJR = 1UI (13) DJT2 + (RJT2 2 + RJR2 2)1/2 + DJR = 1UI (14)
• Gleichungen 13 und 14 können nun aufgelöst werden: DJR = (RJT1 2 – RJT2 2 + (1UI – DJT2)2 – (1UI – DJT1)2)/(2(DJT1 – PJT1)) (15) RJR = ((1 – DJT1)2 – RJT1 2)1/2 (16)
• Wie oben gezeigt, kann der bestimmende Parameter σ_R des zufälligen Jitters des DUTs RJ_R bestimmt werden als: σR = RJR(BERT)/k(BERT)
• Bevorzugt werden die jeweils induzierten Komponenten für die erste und zweite Messung signifikant unterschiedlich gewählt, um Singularitäten im obigen Gleichungssystem zu vermeiden.
• Damit können beide intrinsischen Jitterkomponenten von den beiden Messungen, welche mit der Testfehlerrate BER_T durchgeführt wurden, abgeleitet werden. Mit der Kenntnis dieser Jitterkomponenten kann nun verschiedene Fragen bezüglich der Jittertoleranz eines DUT für beliebige Bitfehlerraten beantwortet werden:
• Eine erste Frage ist, ob das DUT eine bestimmte induzierte Jitterkomposition toleriert. Zur Antwort dieser Frage werden alle Quantitäen entsprechend Gleichung 1 addiert. Wenn die Summe des induzierten Jitters und des intrinsischen Jitters kleiner als das Einheitsintervall UI ist, so ist die Bitfehlerrate des DUTs geringer als die spezifizierte Ziel-Bitfehlerrate. Ist die Summe größer als das Einheitsintevall, so ist die Bitfehlerrate des DUTs größer als die spezifizierte Ziel-Bitfehlerrate.
• Eine zweite Frage ist, wieviel induzierten Jitters das DUT toleriert, so dass die Ziel-Bitfehlerrate BER_S nicht überschritten wird. Eine Umstellung der Gleichung 1 ergibt: DJT = 1UI – DJR – (RJT 2 + (σR 2 k(BERT)2)1/2 (17)bzw: RJT = ((1UI – DJT – DJR)2 – (σR 2 k(BERT)2)1/2 (18)
• Die Erfindung kann teilweise enthalten sein oder unterstützt werden durch ein oder mehrere geeignete Software Programme, welche gespeichert sind oder auf andere Weise durch beliebige Datenträger bereitgestellt werden können, und welche durch geeignete Datenverarbeitungseinheiten ausgeführt werden können.
• FIGURENBESCHREIBUNG
• Andere Aufgaben sowie viele der dazugehörigen Vorteile von Ausführungsbeispielen der vorliegenden Erfindung werden leicht verständlich in Bezug auf die folgende ausführlichere Beschreibung von Ausführungsbeispielen sowie der dazugehörigen Zeichnung. Im Wesentlichen gleiche, ähnliche und/oder funktionsgleiche Teile sind mit den gleichen Bezugsziffern versehen. Es zeigen:
• 1 einen Testaufbau mit einem Testgerät und einem DUT,
• 2 ein detailliertes Blockdiagramm des DUT, and
• 3a ein Diagramm mit ersten Jitterkomponenten, und
• 3b ein Diagramm mit zweiten Jitterkomponenten.
• 1 zeigt einen Transmitter oder Testgerät 1 welches mit einem DUT 2 verbunden ist. Das Testgerät weist einen Bitmustergenerator 11, einen Jittergenerator 12, einen Signaltreiber 13 eine Abtasteinheit 14, eine Analyseeinheit 15 einen Referenzgenerator 16 und einen Taktgenerator 17 auf. Der Bitmustergenerator 11 erzeugt eine Sequenz von digitalen Werten oder Bits (also einen Bitstrom), welche dem Jittergenerator 12 zugeführt wird. Der Jittergenerator 12 induziert Jitter in den Bitstrom, indem er die zeitliche Lage der Bitflanken in Bezug auf ein entsprechendes Taktsignal variiert. Dabei kann sowohl deterministischer als auch zufälliger Jitter induziert werden. Ausserdem kann Jitter mittels eines weiteren, hier nicht gezeigten Taktgenerators induziert werden. Der „verjitterte" Bitstrom wird dem Treiber 13 zugeführt, welcher daraus ein physikalisches Signal – das Stimulussignal S – erzeugt. Das DUT 2 (sofern es in einen entsprechenden loopback-Modus geschaltet ist) erzeugt in Anwort auf das Stimulussignal 2 ein Antwortsignal R. Weitere Details des DUT 2 werden unter der weiter unten folgenden 2 beschrieben. Das Anwortsignal R wird dann der Abtasteinheit 14 zugeführt, welche die im Antwortsignal enthaltene Bitsequenz detektiert. Die Abtasteinheit kann dabei einen Vergleicher und ein Sampling-Flipflop (nicht gezeigt) entsprechend dem später beschriebenden DUT 2 aufweisen. Die Analyseeinheit 15 empfängt den detektierten Bitstrom und vergleicht Bit für Bit mit einem vom Referenzgenerator 16 erzeugten, erwarteten Bitstrom (expected data). Dabei bestimmt die Analyseeinheit 15 die Bitfehlerrate z.B. durch Zählen der Ereignisse mit verschiedenen Bits, Zählen der Anzahl der gesamten empfangenen Bits und Bestimmen des Verhältnisses beider Zählwerte.
• 2 zeigt ein beispielhaftes Blockschaltbild des DUT 2 aus 1. Das DUT 2 weist einen Vergleicher 21, eine Spannungsquelle 25 zur Erzeugung einer Schwellenspannung, ein Abtast-Flipflop 22, eine Taktrückgewinnungseinheit (clock recovery circuit, CDR) 23, einen Demultiplexer 24, einen ersten Loopback Schalter 27a, einen zweiten Loopback Schalter 27b, eine Datenverarbeitungseinheit 26, einen Multiplexer 28 und eine Retiming-Einheit 29 auf.
• Ein erster Eingang des Vergleichers 21 ist zum Empfang des Stimulussignals S1 mit dem Eingang des DUT 2 verbunden, und der zweite Eingang des Vergleichers 21 ist mit der Spannungsquelle 25 verbunden, welche die Schwellenspannung TH an diesem Eingang erzeugt. Der Ausgang des Vergleichers 21 ist mit dem Dateneingang des Abtast-Flipflops 22 verbunden. Der Ausgang des Abtast-Flipflops 22 wird dem Demultiplexer 24 zugeführt. Der Triggereingang des Abtast-Flipflops 22 ist mit dem Ausgang der CDR 23 verbunden, welche ein Triggersignal TS aus dem Stimulussignal S1 erzeugt. Hier nicht gezeigt, ist es auch möglich, dass das Abtast-Flipflop 22 anders getriggert wird, beispielsweise mittels eines von einer (z.B. im Testgerät befindlichen) zentralen Taktquelle (clock) empfangenen Taktsignals.
• Hier nicht gezeigt, jedoch alternativ möglich ist es, eine differentielle Struktur für sogenannte differentielle Signale vorzusehen, bei welcher der Vergleicher beide zueinander komplementäre Teilsignale eines differentiellen Eingangssignals vergleicht.
• Der Demultiplexer 24 erzeugt eine Sequenz von Datenworten, welche dem ersten Loopback-Schalter 27a zugeführt wird. Ein erster Ausgang dieses Schalters ist mit einem Eingang der Datenverarbeitungseinheit 26, und ein zweiter Ausgang dieses Schalters ist mit einer Loopback-Einheit 27c verbunden.
• Der zweite Loopback-Schalter 27b weist zwei Eingänge auf, von welchen ein erster Eingang mit einem Ausgang der Datenverarbeitungseinheit 26 verbunden ist und ein zweier Eingang mit einem Ausgang der Loopback-Einheit 27c verbunden ist. Ein Ausang dieses Schalters ist mit einem Eingang des Multiplexers 28 verbunden. Der Multiplexer 28 serialisiert die Sequenz von Datenworten in einen Bitstrom und stellt diesen Bitstrom an seinem Ausgang zur Verfügung, welcher mit einem Eingang der Retiming-Einheit 29 verbunden ist. Die Retiming-Einheit 29 synchronisiert den Bitstrom in Bezug auf ein Taktsignal, und stellt einen synchronisierten Bitstrom an seinem Ausgang zur Verfügung. Zwischen dem Ausgang der Retiming-Einheit 29 und dem Ausgang des DUTs 2 ist ein weiterer (in 2 nicht nicht gezeigter) Signaltreiber vorgesehen, welcher aus dem synchronisierten Bitstrom das über den Kommunikationskanal zu übertragende (oder physikalische) Antwortsignal R erzeugt.
• Die Loopback-Schalter 27a und 27b sind dergestalt eingerichtet, dass sie synchron geschaltet werden. In einem ersten Schaltzustand, auch als Betriebszustand bezeichnet, werden die Daten des Demultiplexers 24 der Datenverarbeitungseinheit 26 zugeführt. In einem zweiten Schaltzustand, auch als Loopback- oder Testzustand bezeichnet, werden die Daten des Demultiplexers 24 über die Loopback-Einheit 27c zurück zum Multiplexer 28 geführt. (Es ist alternativ möglich, eine Rückschleifung über die Datenverarbeitungseinheit 26 vorzusehen). Die Loopback-Einheit 27c kann im einfachsten Fall eine einfache elektrische Verbindung sein, welche die Daten des Demultiplexers 24 ohne Verzug und Veränderung zum Multiplexer 28 führt.
• In einer Alternative kann die Loopback-Einheit 27c schaltbar zwischen dem Eingang des Demultiplexers 24 und dem Ausgang des Multiplexers 28 vorgesehen werden.
• Intrinsischer Jitter des DUTs 2 wird durch interne Störungen im DUT 2 verursacht, z.B. durch „random noise" oder ein Übersprechen von der Spannungsversorgung oder anderen Kanälen desselben Schaltungsbausteins. Wie oben beschrieben, kann Jitter zu Bitfehlern führen, wobei dolcher Jitter in der Praxis überwiegend im Empfängerteil von Eingangs/Ausgangsschaltungen (I/O-cells), z.B. in den Blöcken 21-24 des DUTs 2 auftritt. Der Senderteil (z.B. die Blöcke 28 und 29 können ebenfalls Jitter generieren, jedoch führt dies in der Regel nicht zu Bitfehlern.
• Um einen einfachen Jittertoleranztest durchzuführen, werden die Schalter 27a und 27b in den Testzustand geschaltet, so dass die Datenverarbeitungseinheit 26 überbrückt wird.
• Der Vergleicher 21 vergleicht das Stimulussignal S mit der Schwellenspannung TH; diese Spannung kann konstant sein (z.B. die halbe Spannung des Signalhubs, d.h. der Mittelwert zwischen dem unteren Level („0”-Wert) und dem oberen Level („1”-Wert) des Stimulussignals S) oder dynamisch gewählt werden (z.B. entsprechend dem sogenannten „decision feedback equalization"-DFE-Verfahren). Der Vergleicher 21 erzeugt einen ersten Wert (z.B. 0 Volt), wenn das Stimulussignal unterhalb der Schwellenspannung TH liegt, und einen zweiten Wert (z.B. 0,8 Volt), wenn das Stimulussignal gleich oder größer der Schwellenspannung ist.
• Zur (Rück-) Gewinnung des Datentaktsignals des Stimulussignals S, wird das Stimulussignal der CDR 23 zugeführt, welche dieses Taktsignal mittels geeigneter Signalverarbeitung identifiziert und ein entsprechendes Triggersignal TS erzeugt, welches eine Folge von Impulsen aufweist, die vorzugsweise in die Bitmitte oder Augenmitte des Stimulussignal S plaziert werden. Wie oben beschrieben, kann des Taktsignal auch aus einer zentralen Ressource kommen, welche sowohl den Senderteil als auch den Empfängerteil speist (wenn z.B. beide Teile in einem Gehäuse untergebracht sinf, z.B. in einem Computer). Das Taktsignal kann auch vom Senderteil an den Empfängerteil übermittelt werden (wenn z.B. beide Teile getrennt untergebracht sind).
• Das Abtast-Flipflop 22 tastet das Vergleichsergebnis jeweis zu den Triggerzeitpunkten ab und ordnet jedem Abtastwert einen digitalen Wert („0” oder „1") zu, und bildet damit eine Bitfolge oder Bitsequenz. Der Demultiplexer 24 transformiert dise Bitsequenz in eine Byte- oder Wortsequenz, welche über die Loopback-Einheit 27c dem Multiplexer 28 zugeführt wird. Der Multiplexer 28 transformiert diese Wortsequenz zurück in eine Bitsequenz, welche der Bitsequenz am Ausgang des Abtast-Flipflops gleicht, wenn keine Zeitverzögerung oder Störung durch die Loopback-Einheit 27c induziert werden.
• Die Retiming-Einheit 29 „säubert" den empfangenen seriellen Bitstrom, indem die Bits eintsprechend einem Takt mit möglichst exakt äquidistanten Pulsen sequenziert werden, so dass dieses Signal keinen (oder zumindest hinreichend kleinen) Jitter enthält. Dieser Takt kann ebenfalls aus dem Stimulussignal gewonnen werden oder von einer separaten Taktquelle erzeugt werden.
• 3a zeigt ein Diagramm mit ersten Jitterkomponenten für ein Beispiel entsprechend obiger Gleichung 9, bei welchem der induzierte deterministische Jitter konstant gehalten wird, während der induzierte zufällige Jitter variiert wird.
• 3b zeigt ein Diagramm mit zweiten Jitterkomponenten fur ein Beispiel entsprechend obiger Gleichung 11, bei welchem der induzierte zufällige Jitter konstant gehalten wird, während der induzierte deterministische Jitter variiert wird.

Claims (8)

1. Ein Verfahren zur Evaluierung einer zu testenden Einheit DUT-(2) in Bezug auf die Jittertoleranz des DUTs, aufweisend: – Zuführen eines Stimulussignals (S) mit einer Bitsequenz zum DUT (2), wobei das Stimulussignal induzierten Jitter aufweist (DJ_T, RJ_T), – Bestimmen einer aktuellen Bitfehlerrate-BER-, welche ein Verhältnis von fehlerhaft empfangenen Bits zur Gesamtzahl der empfangenen Bits anzeigt, – Ermitteln einer Quantität induzierten Jitters (DJ_TT, RJ_TT) für welche eine Differenz der Bitfehlerrate und einer vorgegebene Test-Bitfehlerrate (BER_T) eine bestimmte Grenze unterschreitet, und, und – Ableiten einer Jittereigenschaft des DUTs (2) auf Basis der ermittelten ersten Quantität induzierten Jitters (DJ_TT, RJ_TT).
2. Das Verfahren nach dem vorangehenden Anspruch, wobei die Quantität induzierten Jitters assoziiert mit der Test-Bitfehlerrate (BER_T) bestimmt wird auf der Basis des Bitintervalls (UI), und einer spezifizierten Zielquantität intrinsischen Jitters (RJ_RS), welche mit einer Ziel-Bitfehlerrate (BER_S) assoziiert ist, wobei die Ziel-Bitfehlerrate (BER_S) gegenüber der Test-Bitfehlerrate (BER_T) unterschiedlich ist, vorzugsweise kleiner als die Test-Bitfehlerrate (BER_T) ist.
3. Das Verfahren nach Anspruch 1 oder einem der vorangehenden Ansprüche, wobei die Quantität induzierten Jitters (DJ_T, RJ_T) solange variiert wird, bis die Differenz der jeweils aktuellen Bitfehlerrate und einer vorgegebenen Test-Bitfehlerrate (BER_T) eine bestimmte Grenze unterschreitet.
4. Das Verfahren nach dem vorangehendem Anspruch, wobei die Quantität induzierten Jitters (DJ_T, RJ_T) stufenweise solange variiert wird, bis für eine Stufe die Differenz der jeweils aktuellen Bitfehlerrate und einer vorgegebenen Test-Bitfehlerrate (BER_T) die bestimmte Grenze unterschreitet.
5. Das Verfahren nach Anspruch 3 oder dem vorangehenden Anspruch, wobei die Quantität des induzierten Jitters eine deterministische Jitterkomponente (DJ_TT) und eine zufällige Jitterkomponente (RJ_TT) aufweist, und wobei einer dieser Komponenten konstant gehalten wird, während die andere Komponente variiert wird.
6. Das Verfahren nach Anspruch 1, oder einem der vorangehenden Ansprüche, wobei eine erste Messung für eine erste Quantität induzierten zufälligen Jitters (RJ_T1) und eine erste Quantität induzierten zufälligen deterministischen Jitters (DJ_T1) aufweist, wobei diese Quantitäten so eingestellt werden, dass sich die Test-Bitfehlerrate (BER_T) einstellt, und eine zweite Messung für eine zweite Quantität induzierten zufälligen Jitters (RJ_T2) und eine zweite Quantität induzierten zufälligen deterministschen Jitters (DJ_T2) aufweist, wobei auch die zweiten Quantitäten so eingestellt werden, dass sich die Test-Bitfehlerrate (BER_T) einstellt, und wobei die ersten Quantitäten jeweils zu den entsprechenden zweiten Quantitäten unterschiedlich sind, und wobei die Jittereigenschaft (DJ_R, RJ_R) des DUTs (2) aus jeweils den ersten Quantitäten und den zweiten Quantitäten ermittelt wird.
7. Ein Software Programm oder Produkt, bevorzugt gespeichert auf einem Datenträger, zum Ausführen des Verfahrens nach Anspruch 1 oder einem der vorangehenden Ansprüche, wenn es auf einem Datenverarbeitungssystem ausgeführt wird, zum Beispiel auf einem Computer
8. Eine Testeinrichtung zur Evaluierung einer zu testenden Einheit-DUT-(2) in Bezug auf die Jittertoleranz des DUTs, aufweisend: – einen Signalgenerator zum Erzeugen eines Stimulussignals (S) mit einer bestimmten Bitsequenz, wobei das Stimulussignal induzierten Jitter aufweist (DJ_T, RJ_T), – eine Bitfehlerbestimmungseinheit zum Bestimmen einer aktuellen Bitfehlerrate-BER-, welche ein Verhältnis von fehlerhaft empfangenen Bits zur Gesamtzahl der empfangenen Bits anzeigt, – einen einstellbaren Jittermodulator zum Erzeugen eines induzierten Jitters (DJ_TT, RJ_TT), für welche die Differenz der entsprechenden Bitfehlerrate und einer vorgegebenen Test-Bitfehlerrate (BER_T) eine bestimmte Grenze unterschreitet, und – eine Analyseeinheit zum Ableiten einer Jittereigenschaft des DUTs (2) auf der Basis einer ermittelten ersten Quantität induzierten Jitters (DJ_TT, RJ_TT).