-
TECHNISCHES GEBIET DER ERFINDUNG
-
Die
vorliegende Erfindung betrifft ein Speichersystem mit einer Steuereinheit
und einem Speicherbauelement und ein Verfahren zum Austauschen von
Daten und Taktsignalen zwischen einer Speichersteuereinheit und
einem Speicherbauelement.
-
HINTERGRUND DER ERFINDUNG
-
Speichersysteme
können
eine Speichersteuereinheit und mindestens ein Speicherbauelement umfassen.
In herkömmlichen
Systemen ist die Speichersteuereinheit mit mehreren Speicherbauelementen
verbunden. Für
verschiedene Anwendungen ist es vorteilhaft, den Zugriff auf Speicherbauelemente zu
steuern und eine Freigabeeinheit zu verwenden, die entscheidet,
von wem und zu welchen Zeiten das Speicherbauelement zum Speichern
von Daten verwendet werden kann oder zum Lesen von Daten aus dem
Speicherbauelement verwendet werden kann. Maßnahmen müssen ergriffen werden, um die
Modifikation des Systems zu verhindern, um freien Zugriff auf die
Speicherbauelemente ohne die Freigabeeinheit zu haben. Ein solches
System kann in einem Speicheruntersystem in einem Computer von Vorteil sein,
das aus einer Speichersteuereinheit und einem Satz von Speicherbauelementen
besteht, die durch einen Kommunikationskanal verbunden sind.
-
Ein
herkömmliches
System kann eine Verschlüsselungseinheit
und eine Entschlüsselungseinheit
verwenden, die unter der Steuerung der Freigabeeinheit stehen. Dieses
System kann wirksam sein, stellt jedoch einige Nachteile dar, da
die Verschlüsselungs-
und die Entschlüsselungsaufwandswartezeit und
die Verschlüsselungs-
und Entschlüsselungsfunktionalität zur Funktionalität des Speicherbauelements
hinzugefügt
werden müssen.
Dies impliziert, dass diese Lösung
für eine
Massenproduktion von Speicherbauelementen nicht geeignet sein kann
und daher die Kosten erhöht.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Ausführungsbeispiele
der vorliegenden Erfindung stellen ein verbessertes Speichersystem
und ein verbessertes Verfahren zum Austauschen von Daten zwischen
einer Speichersteuereinheit und einem Speicherbauelement mit der
Steuereinheit bereit.
-
Insbesondere
stellen Ausführungsbeispiele der
vorliegenden Erfindung ein Speichersystem mit einer Steuereinheit
und einem Speicherbauelement mit einer Zeitsteuerschaltung, die
den Zugriff auf das Speicherbauelement steuert, bereit.
-
In
einem Ausführungsbeispiel
der Erfindung gibt es ein Speichersystem mit einer Steuereinheit und
einem Speicherbauelement; mit einem Kommunikationskanal mit einem
Datenpfad und einem Taktpfad, die die Steuereinheit mit dem Speicherbauelement
koppeln; wobei der Kommunikationskanal verschiedene Ausbreitungszeiten
für den
Datenpfad und den Taktpfad aufweist, die ein Informationssignal
und ein Taktsignal zwischen der Steuereinheit und dem Speicherbauelement
austauschen, wobei das Taktsignal zum Ermitteln des Werts des Informationssignals
verwendet wird; mit einer Zeitsteuerschaltung, die mit dem Kommunikationskanal
verbunden ist, wobei die Zeitsteuerschaltung in Abhängigkeit
von einem Kompensationssignal an einem Eingang der Zeitsteuerschaltung
die Verzögerung
zwischen dem Datenpfad und dem Taktpfad zum Senden eines Informationssignals
und eine Taktsignals von der Steuereinheit zum Speicherbauelement
kompensiert.
-
In
einem weiteren Ausführungsbeispiel
der Erfindung gibt es ein Speichersystem mit einer Steuereinheit
und einem Speicherbauelement; mit einem Kommunikationskanal mit
einem Datenpfad und einem Taktpfad, die die Steuereinheit mit dem Speicherbauelement
koppeln; wobei das Taktsignal zum Ermitteln des Werts des Informationssignals
verwendet wird; mit einer Zeitsteuerschaltung, die mit dem Kommunikationskanal
verbunden ist, wobei die Zeitsteuerschaltung in Abhängigkeit
von einem Kompensationssignal an einem Eingang der Zeitsteuerschaltung
eine Verzögerung
zwischen dem Datenpfad und dem Taktpfad zum Senden eines Informationssignals
und eines Taktsignals von der Steuereinheit und vom Speicherbauelement
erzeugt, was zu einer Zeitverzögerung
zwischen dem Taktsignal und dem Informationssignal führt.
-
In
noch einem weiteren Ausführungsbeispiel der
Erfindung gibt es ein Speichersystem mit einer Steuereinheit und
einem Speicherbauelement; mit einem Kommunikationskanal mit einem
Datenpfad und einem Taktpfad, die die Steuereinheit mit dem Speicherbauelement
koppeln; wobei der Kommunikationskanal verschiedene Ausbreitungszeiten
für den
Datenpfad und den Taktpfad aufweist, die ein Informationssignal
und ein Taktsignal von der Steuereinheit zum Speicherbauelement
senden, wobei das Taktsignal zum Ermitteln des Werts des Informationssignals
verwendet wird; mit einer Zeitsteuerschaltung, die mit dem Kommunikationskanal
verbunden ist, wobei die Zeitsteuerschaltung in Abhängigkeit von
einem Kompensationssignal an einem Eingang der Zeitsteuerschaltung
die Verzögerung
zwischen dem Datenpfad und dem Taktpfad zum Senden des Informationssignals
und des Taktsignals von der Steuereinheit zum Speicherbauelement
kompensiert, wobei die Zeitsteuerschaltung eine erste Schnittstelle
und eine zweite Schnittstelle umfasst, wobei die erste Schnittstelle
durch einen ersten Datenpfad und einen ersten Taktpfad mit der Speichersteuereinheit
verbunden ist und die zweite Schnittstelle durch einen zweiten Datenpfad
und einen zweiten Taktpfad mit mindestens einem Speicherbauelement
verbunden ist, wobei die Zeitsteuerschaltung Informationssignale
und Taktsignale mit der Speichersteuereinheit durch die erste Schnittstelle
austauscht und Informationssignale und die Taktsignale durch die
zweite Schnittstelle mit dem Speicherbauelement austauscht, wobei
die erste und die zweite Schnittstelle verbunden sind.
-
In
noch einem weiteren Ausführungsbeispiel der
Erfindung gibt es ein Speichersystem mit einer Steuereinheit und
einem Speicherbauelement; mit einem Kommunikationskanal mit einem
Datenpfad und einem Taktpfad, die die Steuereinheit mit dem Speicherbauelement
koppeln; wobei der Kommunikationskanal verschiedene Ausbreitungszeiten
für den
Datenpfad und den Taktpfad aufweist, die ein Informationssignal
und ein Taktsignal von der Steuereinheit zum Speicherbauelement
senden; mit einer Zeitsteuerschaltung, die mit dem Taktpfad verbunden ist,
wobei die Zeitsteuerschaltung in Abhängigkeit von einem Kompensationssignal
an einem Eingang der Zeitsteuerschaltung die Verzögerung zwischen dem
Datenpfad und dem Taktpfad zum Senden des Informationssignals und
des Taktsignals von der Steuereinheit zum Speicherbauelement kompensiert,
wobei die Zeitsteuerschaltung eine erste Schnittstelle und eine
zweite Schnittstelle umfasst, wobei die erste Schnittstelle durch
einen ersten Taktpfad mit der Speichersteuereinheit verbunden ist
und die zweite Schnittstelle durch einen zweiten Taktpfad mit mindestens
einem Speicherbauelement verbunden ist, wobei die Zeitsteuerschaltung
Taktsignale von der Speichersteuereinheit durch die erste Schnittstelle
empfängt
und die Taktsignale durch die zweite Schnittstelle zum Speicherbauelement
sendet, wobei die erste und die zweite Schnittstelle verbunden sind.
-
In
einem weiteren Ausführungsbeispiel
der Erfindung gibt es ein Verfahren zum Austauschen von Daten und
Taktsignalen zwischen einer Speichersteuereinheit und einem Speicherbauelement, die
durch einen Kommunikationskanal mit einem Datenpfad und einem Taktpfad
verbunden sind; wobei der Kommunikationskanal verschiedene Ausbreitungszeiten
für den
Datenpfad und den Taktpfad aufweist, die ein Informationssignal
und ein Taktsignal von der Steuereinheit zum Speicherbauelement
senden, wobei das Taktsignal zum Ermitteln des Werts des Informationssignal
im Speicherbauelement verwendet wird; wobei in Abhängigkeit
von einem Kompensationssignal die Verzögerung zwischen dem Datenpfad
und dem Taktpfad zum Senden des Informationssignals und des Taktsignals
von der Steuereinheit zum Speicherbauelement auf einen vorbestimmten
Bereich verringert wird.
-
In
noch einem weiteren Ausführungsbeispiel der
Erfindung gibt es ein Verfahren zum Senden von Informationssignalen
und Taktsignalen von einer Speichersteuereinheit zu einem Speicherbauelement,
die durch einen Kommunikationskanal mit einem Datenpfad und einem
Taktpfad verbunden sind; wobei das Taktsignal zum Ermitteln des
Werts des Informationssignals im Speicherbauelement verwendet wird;
wobei in Abhängigkeit
von einem Kompensationssignal eine Verzögerung zwischen dem Datenpfad
und dem Taktpfad zum Senden des Informationssignals und des Taktsignals
von der Steuereinheit zum Speicherbauelement in einem vorbestimmten Bereich
erzeugt wird.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Die
Erfindung wird nachstehend mit Bezug auf die beispielhaften Ausführungsbeispiele
und Zeichnungen genauer beschrieben, in welchen gilt:
-
1 zeigt
ein erstes Speichersystem.
-
2 zeigt
ein zweites Speichersystem.
-
3 zeigt
ein drittes Speichersystem.
-
4 zeigt
ein viertes Speichersystem.
-
5 zeigt
ein fünftes
Speichersystem.
-
6 zeigt
eine Zeitsteuerschaltung im Einzelnen.
-
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
-
Die
vorliegende Erfindung kann hinsichtlich verschiedener funktionaler
Komponenten beschrieben werden. Es sollte erkannt werden, dass solche funktionalen
Komponenten durch eine beliebige Anzahl von Hardware- oder Strukturkomponenten
verwirklicht werden kann, die so konfiguriert sind, dass sie den
festgelegten Funktionen entsprechen. Außerdem kann die vorliegende Erfindung
in einer beliebigen Anwendung einer integrierten Schaltung ausgeführt werden.
Solche allgemeinen Anwendungen, die von Fachleuten angesichts der
vorliegenden Offenbarung erkannt werden können, werden nicht im Einzelnen
beschrieben. Ferner sollte beachtet werden, dass, obwohl verschiedene
Komponenten geeignet mit anderen Komponenten innerhalb beispielhafter Schaltungen
gekoppelt oder verbunden sein können, solche
Verbindungen und Kopplungen durch veränderte Verbindungen zwischen
Komponenten und durch Verbindungen über andere Komponenten und Vorrichtungen,
die sich dazwischen befinden, verwirklicht werden können.
-
Die
Erfindung bezieht sich auf ein Speichersystem mit einer Steuereinheit
und einem Speicherbauelement, die durch einen Kommunikationskanal mit
einem Datenpfad und einem Zeitpfad verbunden sind. Auf dem Datenpfad
werden Informationssignale und auf dem Zeitpfad werden Taktsignale übertragen.
Der Datenpfad und der Zeitpfad weisen verschiedene Ausbreitungszeiten
auf und es ist eine Zeitsteuereinheit vorhanden, die mit dem Daten- oder
dem Zeitpfad verbunden ist und die zum Steuern des Zugriffs auf
das Speicherbauelement verwendet wird. Der Zugriff auf das Speicherbauelement wird
durch Kompensieren einer Verzögerungszeit zwischen
Informationssignalen auf dem Datenpfad und Taktsignalen auf dem
Zeitpfad gesteuert, wobei die Taktsignale zum Erfassen des Werts
des Informationssignals im Speicherbauelement verwendet werden.
Das Taktsignal bestimmt den Zeitpunkt, zu dem das Informationssignal
abgetastet wird. Daher ist die genaue Zeitbeziehung zwischen dem
Taktsignal und dem Informationssignal erforderlich, um das Informationssignal
korrekt zu erfassen.
-
1 stellt
eine schematische Ansicht eines ersten Speichersystems mit einer
Speichersteuereinheit 1 dar, die durch eine Zeitsteuerschaltung 2 mit
einem Speicherbauelement 3 verbunden ist. Die Zeitsteuerschaltung 2 ist
durch eine Steuerleitung mit einer Freigabeeinheit 4 verbunden.
Ein Kommunikationskanal 5 ist zum Austauschen von Daten
und Taktsignalen zwischen der Speichersteuereinheit 1 und der
Zeitsteuerschaltung 2 angeordnet. Ein weiterer Kommunikationskanal 12 ist
zum Austauschen von Daten und Taktsignalen zwischen der Zeitsteuerschaltung 2 und
dem Speicherbauelement 3 angeordnet. Der Kommunikationskanal 5 und
der weitere Kommunikationskanal 12 umfassen einen Datenpfad 6 und
einen Taktpfad 7. Der Datenpfad 6 wird zum Senden
und/oder Austauschen von Informationssignalen verwendet und der
Taktpfad 7 wird zum Senden und/oder Austauschen von Taktsignalen
verwendet. Das Taktsignal kann ein Taktimpulssignal mit einer Rechteckwellenform
sein, wobei an einer positiven Flanke der Rechteckwellenform die
Werte von Informationssignalen ermittelt werden. Das Taktsignal
kann ein Taktimpulssignal und/oder ein Datenfreigabesignal sein.
Das Informationssignal kann ein Befehlssignal und/oder ein Steuersignal
und/oder ein Adressensignal und/oder ein Datensignal sein. Daher
kann eine genaue Zeitbeziehung zwischen dem Informationssignal und
den Taktsignalen im Speicherbauelement zum Zugreifen auf das Speicherbauelement 3 erforderlich
sein.
-
Der
Kommunikationskanal 5 und/oder der weitere Kommunikationskanal 12 können eine
Verzögerung
zwischen dem Datenpfad und dem Taktpfad zum Austauschen von Informationssignalen
und Taktsignalen zwischen der Steuereinheit 1 und dem Speicherbauelement 3 umfassen.
Die Verzögerung kann
durch ein Verzögerungselement 8 eingeführt werden,
das mit dem Datenpfad und/oder dem Taktpfad verbunden ist. Ferner
kann die Verzögerung
ein Ergebnis eines Fehlabgleichs der Signalleitungen des Datenpfades
und des Taktpfades sein. Die Zeitverzögerung kann durch eine fehlabgeglichene
Leiterplatten-Leitweglenkung
zwischen dem Datenpfad und dem Taktpfad oder durch Hinzufügen einer
zusätzlichen
Last an den Leitern des Taktpfades für das Taktsignal erzeugt werden.
-
Die
Speichersteuereinheit 1 umfasst eine erste Schnittstelle 9,
die mit dem Kommunikationskanal 5 verbunden ist. Der Kommunikationskanal
ist von der ersten Schnittstelle 9 zu einer zweiten Schnittstelle 10 geführt, die
ein Teil der Zeitsteuerschaltung 2 ist. Die zweite Schnittstelle 10 ist
mit einer dritten Schnittstelle 11 verbunden. Die dritte Schnittstelle 11 ist
auch ein Teil der Zeitsteuerschaltung 2. Die dritte Schnittstelle 11 ist
mit dem weiteren Kommunikationskanal 12 verbunden, der
zu einer vierten Schnittstelle 13 geführt ist, die ein Teil des Speicherbauelements 3 ist.
-
Im
dargestellten Ausführungsbeispiel
umfasst der Taktpfad 7 des weiteren Kommunikationskanals 12 eine
Verzögerung,
die das Taktsignal im Vergleich zu den Informationssignalen eines
Datenpfades für
eine vorbestimmte Verzögerungszeit
DT verzögert.
Die Verzögerung
kann durch technische Unterschiede zwischen Signalleitungen des
Datenpfades und des Taktpfades erzeugt werden. Die Zeitverzögerung kann
jedoch mit einem Verzögerungselement 8 verwirklicht
werden, dass im Taktpfad 7 angeordnet ist.
-
Die
zweite Schnittstelle 10 ist mit der dritten Schnittstelle 11 durch
einen Zeitsteuerdatenpfad 15 und einen Zeitsteuertaktpfad 16 verbunden,
die die zweite und die dritte Schnittstelle 10, 11 verbinden. Der
Zeitsteuerdatenpfad 15 kann eine steuerbare erste Verzögerungsschaltung 17 umfassen.
Außerdem
kann der Zeitsteuertaktpfad 16 eine zweite steuerbare Verzögerungsschaltung 18 umfassen.
Die erste Verzögerungsschaltung 17 und
die zweite Verzögerungsschaltung 18 können durch
ein Eingangssignal 19 gesteuert werden, das von der Freigabeeinheit 4 zur
Zeitsteuerschaltung 2 geliefert wird. Das Eingangssignal 19 legt
fest, ob die Verzögerung
zwischen dem Datenpfad und dem Taktpfad durch die erste oder die
zweite Verzögerungsschaltung 17, 18 kompensiert
wird. Die Zeitsteuerschaltung 2 und die Freigabeeinheit 4 bilden
eine Zeitsteuereinheit, die den Zugriff auf das Speicherbauelement 3 durch Kompensieren
einer Verzögerung
zwischen dem Datenpfad und dem Taktpfad des Kommunikationskanals 5 und/oder
des weiteren Kommunikationskanals 12 steuert. Wenn die
Informationssignale auf dem Datenpfad 6 eine Verzögerung,
die größer ist
als ein vorbestimmter Verzögerungsbereich,
im Vergleich zu den Taktsignalen auf dem Taktpfad 7 aufweisen, dann
kann auf das Speicherbauelement 3 nicht zum Lesen oder
Schreiben von Daten aus den bzw. in die Speicherzellen des Speicherbauelements 3 zugegriffen
werden. Es ist für
den Zugriff auf das Speicherbauelement 3 erforderlich,
dass das Informationssignal und das Taktsignal vorbestimmte Werte
innerhalb eines Zeitrahmens aufweisen. Wenn eine Verzögerung zwischen
dem Informationssignal und dem Taktsignal besteht, dann kann auf
das Speicherbauelement 3 nicht durch die Steuereinheit 1 zugegriffen werden.
Das Speicherbauelement 3 kann ein DRAM- oder ein SRAM-Speicher
sein.
-
In
Abhängigkeit
vom Ausführungsbeispiel können die
Zeitsteuerschaltung 2 und die Freigabeeinheit 4 in
einer Zeitsteuervorrichtung gebildet sein. Ferner kann die Zeitsteuerschaltung 2 ein
Teil der ersten Schnittstelle 9 oder der vierten Schnittstelle 13 sein.
Wenn das Verzögerungselement 8 im
Taktpfad 7 angeordnet ist, könnte es nicht erforderlich
sein, eine zweite Verzögerungsschaltung 18 im
Zeitsteuertaktpfad 16 der Zeitsteuerschaltung 2 vorzusehen,
da die Verzögerung
unter Verwendung nur der ersten Verzögerungsschaltung 17 des
Zeitsteuerdatenpfades 15 der Zeitsteuerschaltung 2 kompensiert
werden kann. In einem weiteren Ausführungsbeispiel könnte nur
die zweite Verzögerungsschaltung 18 und keine
erste Verzögerungsschaltung 17 zum
Verzögern
der Taktsignale angeordnet sein. Die Freigabeeinheit 4 kann
einen zweiten Eingang 20 umfassen, der ein Steuersignal
empfängt,
das entscheidet, ob der Zugriff auf das Speicherbauelement 3 gewährt wird
oder nicht. Das Eingangssignal in den zweiten Eingang 20 kann
durch eine weitere Steuervorrichtung geliefert werden.
-
Die
Funktion des Speichersystems, wie in 1 dargestellt,
ist folgendermaßen:
Die Speichersteuereinheit 1 kann auf die Speicherzellen
des Speicherbauelements 3 zugreifen. Folglich sendet die
Speichersteuereinheit 1 Informationssignale und Taktsignale
mit Signalwerten und einer Zeitbeziehung, die einem Zugriff auf
das Speicherbauelement 3 entsprechen, durch die erste Schnittstelle 9 zur zweiten
Schnittstelle 10 der Zeitsteuerschaltung 2. Die
Zeitsteuerschaltung 2 liefert die Taktsignale über den
Zeitsteuertaktpfad 16 zur dritten Schnittstelle 11. Von
der dritten Schnittstelle 11 werden die Taktsignale durch
den Taktpfad 7 des weiteren Kommunikationskanals 12 zur
vierten Schnittstelle 13 des Speicherbauelements 3 geliefert.
-
Die
Informationssignale der Speichersteuereinheit 1 werden über den
Kommunikationskanal 5 gesandt und von der zweiten Schnittstelle 10 empfangen und
dann vom Zeitsteuerdatenpfad 15 und von der Verzögerungsschaltung 17 zur
dritten Schnittstelle 11 geliefert. Im Anfangszustand gewährt die
Freigabeeinheit 4 keinen Zugriff auf das Speicherbauelement 3 und
daher verzögert
die Verzögerungsschaltung 17 die
Informationssignale auf dem Zeitsteuerdatenpfad 15 entsprechend
der Verzögerung,
die durch das Verzögerungselement 8 auf dem
Taktpfad 7 verursacht wird, nicht. Die Informationssignale
werden von der dritten Schnittstelle 11 zu einem Datenpfad 6 des
weiteren Kommunikationskanals 12 übertragen und zur vierten Schnittstelle 13 des
Speicherbauelements 3 gesandt. Aufgrund des Verzögerungselements 8,
das im Taktpfad 7 angeordnet ist, werden die Taktsignale
um eine vorbestimmte Verzögerungszeit
im Vergleich zu den Informationssignalen verzögert. Daher werden die Informationssignale
von der vierten Schnittstelle 13 früher empfangen. Aufgrund der
Zeitverzögerung
können die
Informationssignale nicht korrekt erfasst werden, da das Taktsignal,
das den Zeitpunkt bestimmt, zu dem die Informationssignale ausgewertet
werden müssen,
zeitlich verschoben ist und daher falsche Informationen von der
vierten Schnittstelle 13 empfangen werden. Daher empfängt das
Speicherbauelement kein korrektes Informationssignal. Kein Zugriff auf
das Speicherbauelement 3 ist möglich. Das Informationssignal
kann ein Adressensignal, das auf Speicherzellen Bezug nimmt, auf
die zugegriffen werden kann, oder Daten, die in Speicherzellen gespeichert
werden können,
sein.
-
Wenn
der Zugriff auf das Speicherbauelement 3 zugelassen werden
sollte, dann steuert die Freigabeeinheit 4 die Verzögerungsschaltung 17 durch
Verzögern
des Informationssignals für
eine vorbestimmte Verzögerungszeit.
Die vorbestimmte Verzögerungszeit
kann gleich der Verzögerungszeit sein,
die durch das Verzögerungselement 8 und
den Taktpfad für
die Taktsignale verursacht wird. Daher werden die Informationssignale
in dieser Situation durch die erste Verzögerungsschaltung 17 für die Verzögerungszeit
verzögert
und daher werden die Informationssignale und die Taktsignale von
der vierten Schnittstelle 13 ohne relative Verzögerung empfangen.
Daher ist es möglich,
dass die vierte Schnittstelle 13 die Informationssignale
auf dem Datenpfad mit der korrekten Zeitsteuerung der Taktsignale
ermittelt, und die Steuereinheit 1 kann auf das Speicherbauelement 3 zum
Lesen und/oder Schreiben von Daten von den oder in die Speicherzellen
des Speicherbauelements 3 zugreifen.
-
Die
Erfindung verwendet die Idee der Kompensation einer Taktverzögerung zwischen
Taktsignalen auf einem Taktpfad und Informationssignalen auf einem
Datenpfad. In Abhängigkeit
vom Ausführungsbeispiel
kann die Taktverzögerung
durch ein Verzögerungselement
eingeführt
werden und durch eine Zeitsteuerschaltung 2 kompensiert
werden. Die Zeitsteuerschaltung 2 kann durch eine Freigabeeinheit 4 gesteuert
werden, die den Zugriff auf das Speicherbauelement durch Einstellen
einer geeigneten Verzögerung
in der Zeitsteuervorrichtung, um die Verzögerung zwischen dem Informationssignal
und dem Taktsignal zu kompensieren, ermöglicht oder nicht. Die Zeitsteuervorrichtung
kann das Taktsignal und/oder das Informationssignal verarbeiten
und die relative Zeitsteuerung ändern,
um die Effekte der Verzögerung
zwischen dem Informationssignal und dem Taktsignal aufzuheben. Die
Zeitsteuerschaltung 4 kann die Freigabefunktionalität umfassen
oder kann mit der Freigabeeinheit 4 kommunizieren.
-
Es
könnte
nicht erforderlich sein, eine Verzögerung an allen Informationssignalen
oder allen Taktsignalen vorzusehen. Es könnte genügen, eine Teilmenge von Informationssignalen
und/oder eine Teilmenge von Taktsignalen zu verzögern, um einen Zugriff auf
das Speicherbauelement 3 zu verbieten. Daher kann die Zeitsteuerschaltung 2 auch
nur eine Teilmenge von Informationssignalen und/oder eine Teilmenge
von Taktsignalen zum Kompensieren der Verzögerung der Teilmenge von Taktsignalen
und/oder der Teilmenge von Informationssignalen verzögern.
-
Die
Erfindung verwendet in einem weiteren Ausführungsbeispiel die Idee der
Erzeugung einer Taktverzögerung
zwischen Taktsignalen auf einem Taktpfad und Informationssignalen
auf einem Datenpfad. Die Taktverzögerung kann durch eine Zeitsteuerschaltung 2 erzeugt
werden. Die Zeitsteuerschaltung 2 kann durch eine Freigabeeinheit 4 gesteuert werden,
die den Zugriff auf das Speicherbauelement gestattet oder nicht,
indem eine Verzögerung
in der Zeitsteuervorrichtung erzeugt wird, um eine Verzögerung zwischen
dem Informationssignal und dem Taktsignal im Speicherbauelement
zu verursachen. Die Verzögerung
führt zu
einer falschen Abtastung des Informationssignals. Daher kann kein
Zugriff auf das Speicherbauelement möglich sein. Die Zeitsteuervorrichtung
kann das Taktsignal und/oder das Informationssignal verarbeiten
und die relative Zeitsteuerung ändern,
um die Verzögerung
zwischen dem Informationssignal und dem Taktsignal zu erzeugen.
Die Zeitsteuerschaltung 4 kann die Freigabefunktionalität umfassen
oder kann mit der Freigabeeinheit 4 kommunizieren.
-
Es
könnte
nicht erforderlich sein, eine Verzögerung an allen Informationssignalen
oder allen Taktsignalen zu erzeugen. Es könnte genügen, eine Teilmenge der Signale
und/oder eine Teilmenge der Taktsignale zu verzögern, um einen Zugriff auf
das Speicherbauelement 3 zu verbieten. Daher kann die Zeitsteuerschaltung 2 nur
eine Teilmenge von Informationssignalen und/oder eine Teilmenge
von Taktsignalen zum Erzeugen der Verzögerung der Teilmenge von Taktsignalen
und/oder der Teilmenge von Informationssignalen verzögern.
-
2 stellt
ein weiteres Ausführungsbeispiel dar,
das das Verzögerungselement 8 im
Datenpfad 6 des weiteren Kommunikationskanals 12 umfasst. Ferner
kann der Zeitsteuertaktpfad 16 die zweite Verzögerungsschaltung 18 umfassen.
Wenn die Freigabeeinheit 4 den Zugriff auf das Speicherbauelement 3 nicht
gestattet, dann verzögert
die zweite Verzögerungsschaltung 18 die
Taktsignale relativ zu den Informationssignalen nicht. Daher können die
Informationssignale durch das Speicherbauelement 3 nicht korrekt
ermittelt werden, da eine Zeitverschiebung zwischen den Taktsignalen
und den Informationssignalen besteht. Die Taktsignale können ein
Taktimpuls- und/oder ein Datenfreigabesignal sein. Das Informationssignal
kann ein Datensignal und/oder ein Befehlssignal und/oder ein Adressensignal
und/oder ein Steuersignal sein.
-
Die
Informationssignale können
verschiedene Arten von Dateninformationen darstellen. Unter Verwendung
eines dynamischen Direktzugriffsspeichers kann das Informationssignal
beispielsweise Befehlssignale sein, wie beispielsweise ein RAS-Signal
oder ein R/W-Signal oder ein CAS-Signal. Das Informationssignal kann
ein einfacher hoher oder niedriger Spannungspegel sein. Das Taktsignal
kann ein Taktimpulssignal CK in beispielsweise einem rechteckigen
abwechselnden Taktimpulssignal sein. Ferner kann das Informationssignal
ein Adressensignal für eine
Speicherzelle des dynamischen Direktzugriffsspeichers oder zumindest
ein Teil eines Adressensignals sein, beispielsweise die Zeilenadresse
oder die Spaltenadresse der Speicherzelle des DRAM. Wenn das Taktsignal
nicht in der richtigen Taktposition relativ zum Informationssignal
liegt, beispielsweise zur Spaltenadresse oder zu irgendeinem anderen
Befehlssignal des DRAM, dann kann auf den DRAM nicht korrekt zugegriffen
werden. Daher ist es möglich,
unter Verwendung der Zeitsteuervorrichtung 2 den Zugriff
auf das Speicherbauelement 3 durch Kompensieren einer Zeitverzögerung zwischen
dem Taktsignal und dem Informationssignal zu gestatten oder zu verbieten.
-
Es
ist beispielsweise für
einen DRAM nicht erforderlich, dass das Taktimpulssignal immer in
einem Taktungleichgewicht liegt, um den Zugriff auf das Speicherbauelement
zu verbieten. Es könnte
genügen,
dass eine Zeitverzögerung
zwischen der korrekten Taktposition des Informationssignals und
des Taktsignals für
einen vorbestimmten Teil des Informationssignals, beispielsweise
das RAS- oder das CAS- oder das R/W-Signal, vorliegt. Ferner könnte es
nützlich
sein, verschiedene Zeitverzögerungen
für verschiedene
Informationssignale zu verwenden. In Abhängigkeit von dem Informationssignal
könnten
verschiedene Zeitverzögerungen
erforderlich sein, um den Zugriff auf das Speicherbauelement zu
verbieten.
-
Die
Taktverzögerung
könnte
durch den Kommunikationskanal 5 oder durch ein Verzögerungselement 8 hinzugefügt werden,
das auch ein Teil der Zeitsteuerschaltung 2 sein könnte. In
Abhängigkeit vom
Ausführungsbeispiel
kann das Verzögerungselement
ein Teil einer Schnittstelle zwischen der Steuereinheit 1 und
der Zeitsteuerschaltung 2 oder zwischen der Zeitsteuerschaltung 2 und
dem Speicherbauelement 3 sein. Ferner ist es möglich, ein
Verzögerungselement
auf den zwei Seiten der Schnittstellen der Zeitsteuervorrichtung 2 zu
verwenden. Wenn ein Verzögerungselement 8 zum
Erzeugen der Verzögerung
zwischen dem Taktsignal und dem Informationssignal verwendet wird,
dann ist die Verzögerungszeit
für die
Zeitsteuerschaltung 2 bekannt und die Verzögerung zwischen
dem Informationssignal und dem Taktsignal kann durch Abschalten
des Verzögerungselements 8 kompensiert
werden. Das Verzögerungselement 8 kann
mit dem Kommunikationskanal 5 unter Verwendung von Schaltern
verbunden sein und daher könnte
das Verzögerungselement 8 in Abhängigkeit
von der Position der Schalter ein Teil des Kommunikationskanals 5 sein
oder nicht. In dieser Situation ist es nicht erforderlich, die tatsächliche Zeitverzögerung zwischen
dem Datenpfad und dem Taktpfad des Kommunikationskanals zu kennen.
-
Das
Verzögerungselement 8 kann
durch ein programmierbares Verzögerungselement 8 mit
einer programmierbaren Verzögerungszeit
gebildet sein. Daher könnte
es möglich
sein, eine andere Verzögerungszeit
mit demselben Verzögerungselement 8 für verschiedene
Informationssignale und/oder verschiedene Taktsignale zu verwenden.
Die Zeitverzögerung des
Verzögerungselements 8 kann
durch die Zeitsteuerschaltung 2 oder die Freigabeeinheit 4 bestimmt
werden.
-
In
einem weiteren Ausführungsbeispiel
kann die Zeitsteuerschaltung 2 einen Phasenregelkreis (PLL)
oder einen Verzögerungsregelkreis
(DLL) umfassen. Der Phasenregelkreis oder der Verzögerungsregelkreis
kann mit dem Datenpfad und dem Taktpfad verbunden sein. Die PLL-Schaltung
und die DLL-Schaltung können
durch die Zeitsteuerschaltung 2 durch Erzeugen einer Zeitverzögerung zwischen
dem Datenpfad und dem Taktpfad oder zum Kompensieren einer Zeitverzögerung zwischen
dem Datenpfad und dem Taktpfad gesteuert werden. Die PLL- oder die
DLL-Schaltung sind einfache Mittel zum Erzeugen oder Kompensieren
einer Verzögerung
zwischen dem Datenpfad und dem Taktpfad. In einigen Ausführungsbeispielen
könnte
es von Vorteil sein, einen gewissen Trainingsmechanismus zu verwenden,
um eine korrekte Zeitsteuerung zum Verbieten oder Gestatten eines
Zugriffs auf das Speicherbauelement 3 herauszufinden. Die
Zeitverzögerung kann
für verschiedene
Arten von Speicherbauelementen 3 und/oder verschiedene
Arten von Informationssignalen und Taktsignalen variieren. Daher könnte es
nützlich
sein, die korrekte Zeitverzögerung zwischen
dem Datenpfad und dem Taktpfad zum Verbieten oder zum Gestatten
eines Zugriffs auf das Speicherbauelement 3 zu bestimmen.
Die PLL-Schaltung und/oder die DLL-Schaltung können gesteuert werden, um eine
Verzögerung
zwischen einem Taktsignal und einem Informationssignal zu erzeugen
oder zu kompensieren.
-
3 stellt
ein drittes Ausführungsbeispiel mit
einem weiteren Datenpfad 21 dar, der direkt von der Steuereinheit 1 zum
Speicherbauelement 3 geführt ist. Die Steuereinheit 1 umfasst
eine weitere erste Schnittstelle 22, die mit dem weiteren
Datenpfad 21 verbunden ist. Der weitere Datenpfad 21 ist
mit einer weiteren dritten Schnittstelle 24 des Speicherbauelements 3 verbunden.
Die Steuereinheit 1 umfasst eine weitere zweite Schnittstelle 23,
die mit einem weiteren ersten Taktpfad 27 verbunden ist.
Der weitere erste Taktpfad 27 ist mit einer weiteren fünften Schnittstelle 29 einer
weiteren Zeitsteuerschaltung 26 verbunden. Die weitere
Zeitsteuerschaltung 26 umfasst eine weitere sechste Schnittstelle 30,
die mit einem weiteren zweiten Taktpfad 28 verbunden ist.
Der weitere zweite Taktpfad 28 ist zu einer weiteren vierten
Schnittstelle 25 des Speicherbauelements 3 geführt.
-
Die
weitere Zeitsteuerschaltung 26 ist durch ein Eingangssignal 19 mit
einer Freigabeeinheit 4 verbunden. In diesem Ausführungsbeispiel
werden nur der Taktpfad und die Taktsignale oder zumindest ein Teil
der Taktsignale durch die weitere Zeitsteuerschaltung 26 geführt. Die
weitere Zeitsteuerschaltung 26 umfasst eine weitere Verzögerungsschaltung 31,
die durch die Freigabeeinheit 4 gesteuert werden kann und
die die weitere fünfte
Schnittstelle 29 mit der weiteren sechsten Schnittstelle 30 verbindet.
Dieses Ausführungsbeispiel
hat den Vorteil, dass es nicht erforderlich ist, eine Schnittstelle
an der weiteren Zeitsteuerschaltung 26 für die Übertragung
der Informationssignale und für
den weiteren Datenpfad 21 bereitzustellen.
-
In
Abhängigkeit
von dem Ausführungsbeispiel,
ob eine Verzögerung
zwischen dem Austausch von Informationssignalen auf dem weiteren
Datenpfad 21 im Vergleich zum Austausch von Taktsignalen
auf den weiteren Taktpfaden 27, 28 zwischen der Steuereinheit 1 und
dem Speicherbauelement 3 besteht, kann die weitere Zeitsteuerschaltung 26 die Aufgabe
haben, die Verzögerung
zum Verbieten eines Zugriffs von der Steuereinheit 1 auf
das Speicherbauelement 3 zu erzeugen. Alternativ kann die
weitere Zeitsteuerschaltung 26 die Aufgabe haben, eine
Verzögerung
zwischen dem weiteren Datenpfad 21 und dem weiteren ersten
und zweiten Taktpfad 27, 28 zu kompensieren. Wenn
keine Verbindung zwischen dem Datenpfad und der weiteren Zeitsteuerschaltung 26 besteht,
dann ist es erforderlich, dass die Verzögerung zwischen dem weiteren Datenpfad 21 und
dem weiteren ersten und/oder zweiten Taktpfad 27, 28 der
weiteren Zeitsteuerschaltung 26 oder der Freigabeeinheit 4 bekannt
ist, um die Zeitverzögerung
zu steuern, die durch die weitere Verzögerungsschaltung 31 erzeugt
oder kompensiert werden könnte.
Die weitere Verzögerungsschaltung 31 kann
aus einer Verzögerungsschaltung
mit einer steuerbaren Verzögerungszeit gebildet
sein. Daher könnte
es möglich
sein, verschiedene Verzögerungszeiten
für verschiedene Paare
von Daten- und Taktsignalen und/oder für verschiedene Speicherbauelemente
zu verwenden.
-
In
einem vierten Ausführungsbeispiel,
wie in 4 gezeigt, werden nur die Informationssignale oder
zumindest ein Teil der Informationssignale durch eine weitere zweite
Zeitsteuerschaltung 42 von der Steuereinheit 1 zum
Speicherbauelement 3 übertragen
und umgekehrt. Das Taktsignal wird in diesem Ausführungsbeispiel
direkt von der Steuereinheit 1 zum Speicherbauelement 3 geführt. Die
Steuereinheit 1 umfasst eine weitere siebte Schnittstelle 32,
die mit einem weiteren dritten Taktpfad 39 verbunden ist. Der
weitere dritte Taktpfad 39 ist direkt von der Steuereinheit 1 zu
einer weiteren neunten Schnittstelle 34 des Speicherbauelements 3 geführt. Ferner
umfasst die Steuereinheit 1 eine weitere achte Schnittstelle 33,
die mit einem weiteren ersten Datenpfad 40 verbunden ist.
Der weitere erste Datenpfad 40 ist zu einer weiteren elften
Schnittstelle 36 einer weiteren zweiten Zeitsteuerschaltung 42 geführt. Die
weitere zweite Zeitsteuerschaltung 42 umfasst eine weitere zweite
Verzögerungsschaltung 38,
die mit der weiteren elften Schnittstelle 36 und einer
weiteren zwölften Schnittstelle 37 verbunden
ist. Die weitere zwölfte Schnittstelle 37 ist
mit einem weiteren zweiten Datenpfad 41 verbunden. Der
weitere zweite Datenpfad 41 ist mit einer weiteren zehnten
Schnittstelle 35 des Speicherbauelements 3 verbunden.
Die weitere zweite Zeitsteuerschaltung 42 ist durch ein
Steuersignal 19 mit einer Freigabeeinheit 4 verbunden.
Die weitere zweite Verzögerungsschaltung 38 kann
als Verzögerungsschaltung
mit einer steuerbaren Verzögerungszeit
gebildet sein. Wenn eine Verzögerung zwischen
dem weiteren dritten Taktpfad 39 und dem weiteren ersten
und zweiten Datenpfad 40, 41 für einen Austausch von Taktsignalen
und Informationssignalen zwischen der Steuereinheit 1 und
dem Speicherbauelement 3 besteht, dann kann die Freigabeeinheit 4 die
weitere zweite Verzögerungsschaltung 38 steuern,
um die Verzögerung
zum Gestatten eines Zugriffs auf das Speicherbauelement 3 durch die
Steuereinheit 1 zu kompensieren.
-
Wenn
grundsätzlich
keine Zeitverzögerung zwischen
dem weiteren dritten Taktpfad 39 und dem weiteren ersten
und zweiten Datenpfad 40, 41 zwischen der Steuereinheit 1 und
dem Speicherbauelement 3 zum Austauschen von Taktsignalen
und Informationssignalen besteht, dann kann die Freigabeeinheit 4 eine
Verzögerung
durch Steuern der weiteren zweiten Verzögerungsschaltung 38 zum
Ablehnen und Verbieten eines Zugriffs auf das Speicherbauelement 3 durch
die Steuereinheit 1 erzeugen.
-
Auch
in diesem Ausführungsbeispiel
muss, wenn grundsätzlich
eine Verzögerung
zwischen dem weiteren dritten Taktpfad 39 und dem weiteren
ersten und zweiten Datenpfad 40, 41 zwischen der
Steuereinheit 1 und dem Speicherbauelement 3 besteht,
die Zeitverzögerung
der Freigabeeinheit 4 bekannt sein, so dass es möglich ist,
dass die Freigabeeinheit 4 durch Steuern der weiteren zweiten
Verzögerungsschaltung 48 die
Verzögerungszeit
kompensiert.
-
5 stellt
ein Speichersystem mit einem Speicheruntersystem mit einer weiteren
Speichersteuereinheit 43, einem weiteren ersten, zweiten, dritten
und vierten Speicherbauelement 44, 45, 46, 47 dar.
Das weitere erste, zweite, dritte und vierte Speicherbauelement 44, 45, 46, 47 kann
durch einen dynamischen Direktzugriffsspeicher, beispielsweise durch
ein DDR2-Speicherbauelement, gebildet sein. Die weitere Speichersteuereinheit 43 umfasst
eine erste und eine zweite zusätzliche
Schnittstelle 48, 49, die mit einem ersten und
einem zweiten Datenbus 50, 51 verbunden sind.
Der erste Datenbus 50 ist mit dem weiteren dritten Speicherbauelement 46 und dem
weiteren vierten Speicherbauelement 47 verbunden. Der zweite
Datenbus 51 ist mit dem weiteren ersten Speicherbauelement 44 und
dem weiteren zweiten Speicherbauelement 45 verbunden. Der
erste und der zweite Datenbus 50, 51 werden verwendet,
um bidirektionale Datensignale DQ und in einigen Ausführungsbeispielen
Datenfreigabesignale DQS auszutauschen. Das weitere erste, zweite,
dritte, vierte Speicherbauelement 44, 45, 46, 47 umfassen
jeweilige Schnittstellen zum Empfangen und Senden von Informationssignalen
und Datenfreigabesignalen DQS.
-
Die
weitere Speichersteuereinheit 43 umfasst eine dritte zusätzliche
Schnittstelle 52 und eine vierte zusätzliche Schnittstelle 53.
Die dritte zusätzliche
Schnittstelle 52 ist mit einem zusätzlichen Datenpfad 54 verbunden,
der zu einer fünften
zusätzlichen Schnittstelle 55 einer
zusätzlichen
Zeitsteuerschaltung 61 geführt ist. Die weitere Speichersteuereinheit 43 umfasst
eine vierte zusätzliche
Schnittstelle 53, die mit einem zusätzlichen Taktpfad 62 verbunden
ist. Der zusätzliche
Taktpfad 62 ist zu einer sechsten zusätzlichen Schnittstelle 56 der
zusätzlichen
Zeitsteuerschaltung 61 geführt.
-
Die
zusätzliche
Zeitsteuerschaltung 61 umfasst eine siebte zusätzliche
Schnittstelle 57, die mit einem ersten Adressenbus 63 verbunden
ist. Der erste Adressenbus 63 ist mit dem weiteren vierten
und dritten Speicherbauelement 47, 46 verbunden.
Die zusätzliche
Zeitsteuerschaltung 61 umfasst eine achte zusätzliche
Schnittstelle 58, die mit einer ersten Taktimpulsleitung 64 verbunden
ist. Die erste Taktimpulsleitung 64 ist mit dem weiteren
dritten oder vierten Speicherbauelement 46, 47 verbunden.
In Abhängigkeit
vom verwendeten Ausführungsbeispiel könnte sich
ein zusätzliches
Verzögerungselement 65 in
der ersten Taktimpulsleitung 64 befinden. Das zusätzliche
Verzögerungselement 65 kann
ein Taktimpulssignal für
eine erste Verzögerungszeit
T1 verzögern.
-
Die
zusätzliche
Zeitsteuerschaltung 61 umfasst eine neunte zusätzliche
Schnittstelle 59, die mit einer zweiten Taktimpulsleitung 66 verbunden
ist. Die zweite Taktimpulsleitung 66 ist mit dem weiteren
ersten und zweiten Speicherbauelement 44, 45 verbunden.
Die zusätzliche
Zeitsteuerschaltung 61 umfasst eine zehnte zusätzliche
Schnittstelle 60, die mit einem zweiten Adressenbus 67 verbunden
ist. Der zweite Adressenbus 67 ist mit dem weiteren ersten und
zweiten Speicherbauelement 44, 45 verbunden. In
Abhängigkeit
vom verwendeten Ausführungsbeispiel
könnte
sich ein zusätzliches
zweites Verzögerungselement 68 in
der zweiten Taktimpulsleitung 66 befinden. Das zweite zusätzliche
Verzögerungselement 68 verzögert das
Taktimpulssignal für
eine zweite Verzögerungszeit
T2. In weiteren Ausführungsbeispielen
kann die erste und/oder die zweite Verzögerungszeit T1, T2 durch technische
Unterschiede zwischen dem ersten Adressenbus 63 und der
ersten Taktimpulsleitung 64 oder zwischen dem zweiten Adressenbus 67 oder
der zweiten Taktimpulsleitung 66 erzeugt werden.
-
6 stellt
die zusätzliche
Zeitsteuerschaltung 61 mit einer weiteren Freigabeeinheit 69 genauer
dar. Die fünfte
zusätzliche
Schnittstelle 55 ist durch eine erste Leitung 70 mit
der siebten zusätzlichen Schnittstelle 57 verbunden.
In der ersten Leitung 70 kann eine zusätzliche erste Verzögerungsschaltung 71 angeordnet
sein. Die sechste zusätzliche
Schnittstelle 56 ist mit einer zweiten Leitung 72 mit
der achten zusätzlichen
Schnittstelle 58 verbunden. Ferner ist die fünfte zusätzliche
Schnittstelle 55 mit einer dritten Leitung 73,
die über
eine zusätzliche
zweite Verzögerungsschaltung 74 geführt sein
kann, mit der zehnten zusätzlichen
Schnittstelle 60 verbunden. Die sechste zusätzliche
Schnittstelle 56 ist durch eine vierte Leitung 75 mit
der neunten zusätzlichen Schnittstelle 59 verbunden.
-
Die
zusätzliche
erste Verzögerungsschaltung 71 und
die zusätzliche
zweite Verzögerungsschaltung 74 sind
durch Steuerleitungen 76, 77 mit der weiteren
Freigabeeinheit 69 verbunden. Die weitere Freigabeeinheit 69 steuert
die zusätzliche
erste und zweite Verzögerungsschaltung 71, 74.
In einem Ausführungsbeispiel
ist das zusätzliche
Verzögerungselement 65,
das eine erste Verzögerungszeit T1
erzeugt, in der ersten Taktimpulsleitung 74 angeordnet.
Folglich werden die Taktsignale auf der ersten Taktimpulsleitung 64 für die erste Verzögerungszeit T1
im Vergleich zu Informationssignalen auf dem ersten Adressenbus 63 verzögert. Wenn
eine Zeitverschiebung zwischen den Informationssignalen des ersten
Adressenbusses 63 und den Taktsignalen auf der ersten Taktleitung 64 besteht,
dann können
das weitere dritte und vierte Speicherbauelement 46, 47 nicht
korrekt durch die weitere Speichersteuereinheit 43 adressiert
werden. Daher ist es für
die weitere Speichersteuereinheit 43 nicht möglich, Informationen
von dem oder in das weitere dritte und vierte Speicherbauelement 46, 47 zu
lesen oder zu schreiben. Daher wird der weiteren Speichersteuereinheit 43 verboten,
auf das weitere dritte und vierte Speicherbauelement 46, 47 zuzugreifen.
-
Wenn
die weitere Freigabeeinheit 69 einen Zugriff von der weiteren
Speichersteuereinheit 43 auf das weitere dritte und vierte
Speicherbauelement 46, 47 gestattet, dann steuert
die weitere Freigabeeinheit 69 die zusätzliche erste Verzögerungsschaltung 71, um
die Informationssignale für
die erste Verzögerungszeit
T1 zu verzögern.
Daher werden die Informationssignale und die Taktsignale des ersten Adressenbusses 63 und
der ersten Taktimpulsleitung 64 in die korrekte Zeitbeziehung
gebracht. Dann können
das weitere dritte und vierte Speicherbauelement 46, 47 die
Informationssignale auf dem ersten Adressenbus 63 korrekt
erfassen. Daher ist es möglich,
Dateninformationen über
den ersten Datenbus 50 zwischen der weiteren Speichersteuereinheit 43 und
dem weiteren dritten und vierten Speicherbauelement 46, 47 auszutauschen.
-
Wenn
das zweite zusätzliche
Verzögerungselement 68 in
der zweiten Taktleitung 66 vorhanden ist, dann werden die
Taktsignale auf der zweiten Taktimpulsleitung 66 für eine zweite
Verzögerungszeit T2
verzögert.
Dies führt
zu einer Zeitverschiebung zwischen den Informationssignalen und
den Taktsignalen. Daher können
das weitere erste und zweite Speicherbauelement 44, 45 die
Informationssignale auf dem zweiten Adressenbus 67 nicht
korrekt ermitteln. Daher ist es für die weitere Speichersteuereinheit 43 nicht
möglich,
das weitere erste und zweite Speicherbauelement 44, 45 zu
adressieren. Wenn die weitere Freigabeeinheit 69 einen
Zugriff der weiteren Speichersteuereinheit 43 auf das weitere
erste und zweite Speicherbauelement 44, 45 ermöglicht, dann
steuert die weitere Freigabeeinheit 69 die zusätzliche
zweite Verzögerungsschaltung 74,
um die Informationssignale auf der dritten Leitung 73 für eine zweite
Verzögerungszeit
T2 zu verzögern.
Dies führt zu
einer Zeitverschiebung der Informationssignale auf dem zweiten Adressenbus 67,
was zu einer korrekten Zeitsteuerung der Informationssignale des zweiten
Adressenbusses 67 und der Taktsignale auf der zweiten Taktimpulsleitung 66 führt. Daher
ist es für
das weitere erste und zweite Speicherbauelement 44, 45 möglich, die
Informationssignale korrekt zu ermitteln. Folglich ist es für die weitere
Speichersteuereinheit 43 möglich, auf das weitere erste
und zweite Speicherbauelement 44, 45 zuzugreifen
und Daten über
den zweiten Datenbus 51 aus dem oder in das weitere erste
und zweite Speicherbauelement 44, 45 zu lesen
oder zu schreiben.
-
Die
zusätzliche
erste und zweite Verzögerungsschaltung 71, 74 kann
durch einen Phasenregelkreis oder einen Verzögerungsregelkreis oder irgendeine
andere Schaltung, die zum Erzeugen einer Zeitverzögerung für ein Taktsignal
und/oder ein Informationssignal gesteuert werden kann, gebildet
sein.
-
Wenn
kein zusätzliches
Verzögerungselement 65 und
kein zusätzliches
zweites Verzögerungselement 68 in
der ersten Taktimpulsleitung 64 bzw. in der zweiten Taktimpulsleitung 66 vorhanden ist,
dann kann die weitere Freigabeeinheit 69 die zusätzliche
erste Verzögerungsschaltung 71 und/oder die
zusätzliche
zweite Verzögerungsschaltung 74 verwenden,
um eine relative Zeitverschiebung in den Informationssignalen im
Vergleich zu den Taktsignalen zwischen dem ersten Adressenbus 63 und
der ersten Taktimpulsleitung 64 oder zwischen der zweiten
Taktimpulsleitung 66 und dem zweiten Adressenbus 67 einzuführen. Wenn
die weitere Freigabeeinheit 69 die Informationssignale
im Vergleich zu den Taktsignalen verzögert, dann ist es nicht möglich, auf das
weitere erste, zweite, dritte und/oder vierte Speicherbauelement 44, 45, 46, 47 durch
die weitere Speichersteuereinheit 43 zuzugreifen.
-
Wenn
die weitere Freigabeeinheit 69 einen Zugriff der weiteren
Speichersteuereinheit 43 auf das weitere erste, zweite,
dritte und/oder vierte Speicherbauelement 44, 45, 46, 47 gestattet,
dann steuert die weitere Freigabeeinheit 69 die zusätzliche
erste Verzögerungsschaltung 71 und
die zusätzliche
zweite Verzögerungsschaltung 74,
um die Verzögerungszeit auf
den Wert Null zu verringern. Folglich führt dies zu einer korrekten
relativen Zeitsteuerung zwischen den Informationssignalen und den
Taktsignalen auf dem ersten Adressenbus 63 und den ersten
Taktimpulsleitungen 64 und einer korrekten relativen Zeitsteuerung
zwischen den Informationssignalen des zweiten Adressenbusses 67 und
den Taktsignalen auf der zweiten Taktimpulsleitung 66.
Dann kann die weitere Speichersteuereinheit 43 auf das
weitere erste, zweite, dritte und vierte Speicherbauelement 44, 45, 46, 47 zugreifen,
um Daten vom weiteren ersten, zweiten, dritten und/oder vierten
Speicherbauelement zu lesen und/oder in dieses zu schreiben.
-
In
Abhängigkeit
vom Ausführungsbeispiel kann
die zusätzliche
erste Verzögerungsschaltung 71 nicht
in der ersten Leitung 70, sondern in der zweiten Leitung 72 angeordnet
sein. Außerdem
kann die zusätzliche
zweite Verzögerungsschaltung 74 nicht in
der dritten Leitung 73, sondern in der vierten Leitung 75 angeordnet
sein. Dieses Ausführungsbeispiel
kann verwendet werden, wenn eine Steuerung einer Verzögerung des
Taktsignals bevorzugt sein könnte.
Ferner kann die Steuerung einer Verzögerung des Taktsignals auf
dem Taktpfad, in diesem Ausführungsbeispiel
der ersten Taktimpulsleitung 64 und der zweiten Taktimpulsleitung 66,
verwendet werden, wenn keine Verzögerung zwischen den Informationssignalen
und den Taktsignalen besteht. Folglich kann die weitere Freigabeeinheit 69 die
zusätzliche
erste Verzögerungsschaltung 71 und/oder die
zusätzliche
zweite Verzögerungsschaltung 74 zum
Steuern einer relativen Zeitverzögerung
zwischen den Informationssignalen auf dem ersten Adressenbus 63 im
Vergleich zu den Taktsignalen auf der ersten Taktimpulsleitung 64 oder
zwischen den Informationssignalen auf dem zweiten Adressenbus 67 im
Vergleich zu den Taktsignalen auf der zweiten Taktimpulsleitung 66 verwenden.
In diesem Ausführungsbeispiel
verbietet die weitere Freigabeeinheit 69 einen Zugriff
auf das weitere erste, zweite, dritte, vierte Speicherbauelement 44, 45, 46, 47 durch
Einführen
einer Verzögerung
in die zweite und vierte Leitung 72, 75. Wenn
die weitere Freigabeeinheit einen Zugriff der weiteren Speichersteuereinheit 43 auf
das weitere erste, zweite, dritte und/oder vierte Speicherbauelement 44, 45, 46, 47 zulassen
wollen würde, steuert
er die zusätzliche
erste und zweite Verzögerungsschaltung 71, 74,
um keine Zeitverzögerung
für die
Taktsignale zu erzeugen. Unter Verwendung dieses Ausführungsbeispiels
ist es möglich,
einen Zugriff auf die weiteren Speicherbauelemente durch Steuern
einer Verzögerung
der Taktsignale relativ im Vergleich zu Informationssignalen zu
gestatten oder zu verbieten.