DE102007004713A1

DE102007004713A1 - Datenübergabeeinheit zum Übertragen von Daten zwischen unterschiedlichen Taktbereichen

Info

Publication number: DE102007004713A1
Application number: DE102007004713A
Authority: DE
Inventors: Peter Gregorius; Zheng Gu; Thomas Rickes; Ralf Schledz; Martin Streibl
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2006-02-03
Filing date: 2007-01-31
Publication date: 2007-08-09
Anticipated expiration: 2027-02-01
Also published as: US20070186124A1; US7461186B2; DE102007004713B4

Abstract

Die vorliegende Erfindung stellt eine Datenübergabeeinheit zum Übertragen von Daten zwischen einem ersten Taktbereich zu einem zweiten Taktbereich zur Verfügung, wobei die Datenübergabeeinheit die folgenden Merkmale aufweist: eine erste Takteinheit zum Übertragen eines ersten Taktsignals; eine Auswahlstufe zum Abtasten eines eingehenden Datenstroms bezüglich des ersten Taktsignals; eine zweite Takteinheit zum Vorsehen eines zweiten Taktsignals; eine mit der Auswahlstufe verbundene Speichereinheit, wobei die Speichereinheit eine erste Vielzahl von Speicherelementen aufweist, von denen jede ein Datenbit des abgetasteten Datenstroms speichern kann, eine Ausgangseinheit zum parallelen Auslesen eines Datenframes aus einer zweiten Vielzahl von Speicherelementen, die in der ersten Vielzahl von Speicherelementen enthalten ist, bezüglich des zweiten Taktsignals, wobei die Auswahlstufe weiterhin dazu dient, die Datenbits des abgetasteten Datenstroms in die erste Vielzahl von Speicherelementen einzuschreiben, und die jeweiligen Datenbits des abgetasteten Datenstroms in den jeweiligen Speicherelementen bis zum Auslesen durch die Ausgangseinheit zu speichern.

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Datenübergabeeinheit zum Übertragen von Daten zwischen unterschiedlichen Taktbereichen, insbesondere zwischen Taktbereichen mit unterschiedlichen Taktfrequenzen. Die vorliegende Erfindung betrifft weiterhin ein Verfahren zum Betreiben einer Datenübergabeeinheit.

Beschreibung des Stands der Technik

In Hochgeschwindigkeitsvorrichtungen zur Verarbeitung von Daten müssen eingehende Hochgeschwindigkeitsdaten auf sichere Weise von einem Hochgeschwindigkeitsempfänger an eine Protokollebene einer seriellen Hochgeschwindigkeitsverknüpfung weitergegeben werden. In der Regel weisen die Taktbereiche der eingehenden Hochgeschwindigkeitsdaten und der Protokollebene unterschiedliche Frequenz- bzw. Datenraten auf, die sich im schlimmsten Fall durch einen ungeraden oder einen nicht-ganzzahligen Multiplikationsfaktor unterscheiden. In einem Standardverfahren wird ein Hochgeschwindigkeits-FIFO-Speicher verwendet, um den Übergang zwischen dem ersten Taktbereich und dem zweiten Taktbereich auf sichere Weise durchzuführen. Dabei muss der Hochgeschwindigkeits-FIFO-Speicher die zwei unterschiedlichen Taktbereiche synchronisieren und weist daher eine Vielzahl von Flip-Flop-Speichern auf, die mit der hohen Taktfrequenz des ersten Taktbereichs betrieben werden. Dies führt aufgrund des erhöhten Energieverbrauchs zu einem Problem. Darüber hinaus führt der Hochgeschwindigkeits-FIFO-Speicher zu einer Latenzzeit der Empfangsleitung, was z.B. für einen DRAM-Speicher kritisch wäre. Außerdem müsste der FIFO-Speicher im Grenzbereich zwischen den zwei internen Taktbereichen mit zwei unterschiedlichen Frequenzen betrieben werden, weshalb kostspielige interne Schaltungen zur Erzeugung von Takten und Taktphasen erforderlich wären.

In einem weiteren Verfahren werden die Hochgeschwindigkeitsdaten in einem Zeiger zwischengespeichert, aus dem die Datenbits eines Datenframes an ein Zylinder-Schieberegister übertragen werden, welcher von einem zweiten Takt mit niedrigerer Frequenz aus dem zweiten Taktbereich getaktet wird. Dabei ist die zeitliche Abstimmung der Übertragung der Datenframe-Bits an das Zylinder-Schieberegister ein kritischer Faktor, da die Aufsetz- und Haltezeiten des Zeigers und des ersten Hochgeschwindigkeits-Taktbereichs eingehalten werden müssen.

Zusammenfassung der Erfindung

Es ist eine Aufgabe der vorliegenden Erfindung, eine Datenübergabeeinheit zur Verfügung zu stellen, mit der serielle Hochgeschwindigkeitsdaten auf sichere Weise und unter Vermeidung der Nachteile aus dem Stand der Technik von einem ersten an einen zweiten Taktbereich übergeben werden können. Insbesondere stellt eine Ausführungsform eine Datenübergabeeinheit zur Verfügung, die einen geringeren Energieverbrauch aufweist und bei der die zeitliche Abstimmung weniger aufwändig ist.

Darüber hinaus ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betreiben einer Datenübergabeeinheit bereitzustellen.

In einem ersten Aspekt der vorliegenden Erfindung wird eine Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich an einen zweiten Taktbereich zur Verfügung gestellt. Die Datenübergabeeinheit weist eine erste Takteinheit zum Bereitstellen eines ersten Taktsignals auf, eine Auswahlstufe, über die ein eingehender Datenstrom im Hinblick auf das erste Taktsignal abgetastet werden kann, eine zweite Takteinheit zum Bereitstellen eines zweiten Taktsignals, eine mit der Auswahlstufe gekoppelte Speichereinheit, wobei die Speichereinheit eine erste Vielzahl von Speicherelementen aufweist, von denen jede dazu dient, ein Datenbit des abgetasteten Datenstroms zu speichern, sowie eine Ausgangseinheit zum parallelen Auslesen eines Datensatzes aus einer zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen im Hinblick auf das erste Taktsignal. Die Auswahlstufe dient weiterhin dazu, die Datenbits des abgetasteten Datenstroms in den entsprechenden Speicherelementen zu speichern, bis sie von der Ausgabeeinheit ausgelesen wurden.

Ein Vorteil der Datenübergabeeinheit der vorliegenden Erfindung besteht darin, dass eine Datenübergabe mittels eines Hochgeschwindigkeits-FIFO-Speichers und/oder zwischen Eingangs-Zeigern und Zylinder-Schieberegistern hinfällig wird, wodurch kritische zeitliche Abstimmungsbedingungen beim Betrieb der Datenübergabeeinheit vermieden werden. Eine Idee der vorliegenden Erfindung besteht darin, eine einzelne Speichereinheit zu verwenden, wobei gewährleistet ist, dass eingehende Datenbits bis zum Auslesen in den Speicherelementen der Speichereinheiten gespeichert werden. Darüber hinaus kann erreicht werden, dass sowohl die Frequenz als auch die Phase der eingehenden Hochgeschwindigkeitsdaten gleichzeitig vom ersten zum zweiten Taktbereich übertragen werden.

In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist die Speichereinheit als Ringregister ausgeführt, wobei jedes Speicherelement von den abgetasteten Datenbits des eingehenden Datenstroms zyklisch überschrieben wird. Daher kann die Anzahl der Speicherelemente, die zum Zwischenspeichern der Datenbits des eingehenden Datenstroms verwendet wird, so begrenzt werden, dass eine verringerte Energieversorgung erzielt werden kann.

Vorzugsweise wird ein Positionszähler zur Verfügung gestellt, um Positionsdaten für die Ausgangseinheit vorzusehen, wobei die Ausgangseinheit so ausgelegt ist, dass eine Position der zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten bestimmt wird.

In einer weiteren Ausführungsform der vorliegenden Erfindung ist die erste Vielzahl von Speicherelementen mindestens zweimal so groß wie die zweite Vielzahl von Speicherelementen.

Außerdem weist der erste Taktbereich eine erste Frequenz der Datenrate auf, die höher als die Frequenz der Datenrate des zweiten Taktbereichs ist.

Darüber hinaus ist ein Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate keine ganze Zahl. Vorzugsweise unterscheidet sich der Multiplikationsfaktor der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate von Vielfachen von 2.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich an einen zweiten Taktbereich zur Verfügung gestellt. Die Datenübergabeeinheit weist eine erste Takteinheit auf, die zum Bereitstellen erster Taktsignale dient, wobei jedes eine erste Taktfrequenz aufweist und wobei die ersten Taktsignale jeweils eine vorgegebene Phasenverschiebung in Bezug auf die anderen ersten Taktsignale aufweisen. Außerdem umfasst die Datenübergabeeinheit eine Auswahlstufe mit einer Vielzahl von Auswahlschaltungen, wobei jede Auswahlschaltung zum Abtasten eines eingehenden Datenstroms in Bezug auf jeweils eines der ersten Taktsignale dient, sowie eine zweite Takteinheit zum Bereitstellen eines zweiten Taktsignals, und eine Speichereinheit mit einer ersten Vielzahl von Speicherelementen, wobei jedes Speicherelement zum Speichern eines Datenbits der abgetasteten Sub-Datenströme dient, wobei die Vielzahl von Speicherelementen als eine Vielzahl von Speicherelementgruppen ausgeführt ist, wobei jede Speicher elementgruppe zu einem der abgetasteten Sub-Datenströme gehört, so dass der jeweilige abgetastete Sub-Datenstrom in den Speicherelementen der entsprechenden Speicherelementgruppe zwischengespeichert wird. Die Datenübergabeeinheit weist außerdem eine Ausgangseinheit zum parallelen Auslesen eines Datenbitsatzes aus einer zweiten Vielzahl von Speicherelementen innerhalb einer ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal auf, wobei die Auswahlschaltungen weiterhin dazu dienen, die Datenbits der jeweils abgetasteten Sub-Datenströme nacheinander in die Speicherelemente der entsprechenden Speicherelementgruppen einzuschreiben und wobei die entsprechenden Datenbits des abgetasteten Sub-Datenstroms mindestens bis zum Auslesen durch die Ausgangseinheit in den entsprechenden Speicherelementen gespeichert bleiben.

Ein Vorteil einer Datenübergabeeinheit, bei welcher der eingehende Datenstrom mit einer Vielzahl von ersten Taktsignalen abgetastet wird, um eine Anzahl abgetasteter Sub-Datenströme zu erhalten, besteht darin, dass die abgetasteten Sub-Datenströme in verringerter Frequenz im Hinblick auf die Frequenz des ersten Taktsignals zur Verfügung gestellt werden, so dass die Notwendigkeit einer zeitlichen Abstimmung ein weniger kritischer Faktor ist. Dies hat zur Folge, dass die Speichereinheit, die zum Speichern des abgetasteten Datenstroms zur Verfügung gestellt wird, einen weniger komplexen Aufbau aufweist.

In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist jede Speicherelementgruppe als Ringregister ausgeführt, wobei in jedem Ringregister jedes Speicherelement zyklisch durch die Datenbits des abgetasteten Sub-Datenstroms überschrieben wird.

Vorzugsweise ist ein Positionszähler vorgesehen, um Positionsdaten für die Ausgangseinheit vorzusehen, wobei die Ausgangseinheit so ausgelegt ist, dass eine Position der zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten bestimmt wird.

Die Ausgangseinheit kann weiterhin einen Bit-Lokalisierer aufweisen, der so ausgeführt ist, dass je nach Positionsdaten die zweite Vielzahl von Speicherelementen aus der ersten Vielzahl von Speicherelementen ausgewählt wird.

In einer weiteren Ausführungsform der vorliegenden Erfindung ist die erste Vielzahl von Speicherelementen mindestens zweimal so groß wie die zweite Vielzahl von Speicherelementen. Dadurch kann gewährleistet werden, dass ein Datenbitframe ausgelesen wird, bevor die zweite Vielzahl von Speicherelementen, in denen der Datenbitframe gespeichert wird, zyklisch von den Datenbits des abgetasteten Sub-Datenstroms überschrieben wird.

Vorzugsweise weist der erste Taktbereich eine Frequenz der ersten Datenrate auf, die höher als die Frequenz der zweiten Datenrate des zweiten Taktbereichs ist. Es kann ein Multiplikationsfaktor vorgesehen sein, der zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate liegt und keine ganze Zahl ist. Insbesondere kann ein Multiplikationsfaktor vorgesehen sein, der sich von Vielfachen von 2 unterscheidet.

In einer weiteren Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Betreiben einer Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich zu einem zweiten Taktbereich vorgesehen. Das Verfahren umfasst das Empfangen eines eingehenden Datenstroms, der mit einem ersten Taktsignal synchronisiert ist, das Abtasten des eingehenden Datenstroms in Bezug auf das erste Taktsignal, das nachfolgende Speichern von Datenbits des abgetasteten Datenstroms in einer ersten Vielzahl von Speicherelementen in Bezug auf das erste Taktsignal; und das parallele Auslesen eines Daten bitframes aus einer zweiten Vielzahl von Speicherelementen innerhalb einer ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal, wobei die entsprechenden Datenbits des abgetasteten Datenstroms mindestens so lange in den entsprechenden Speicherelementen gespeichert bleiben, bis sie parallel als Datenbitframe ausgelesen werden.

Vorzugsweise wird jedes der ersten Vielzahl von Speicherelementen zyklisch von einem abgetasteten Datenbit des eingehenden Datenstroms überschrieben.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst das Verfahren außerdem das Bereitstellen von Positionsdaten in Abhängigkeit von einem zweiten Taktsignal und das Bestimmen einer zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten.

In einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Betreiben einer Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich zu einem zweiten Taktbereich zur Verfügung gestellt. Das Verfahren umfasst das Vorsehen einer Vielzahl erster Taktsignale, von denen jedes eine erste Taktfrequenz aufweist, wobei die ersten Taktsignale jeweils eine vorgegebene Phasenverschiebung in Bezug auf die anderen ersten Taktsignale aufweisen, das Abtasten des eingehenden Datenstroms bezüglich eines der ersten Taktsignale, um einen entsprechenden Sub-Datenstrom zu erhalten, das Vorsehen eines zweiten Taktsignals, das Speichern von Datenbits eines jeden jeweils abgetasteten Sub-Datenstroms in einer ersten Vielzahl von Speicherelementen und das parallele Auslesen eines Datenbitframes aus einer zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal. Die Datenbits des entsprechenden abgetasteten Sub-Datenstroms werden nacheinander in Speicherelementgruppen eingeschrieben, wobei jede Speicherelementgruppe zu jeweils einem abgetasteten Sub- Datenstrom gehört und wobei die entsprechenden Datenbits des abgetasteten Sub-Datenstroms mindestens bis zum Auslesen in dem Speicherelement der entsprechenden Speicherelementgruppen gespeichert werden.

Kurze Figurenbeschreibung
Um ein detailliertes Verständnis der oben beschriebenen Merkmale der vorliegenden Erfindung zu ermöglichen, wird die oben kurz zusammengefasste Erfindung im folgenden mit Bezug auf Ausführungsformen näher erläutert, von denen manche in den beigefügten Zeichnungen näher erläutert sind. Es wird jedoch darauf hingewiesen, dass die beigefügten Zeichnungen lediglich charakteristische Ausführungsform der Erfindung darstellen und daher ihren Umfang nicht einschränken, da die Erfindung auch andere ebenso wirksame Ausführungsform zulassen kann.
1 zeigt ein Blockschaltbild einer Datenübergabeeinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 zeigt ein detaillierteres Blockschaltbild der Datenübergabeeinheit von 1;
3 zeigt ein Blockschaltbild einer Datenübergabeeinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
4 zeigt ein detaillierteres Blockschaltbild der Datenübergabeeinheit von 3;
5 zeigt ein Blockschaltbild einer Datenübergabeeinheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
Detaillierte Beschreibung der bevorzugten Ausführungsform Die 1 und 2 sind schematische Darstellungen einer Datenübergabeeinheit 1, wobei ein eingehender Datenstrom DS, der im Hinblick auf ein erstes Taktsignal CLK₁ synchronisiert ist, parallelisiert wird, um Datenframes einschließlich einer vorgegebenen Anzahl von Datenbits zu erhalten, die mit Bezug auf ein zweites Taktsignal CLK₂ ausgegeben werden. Im Einzelnen weist die Datenübergabeeinheit 1 eine Auswahlstufe 2 mit einem Zeiger 3 auf, wobei der Zeiger 3 mit einer Rückkopplung ausgebildet ist, so dass ein Ringregister entsteht. Der Zeiger 3 weist eine Reihe von Registerzellen 4₁ bis 4₇ auf, von denen ein Ausgang jeweils mit dem Eingang einer nächsten Registerzelle 4₁ bis 4₇ des Zeigers 3 verbunden ist, wobei eine letzte Registerzelle 4₇ des Zeigers 3 an einen Eingang einer ersten Registerzelle des Zeigers 3 gekoppelt ist.
Der Zeiger 3 ist mit einer Auswahleinheit 5 verbunden, um ein Speicherelement 9₁ bis 9₇ einer Speichereinheit 8 zum Empfangen der eingehenden Datenströme DS auszuwählen. Im Einzelnen sind die Ausgänge der Registerzellen 4₁ bis 4₇ des Zeigers 3 jeweils mit einem entsprechenden Schalter 5₁ bis 5₇ verbunden, so dass Daten, die an den Ausgang einer entsprechenden Registerzelle 4 angelegt werden, mit einem Steuereingang von jeweils einem der Schalter 5₁ bis 5₇ verbunden werden. Der Zeiger 3 wird von dem ersten Taktsignal CLK₁ getaktet, das von einer ersten Takteinheit 6 zur Verfügung gestellt wird. Das erste Taktsignal CLK₁ kann auch im Zusammenhang mit dem daraus generierten eingehenden Datenstrom oder extern von der Datenübergabeeinheit zur Verfügung gestellt werden. Auf jeden Fall weist das erste Taktsignal CLK₁ eine Frequenz auf, die mit der Datenrate/Frequenz des eingehenden Datenstroms DS synchronisiert ist. Das erste Taktsignal CLK₁ wird an den Zeiger 3 angelegt, der anfänglich mit einer einzelnen „1" geladen wird, die zu einer nächsten Registerzelle 4 verschoben wird, sobald eine nächste gültige Flanke (Pegelübergang) des ersten Taktsignals am Zeiger 3 ankommt. Dadurch kann eine Zeigerschaltung realisiert werden.
Im angegebenen Beispiel umfasst der Zeiger 3 sieben (7) Registerzellen 4₁ bis 4₇ , von denen jede mit einem Steuereingang eines entsprechenden Schalters 5₁ bis 5₇ verbunden ist. Jeder der Schalter 5₁ bis 5₇ weist einen ersten Anschluss auf, der zum Empfangen des Datenstroms dient, und einen zweiten Anschluss, der mit einer Steuereinheit 8 verbunden ist. Die Schalter 5₁ bis 5₇ sind so ausgebildet, dass in Abhängigkeit von der Steuereinheit ein entsprechender Schalter geschlossen oder geöffnet wird, wobei in dem angegebenen Beispiel der entsprechende Schalter 5₁ bis 5₇ geschlossen wird, wenn eine logische „1" durch die entsprechende Registerzelle 4₁ bis 4₇ angelegt wird. Deshalb dient die Auswahlstufe 2 im Wesentlichen dazu, den eingehenden Datenstrom DS im Hinblick auf das erste Taktsignal abzutasten und die Datenbits des abgetasteten Datenstroms nacheinander in die Speichereinheit 8 einzuschreiben.
Die Speichereinheit 8 weist die Speicherelemente 9₁ bis 9₇ auf, von denen jedes einem der Schalter 5₁ bis 5₇ zugeordnet ist. Die Speicherelemente 9 dienen zum Zwischenspeichern eines über den entsprechenden Schalter 5₁ bis 5₇ angelegten Datenbits, wenn der entsprechende Schalter 5₁ bis 5₇ so gesperrt ist, dass die Daten des eingehenden Datenstroms an das Speicherelement 9 angelegt werden. Ein Schalter 5₁ bis 5₇ , der durchgeschaltet wird, schneidet die Daten aus dem von den entsprechenden Speicherelementen 9₁ bis 9₇ kommenden Datenstrom DS, so dass der Inhalt des entsprechenden Speicherelements 9 nicht verändert wird. Wie im Zeiger 3 gibt eine Registerzelle 4₁ bis 4₇ nach der anderen eine logische „1" aus, und der Datenstrom wird im zugehörigen Schalter 5₁ bis 5₇ abgetastet, so dass auf dem entsprechenden Speicherelement 9₁ bis 9₇ das abgetastete Datenbit des Datenstroms zwischengespeichert wird. Da der Zeiger 3 als Ringregister ausgebildet ist, bleiben die Daten in den Speicherelementen 9₁ bis 9₇ so lange gespeichert, bis sie wieder überschrieben werden. In dem angegebenen Beispiel geschieht dies alle sieben (7) Takt zyklen (bzw. bei jeder siebten gültigen Flanke) des ersten Taktsignals CLK₁. Infolgedessen bleibt ein abgetastetes Datenbit des Datenstroms in der Speichereinheit 8 über eine Zeitdauer gespeichert, die siebenmal der Periode des ersten Taktsignals (oder sieben aktiven Flanken) entspricht. Im Falle, dass eine fallende oder steigende Flanke des ersten Taktsignals den Inhalt der Registerzellen 4 der Zeiger 3 verschiebt, entspricht der Zeitdauer, während der die entsprechenden Datenbits in der Speichereinheit 8 gespeichert werden, 3,5 mal der Taktperiode des ersten Taktsignals CLK₁.
Außerdem ist eine Ausgangsstufe 10 vorgesehen, die den Datenframe DF mit einer zweiten Vielzahl von Datenbits als ein Ausgang der Datenübergabeeinheit 1 im Hinblick auf das zweite Taktsignal CLK₂ zur Verfügung stellt. Das zweite Taktsignal CLK₂ wird von einer zweiten Takteinheit 11 zur Verfügung gestellt. Die Frequenz des zweiten Taktsignals CLK₂ ist geringer als die Frequenz des ersten Taktsignals, wobei der Multiplikationsfaktor zwischen der Frequenz des ersten Taktsignals und der Frequenz des zweiten Taktsignals weniger als die Anzahl der Speicherelemente (sieben im angegebenen Beispiel), und vorzugsweise weniger als die Hälfte der Anzahl der Speicherelemente 9₁ bis 9₇ in der Speichereinheit 8 beträgt. Dadurch wird gewährleistet, dass alle zu einem auszugebenen Datenframe gehörigen Datenbits gleichzeitig in den Speicherelementen 9 gespeichert werden, so dass der Inhalt der Speicherelemente 9 gleichzeitig in der Ausgabeeinheit 10 zwischengespeichert werden kann, um den Datenframe als einen Ausgang zur Verfügung zu stellen, der mit dem zweiten Taktsignal CLK₂ synchronisiert ist.
Um zu bestimmen, in welcher der ersten Vielzahl von Speicherelementen 9 sich der Datenframe befindet, ist ein Positionszähler 12 vorgesehen, der zum Bereitstellen von Positionsdaten an ein Zylinder-Schieberegister 13 (barrel shifter) (das auch als Bitlokalisierungseinheit bezeichnet wird) in Abhängigkeit von dem zweiten Taktsignal CLK₂ dient. Das Zylinder- Schieberegister 13 ist zwischen die Speichereinheit 8 und die Ausgangsstufe 10 geschaltet. Das Zylinder-Schieberegister 13 und die Ausgangsstufe 10 werden auch als Ausgangseinheit bezeichnet. Das Zylinder-Schieberegister 13 wählt die entsprechenden Speicherelemente 9 aus, die den aktuellen Datenframe in Abhängigkeit von den Positionsdaten enthalten, und überträgt die jeweiligen Datenbits an die Ausgangstufe 10.
Die Ausgangsstufe 10 kann die Ausgangs-Zwischenspeicher 14 aufweisen, in denen die Daten der Registerelemente 9₁ bis 9₇ zwischengespeichert werden, um einen Zugriffskonflikt in den Registerelementen 9₁ bis 9₇ zu vermeiden, wenn die abgetasteten Datenbits in das entsprechende Registerelement 9₁ bis 9₇ eingeschrieben werden, das gleichzeitig ausgelesen wird, was zu einem unbestimmten Zustand der jeweiligen Datenbits am Ausgang der Datenübergabeeinheit führen kann. Wenn durch den Aufbau gewährleistet wird, dass kein simultaner Zugriff auf eines der Speicherelemente 9₁ bis 9₇ stattfindet, können die Ausgangs-Zwischenspeicher 14 weggelassen und stattdessen die von dem Zylinder-Schieberegister 13 ausgewählten Speicherelemente 9₁ bis 9₇ verwendet werden.
Der Positionszähler 12 kann in einem Initialisierungsprozess initialisiert werden. Dieser Initialisierungsprozess kann bei Inbetriebnahme und beim Rücksetzen durchgeführt werden, wobei der Positionszähler 12 das erste Bit eines auszugebenden Datenframes bestimmt, wenn eine entsprechende aktive Flanke des zweiten Taktsignals CLK₂ auftritt.
Eine Hauptidee der vorliegenden Erfindung ist es, eine Speichereinheit 8 zu verwenden, in der Datenbits eines eingehenden Datenstroms DS nacheinander eingeschrieben werden, wobei der auszugebende Datenframe aus den Speicherelementen 9₁ bis 9₇ im Hinblick auf das zweite Taktsignal CLK₂ ausgelesen wird, bevor die entsprechenden Speicherelemente 9₁ bis 9₇ mit einem nächsten Datenbit des eingehenden Datenstroms überschrieben werden.
Die Ausgangs-Zwischenspeicher 14 der Ausgangsstufe 10 können die Daten der ausgewählten Speicherelemente 9₁ bis 9₇ auf jeder aktiven Flanke des zweiten Taktsignals CLK₂ zwischenspeichern, wobei die Datenbits des Datenframes DF über die Ausgangs-Zwischenspeicher 14 ausgegeben werden können.
Da die Speicherelemente 9₁ bis 9₇ nach einer Zeitdauer, die von der zwischen den aktiven Flanken des ersten Taktsignals liegenden Zeit und der Gesamtzahl der Speicherelemente in der Speichereinheit 8 bestimmt wird, zyklisch überschrieben werden, kann es vorkommen, dass die Datenbits eines Datenframes DF in einen ersten Anteil mit dem letzten Speicherelement und einen zweiten Anteil mit dem ersten Speicherelement aufgespalten werden. Durch das Zylinder-Schieberegister 13 wird diese Aufteilung der Datenbits des Datenframes mithilfe einer Auswahl in Abhängigkeit von dem Positionszähler 12 korrigiert. Stattdessen kann auch eine Zylinder-Dreheinrichtung (barrel rotator) verwendet werden, welche die Datenbits des Datenframes durch Drehen auf der vorgegebenen Position lokalisiert. Da die Frequenz des zweiten Taktsignals CLK₂ im Hinblick auf die Frequenz des ersten Taktsignals CLK₁ verringert ist, reicht es aus, die Zylinder-Dreheinrichtung mit niedriger Geschwindigkeit zu betreiben.
In den 3 und 4 ist eine Datenübergabeeinheit 31 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dargestellt. Die Datenübergabeeinheit 31 empfängt einen eingehenden Datenstrom DS, der von vier Auswahlschaltungen 32₁ bis 32₄ abgetastet wird. Diese sind durch erste Taktsignale CLK_1/1-4 getaktet, die von einer ersten Takteinheit 36 zur Verfügung gestellt werden, wobei die ersten Taktsignale CLK_1/1-4 dieselbe Frequenz aufweisen und gegeneinander phasenverschoben sind. Bei vier Auswahlschaltungen 32 beträgt die Phasenverschiebung zwischen den ersten Taktsignalen 360°/4 = 90°. Es kann eine beliebige andere Anzahl von Auswahlschaltungen 32 verwendet werden. Wie bereits im Zusammenhang mit der Ausführungsform von 1 beschrieben, weist jede Auswahlschaltung 32₁ –32₄ einen Zeiger 33 in Form eines Schieberegisters auf, das Registerzellen 34 aufweist, die in Form eines Ringregisters angeordnet sind. Die Ausgänge der Registerzellen 34 sind mit einer entsprechenden Auswahleinheit 35 verbunden, die entsprechende Schalter 35_n umfasst, so dass Datenbits des jeweiligen an die entsprechende Auswahlschaltung 32₁ bis 32_n angelegten Datenstroms DS in eine entsprechende Speichereinheit 38 übertragen und darin als abgetasteter Sub-Datenstrom in einem jeweiligen Speicherelement 38_n abgespeichert wird. Wie im Zusammenhang mit der ersten Ausführungsform beschrieben, werden die Zeiger 33 als Zeiger betrieben, der einen der Schalter 35_n auswählt, um den eingehenden Datenstrom abzutasten und die abgetasteten Datenbits des abgetasteten Datenstroms an ein zugehöriges Speicherelement 39 der Speichereinheit 38 weiterzuleiten. In dem angegebenen Beispiel weist jede der Speichereinheiten 38₁ bis 38₄ sechs Speicherelemente 39₁ bis 39₆ auf, die nacheinander mit den aktuellen, in der jeweiligen Auswahlschaltung 32₁ bis 32₄ abgetasteten Datenbits beschrieben werden. Da der Datenstrom an jede der Auswahlschaltungen 32 angelegt und darin im Hinblick auf ein jeweiliges erstes Taktsignal CLK_1/1-4, das eine vorgegebene Phasenbeziehung zu den anderen ersten Taktsignalen CLK_1/1-4 aufweist, abgetastet wird, werden nachfolgende Datenbits des Datenstroms in unterschiedlichen Auswahlschaltungen 32₁ bis 32₄ abgetastet und daher in entsprechende Speicherelemente 39 der unterschiedlichen Speichereinheiten 38₁ bis 38₄ eingeschrieben.
Jedes der Speicherelemente 39n von jedem der Speichereinheiten 38₁ bis 38_n ist über ein Zylinder-Schieberegister oder eine Zylinder-Dreheinrichtung 43 mit einer Ausgangsstufe 40 verbunden, so dass der Inhalt des Speicherelements 39 in der Ausgangsstufe 40 zwischengespeichert werden kann. Die Zylinder-Dreheinrichtung 43 und die Ausgangsstufe 40 werden auch als Ausgangseinheit bezeichnet. Der Inhalt der Speicherelemente 39 wird im Hinblick auf ein zweites, von einer zweiten Takteinheit 41 zur Verfügung gestelltes Taktsignal CLK₂ ausgelesen. Innerhalb der Taktdauer des zweiten Taktsignals CLK₂ wählt die Zylinder-Dreheinrichtung 43 die eingelesenen Datenbits so aus, dass die Datenbits des Datenframes, die als nächstes ausgegeben werden sollen, in einer vorgegebenen Anzahl von Ausgangs-Zwischenspeichern der Ausgangsstufe 40 gespeichert werden. Die Funktion der Zylinder-Dreheinrichtung 43 wird von einem Positionszähler 42 unterstützt, der Positionsdaten oder damit in Verbindung stehende Daten zur Verfügung stellt, um so Datenbits des Datenframes aus der Speichereinheit 39 auswählen und sie in den Ausgangs-Zwischenspeicher zum Ausgeben des Datenframes übertragen zu können.
Da das zweite Taktsignal CLK₂ eine Frequenz aufweist, die niedriger als die Frequenz des ersten Taktsignals CLK_1/1-4 ist, kann ein Schreibvorgang von den Auswahlschaltungen in die Speicherelemente 39 der jeweiligen Speichereinheiten 38₁ bis 38₄ und das Auslesen von Daten aus den Speicherelementen 39 über die Zylinder-Dreheinrichtung 43 gleichzeitig erfolgen, was einen unbestimmten Zustand des jeweiligen Speicherelements zur Folge hat. Da jedoch der Positionszähler 42 eine Position eines bereits abgetasteten und noch nicht durch ein oder mehrere nachfolgenden Datenbits überschriebenen Datenframes bestimmt, können die Datenbits des Datenframes auf korrekte Weise von der Zylinder-Dreheinrichtung 43 weitergeleitet werden, so dass kein Datenverlust auftritt.
5 zeigt eine alternative Auswahlschaltung 62, welche die Auswahlschaltung der oben genannten Ausführungsformen ersetzen kann. Die Auswahlschaltung 62 weist einen Abtast-Zwischenspeicher 63 auf, in dem der eingehende Datenstrom DS im Hinblick auf das erste Taktsignal CLK₁ zwischengespeichert wird, wobei das erste Taktsignal CLK₁ von einer ersten Takteinheit oder von einer externen Quelle wie oben beschrieben zur Verfügung gestellt wird. Die zwischengespeicherten Datenbits werden einer Demultiplexereinheit 64 zur Verfügung ge stellt. Diese ist an eine Datensatzzeigeeinheit 65 gekoppelt, welche die aktiven Flanken des ersten Taktsignals zählt. In Abhängigkeit von einem Zeigerwert werden die zwischengespeicherten Datenbits an ein entsprechendes Speicherelement 69 der Speichereinheit 68 weitergeleitet. Die Datensatzzeigeeinheit 65 dient zum sukzessiven Generieren eines Zeigerwerts, so dass die Datenbits nacheinander in die Speicherelemente 69 eingeschrieben werden, wobei jedes der Speicherelement 69 zyklisch von den zwischengespeicherten Datenbits überschrieben wird. Deren Zyklus hängt von der Anzahl der in der Speichereinheit 68 vorgesehenen Speicherelementen ab.
Eine Idee der vorliegenden Erfindung ist es, einen eingehenden Datenstrom im Hinblick auf ein erstes Taktsignal mit hoher Frequenz abzutasten und die abgetasteten Datenbits in Speicherelementen zwischenzuspeichern, die nacheinander eingeschrieben und zyklisch von den nachfolgenden eingehenden Datenbits überschrieben werden, wobei in der Zeit zwischen dem Einschreiben eines Datenbits und dem Überschreiben eines Datenbits durch ein nächstes Datenbit die jeweiligen Speicherelemente entweder so wie sie sind oder gemäß einem vorgegebenen Schema in einem Zylinder-Schieberegister zwischengespeichert werden, so dass die Dreheinrichtung die Datenbits des auszugebenden Datenframes mittels eines Positionszählers oder ähnlichem extrahieren kann.
Dadurch wird für das Speicherelement ein stabiler zeitlicher Ablauf gewährleistet, mit dem die tatsächlich benötigten Datenbits des auszugebenden Datenframes übertragen werden können.
Obwohl die vorstehende Beschreibung auf Ausführungsformen der vorliegenden Erfindung gerichtet ist, können andere oder weiterführende Ausführungsformen der Erfindung ausgegeben werden, ohne dabei über den grundsätzlichen Umfang, der von den noch folgenden Patentansprüchen festgelegt wird, hinauszugehen.

Claims

Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich zu einem zweiten Taktbereich, wobei die Datenübergabeeinheit die folgenden Merkmale aufweist: – eine erste Takteinheit zum Bereitstellen eines ersten Taktsignals; – eine Auswahlstufe zum Abtasten eines eingehenden Datenstroms in Bezug auf das erste Taktsignal; – eine zweite Takteinheit zum Bereitstellen eines zweiten Taktsignals; eine mit der Auswahlstufe verbundene Speichereinheit, wobei die Speichereinheit eine erste Vielzahl von Speicherelementen aufweist, wovon jedes zum Speichern eines Datenbits des abgetasteten Datenstroms ausgelegt ist; und – eine Ausgangseinheit zum parallelen Auslesen eines Datenframes aus einer zweiten Vielzahl von Speicherelementen mit der ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal, wobei die Auswahlstufe dazu ausgelegt ist, die Datenbits des abgetasteten Datenstroms nacheinander in die erste Vielzahl von Speicherelementen einzuschreiben und wobei die entsprechenden Datenbits des abgetasteten Datenstroms mindestens bis zum Auslesen durch die Ausgangseinheit in den entsprechenden Speicherelementen gespeichert werden.
Datenübergabeeinheit nach Anspruch 1, wobei die Speichereinheit als Ringregister ausgeführt ist und wobei jedes Speicherelement von den jeweiligen abgetasteten Datenbits des eingehenden Datenstroms zyklisch überschrieben wird.
Datenübergabeeinheit nach Anspruch 1 oder 2, die weiterhin die folgenden Merkmale aufweist: – einen Positionszähler, um Positionsdaten für die Ausgangseinheit vorzusehen, wobei die Ausgangseinheit so ausgelegt ist, dass eine Position der zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten bestimmt wird.
Datenübertragungseinheit von Anspruch 3, wobei die erste Vielzahl von Speicherelementen mindestens zweimal so groß ist wie die zweite Vielzahl von Speicherelementen.
Datenübergabeeinheit nach einem der Ansprüche 1 bis 4, wobei der erste Taktbereich eine Frequenz der Datenrate aufweist, die höher als die Frequenz der Datenrate des zweiten Taktbereichs ist.
Datenübergabeeinheit nach Anspruch 5, wobei ein Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate keine ganze Zahl ist.
Datenübergabeeinheit nach Anspruch 6, wobei sich der Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate von Vielfachen von 2 unterscheidet.
Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich zu einem zweiten Taktbereich, welche die folgenden Merkmale aufweist: – eine erste Takteinheit, die zum Bereitstellen erster Taktsignale dient, wobei jedes eine erste Taktfrequenz aufweist, wobei die ersten Taktsignale jeweils eine vorgegebene Phasenverschiebung in Bezug auf die anderen ersten Taktsignale aufweisen; – eine Auswahlstufe mit einer Vielzahl von Auswahlschaltungen, wobei jede Auswahlschaltung zum Abtasten eines eingehenden Datenstroms in Bezug auf jeweils eines der ersten Taktsignale dient, um einen entsprechenden abgetasteten Sub-Datenstrom zu erhalten; – eine zweite Takteinheit zum Bereitstellen eines zweiten Taktsignals; – eine Speichereinheit mit einer ersten Vielzahl von Speicherelementen, wobei jedes Speicherelement zum Spei chern eines Datenbits des abgetasteten Sub-Datenstroms dient, wobei die erste Vielzahl von Speicherelementen als eine Vielzahl von Speicherelementgruppen ausgeführt ist, wobei jede Speicherelementgruppe zu einem der abgetasteten Sub-Datenströme gehört, so dass der jeweilige abgetastete Sub-Datenstrom in den Speicherelementen der entsprechenden Speicherelementgruppe zwischengespeichert wird; und – eine Ausgangseinheit zum parallelen Auslesen aus einem Datenbitframe aus einer zweiten Vielzahl von Speicherelementen innerhalb einer ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal, wobei die Auswahlschaltungen weiterhin dazu dienen, die Datenbits der jeweils abgetasteten Sub-Datenströme nacheinander in die Speicherelemente der entsprechenden Speicherelementgruppen einzuschreiben und wobei die entsprechenden Datenbits des abgetasteten Sub-Datenstroms mindestens bis zum Auslesen durch die Ausgangseinheit in den entsprechenden Speicherelementen gespeichert werden.
Datenübergabeeinheit nach Anspruch 8, wobei jede Speicherelementgruppe als Ringregister ausgeführt ist, und wobei in jedem Ringregister jedes Speicherelement zyklisch durch die Datenbits des abgetasteten Sub-Datenstroms überschrieben wird.
Datenübergabeeinheit nach Anspruch 8 oder 9, die weiterhin die folgenden Merkmale aufweist: – einen Positionszähler, um Positionsdaten für die Ausgangseinheit vorzusehen, wobei die Ausgangseinheit so ausgelegt ist, dass eine Position der zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten bestimmt wird.
Datenübertragungseinheit nach einem der Ansprüche 8 bis 10, wobei die Ausgangseinheit weiterhin einen Bit-Lokalisierer aufweist, der so ausgeführt ist, dass je nach Positionsdaten die zweite Vielzahl von Speicherele menten aus der ersten Vielzahl von Speicherelementen ausgewählt wird.
Datenübertragungseinheit nach einem der Ansprüche 8 bis 11, wobei die erste Vielzahl von Speicherelementen mindestens zweimal so groß ist wie die zweite Vielzahl von Speicherelementen.
Datenübertragungseinheit nach einem der Ansprüche 8 bis 12, wobei die erste Vielzahl von Speicherelementen mindestens zweimal so groß ist wie die zweite Vielzahl von Speicherelementen.
Datenübergabeeinheit nach einem der Ansprüche 8 bis 13, wobei ein Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate keine ganze Zahl ist.
Datenübergabeeinheit nach Anspruch 14, wobei sich der Multiplikationsfaktor zwischen der Frequenz der ersten Taktsignal-Vielzahl und der Frequenz des zweiten Taktsignals von Vielfachen von 2 unterscheidet.
Verfahren zum Betreiben einer Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich zu einem zweiten Taktbereich, wobei das Verfahren die folgenden Schritte aufweist: – Empfangen eines eingehenden Datenstroms, der mit einem ersten Taktsignal synchronisiert ist; – Abtasten des eingehenden Datenstroms in Bezug auf das erste Taktsignal; – nachfolgendes Speichern von Datenbits des abgetasteten Datenstroms in einer ersten Vielzahl von Speicherelementen in Bezug auf das erste Taktsignal; und – paralleles Auslesen eines Datenbitframes aus einer zweiten Vielzahl von Speicherelementen innerhalb einer ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal, wobei die entsprechenden Datenbits des abgetasteten Datenstroms mindestens so lange in den entsprechenden Speicherelementen gespeichert bleiben, bis sie parallel als Datenbitframe ausgelesen werden.
Verfahren nach Anspruch 16, wobei jedes der ersten Vielzahl von Speicherelementen zyklisch von den abgetasteten Datenbits des eingehenden Datenstroms überschrieben wird.
Verfahren nach Anspruch 16 oder 17, das weiterhin folgende Schritte aufweist: – Bereitstellen von Positionsdaten in Abhängigkeit von dem zweiten Taktsignal; und – Bestimmen einer Position der zweiten Vielzahl von Speicherelemente innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten.
Verfahren nach einem der Ansprüche 16 bis 18, wobei die erste Vielzahl von Speicherelementen mindestens zweimal so groß ist wie die zweite Vielzahl von Speicherelementen.
Verfahren nach einem der Ansprüche 16 bis 19, wobei der erste Taktbereich eine Frequenz der Datenrate aufweist, die höher als die Frequenz der Datenrate des zweiten Taktbereichs ist.
Verfahren nach einem der Ansprüche 16 bis 20, wobei ein Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate keine ganze Zahl ist.
Verfahren nach Anspruch 21, wobei sich der Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate von Vielfachen von 2 unterscheidet.
Verfahren zum Betreiben einer Datenübergabeeinheit zum Übertragen von Daten von einem ersten Taktbereich zu einem zweiten Taktbereich, wobei das Verfahren die folgenden Schritte aufweist: – Vorsehen einer Vielzahl erster Taktsignale, von denen jedes eine erste Taktfrequenz aufweist, wobei die ersten Taktsignale jeweils eine vorgegebene Phasenverschiebung in Bezug auf die anderen ersten Taktsignale aufweisen; – Abtasten des eingehenden Datenstroms bezüglich eines der ersten Taktsignale, um einen entsprechenden Sub-Datenstrom zu erhalten; – Vorsehen eines zweiten Taktsignals; – Speichern von Datenbits eines jeden jeweils abgetasteten Sub-Datenstroms in einer ersten Vielzahl von Speicherelementen; und – paralleles Auslesen eines Datenbitframes aus einer zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Bezug auf das zweite Taktsignal; wobei die Datenbits des entsprechenden abgetasteten Sub-Datenstroms nacheinander in Speicherelementgruppen eingeschrieben werden, wobei jede Speicherelementgruppe zu jeweils einem abgetasteten Sub-Datenstrom gehört; und wobei die entsprechenden Datenbits des abgetasteten Sub-Datenstroms mindestens bis zum Auslesen in dem Speicherelement der entsprechenden Speicherelementgruppen gespeichert werden.
Verfahren nach Anspruch 23, wobei jedes der Speicherelemente einer jeden Speicherelementgruppe zyklisch von den abgetasteten Datenbits des jeweiligen eingehenden Sub-Datenstroms überschrieben wird.
Verfahren nach Anspruch 23 oder 24, das weiterhin die folgenden Merkmale aufweist: – Vorsehen von Positionsdaten in Abhängigkeit von dem zweiten Taktsignal; – Bestimmen einer Position der zweiten Vielzahl von Speicherelementen innerhalb der ersten Vielzahl von Speicherelementen in Abhängigkeit von den Positionsdaten.
Verfahren nach Anspruch 25, wobei in Abhängigkeit von den Positionsdaten die zweite Vielzahl von Speicherelementen aus der ersten Vielzahl von Speicherelementen zum parallelen Auslesen ausgewählt wird.
Verfahren nach einem der Ansprüche 23 bis 26, wobei die erste Vielzahl von Speicherelementen mindestens zweimal so groß ist wie die zweite Vielzahl von Speicherelementen.
Verfahren nach einem der Ansprüche 23 bis 27, wobei der erste Taktbereich eine Frequenz der Datenrate aufweist, die höher als die Frequenz der Datenrate des zweiten Taktbereichs ist.
Verfahren nach Anspruch 28, wobei ein Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate keine ganze Zahl ist.
Verfahren nach Anspruch 29, wobei sich der Multiplikationsfaktor zwischen der Frequenz der ersten Datenrate und der Frequenz der zweiten Datenrate von Vielfachen von 2 unterscheidet.