DE102006058569A1 - Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens - Google Patents

Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens Download PDF

Info

Publication number
DE102006058569A1
DE102006058569A1 DE200610058569 DE102006058569A DE102006058569A1 DE 102006058569 A1 DE102006058569 A1 DE 102006058569A1 DE 200610058569 DE200610058569 DE 200610058569 DE 102006058569 A DE102006058569 A DE 102006058569A DE 102006058569 A1 DE102006058569 A1 DE 102006058569A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
marking position
released
processing program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200610058569
Other languages
English (en)
Inventor
Thomas Zollner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE200610058569 priority Critical patent/DE102006058569A1/de
Publication of DE102006058569A1 publication Critical patent/DE102006058569A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10204Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Verarbeiten wenigstens einer Leiterplatte (4) eines Leiterplattennutzens (2), mit den Schritten: Bereitstellen eines Leiterplattennutzens (2) mit wenigstens einer Leiterplatte (4); Versehen der Leiterplatte (4) mit wenigstens einer Markierungsposition (8); Freilassen oder Verdecken der Markierungsposition (8) der Leiterplatte (4), abhängig davon, ob die Leiterplatte (4) durch ein vorbestimmtes Verarbeitungsprogramm verarbeitet werden soll oder nicht; Erfassen der freigelassenen oder verdeckten Markierungsposition (8) der Leiterplatte (4) über eine Erfassungseinrichtung; Ausführen des Verarbeitungsprogramms, abhängig davon, ob die Markierungsposition (8) der Leiterplatte (4) als verdeckt oder freigelassen erfasst wurde.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Leiterplatte und ein Verfahren zum Verarbeiten einer Leiterplatte eines Leiterplattennutzens, beispielsweise in einer Montage- und/oder Prüflinie.
  • Aus dem Stand der Technik ist allgemein bekannt, zur Bestückung von Leiterplatten mit elektronischen Bauelementen in einem Bestückungsautomaten die Leiterplatten zu einem Leiterplattennutzen zusammenzufassen. Die Leiterplatten werden dabei in einer Montagelinie mit Bauelementen bestückt, wie beispielsweise so genannten SMD-Bauelementen (Surface Mounted Device).
  • Hierbei werden Leiterplatten, beispielsweise mit SMD-LEDs für gleiche Leuchtklassen, auf ihrer Oberseite bestückt. Die zugehörigen Vorschaltwiderstände werden dabei – abhängig von der Leuchtklasse – auf der Leiterplattenunterseite montiert. Hierbei muss die richtige Zuordnung der Vorschaltwiderstände zu der zugeordneten Leuchtklasse gewährleistet werden. Dies erfolgt bisher manuell, was jedoch den Nachteil hat, dass es einerseits zusätzlichen Aufwand erfordert und andererseits fehlerbehaftet ist.
  • Es besteht daher ein Bedarf, ein Verfahren bereitzustellen bei dem die Verarbeitung von Leiterplatten automatisiert werden kann, so dass unterschiedliche Leiterplatten mit jeweils ihnen zugeordneten Verarbeitungsprogrammen verarbeitet werden können.
  • Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zur Verarbeitung von Leiterplatten bereitzustellen, bei denen den Leiterplatten automatisch ein spezifisches Verarbeitungsprogramm zugeordnet wer den kann, wobei sichergestellt ist, dass die Leiterplatten und damit die Verarbeitungsprogramme nicht miteinander verwechselt werden. Eine weitere Aufgabe der Erfindung ist es, eine Leiterplatte bereitzustellen, die derart gekennzeichnet ist, dass sie eine zuverlässige Zuordnung eines spezifischen Verarbeitungsprogramms erlaubt.
  • Erfindungsgemäß werden die oben genannten Aufgaben durch ein Verfahren mit den Merkmalen des Anspruchs 1 und eine Leiterplatte gemäß Anspruch 12 gelöst.
  • Demgemäß ist vorgesehen:
    Ein Verfahren zum Verarbeiten wenigstens einer Leiterplatte eines Leiterplattennutzens, mit den Schritten: Bereitstellen eines Leiterplattennutzens mit wenigstens einer Leiterplatte; Versehen der Leiterplatte mit wenigstens einer Markierungsposition; Freilassen oder Verdecken der Markierungsposition der Leiterplatte, abhängig davon ob die Leiterplatte durch ein vorbestimmtes Verarbeitungsprogramm verarbeitet werden soll oder nicht; Erfassen der freigelassenen oder verdeckten Markierungsposition der Leiterplatte über eine Erfassungseinrichtung; und Ausführen des Verarbeitungsprogramms, abhängig davon ob die Markierungsposition der Leiterplatte als verdeckt oder freigelassen erfasst wurde.
  • Das zuvor beschriebene Verfahren hat den Vorteil, dass eine Leiterplatte anhand einer verdeckten oder freigelassenen Markierungsposition zuverlässig identifiziert und der Leiterplatte dementsprechend automatisch ein spezifisches Verarbeitungsprogramm zugeordnet werden kann. Dadurch kann die Verarbeitung einer Leiterplatte, beispielsweise das Bestücken mit SMD-LEDs einer vorbestimmten Leuchtklasse, automatisiert werden, wobei eine fehlerhafte Bestückung, wie sie bei einer manuellen Zuordnung passieren kann, hierdurch zuverlässig vermieden werden kann. Dadurch können Produktionsabläufe erheblich verbessert und beschleunigt werden. Des Weiteren wird eine höhere Kundenakzeptanz erreicht.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, ein Verfahren bereitzustellen, das Markierungspositionen auf Leiterplatten eines Leiterplattennutzens erkennt. Den freigelassenen oder verdeckten Markierungspositionen der jeweiligen Leiterplatte kann jeweils ein vorbestimmtes Verarbeitungsprogramm zugeordnet werden. Dadurch können verschiedene Varianten bzw. Typen von Leiterplatten auf einem Leiterplattennutzen zuverlässig identifiziert werden und ihnen ein entsprechendes Verarbeitungsprogramm automatisch zugewiesen werden.
  • In den Ansprüchen 12 und 13 ist eine entsprechende Leiterplatte beansprucht, die mit wenigstens einer Markierungsposition versehen ist. Die Markierungsposition kann dabei freigelassen oder verdeckt werden und über eine Erfassungseinrichtung leicht erfasst und verarbeitet werden. Abhängig davon ob die Markierungsposition freigelassen oder verdeckt ist kann ihr ein spezifisches Verarbeitungsprogramm zugeordnet werden.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den weiteren Unteransprüchen, sowie aus der Beschreibung in Zusammenschau mit den Zeichnungen.
  • In einer bevorzugten Ausführungsform der Erfindung wird eine Markierungsposition nicht nur auf der Vorderseite der Leiterplatte erfasst, sondern auch auf der Rückseite. Dadurch kann eine zuverlässige Bestückung der Leiterplatte auf beiden Seiten realisiert werden. In einer bevorzugten Ausführungsform ist die Markierungsposition dabei als Bohrung vorgesehen, die von einer Seite beispielsweise durch ein Bauelement verdeckt werden kann, dass durch Bonden oder Lötpads befestigt werden kann. Die Bohrung hat dabei den Vorteil, dass sie von der Vorderseite wie von der Rückseite der Leiterplatte erfasst werden kann. Dies gilt ebenso, wenn die Bohrung verdeckt ist. Dadurch kann statt einer Markierungsposition auf der Vorder- und Rückseite der Leiterplatte nur eine Markierungsposition vorgesehen werden. Des Weiteren kann das Vorsehen einer Boh rung und das Abdecken mit dem Bauteil leicht automatisiert werden.
  • In einer weiteren Ausführungsform der Erfindung weist der Leiterplattennutzen zwei oder mehr Leiterplatten auf, wobei jede der Leiterplatten mit wenigstens einer Markierungsposition versehen ist. Dadurch können verschiedene Leiterplatten auf einem Leiterplattennutzen entsprechenden Verarbeitungsprogrammen zugewiesen werden.
  • In einer anderen Ausführungsform weist die Erfassungseinrichtung beispielsweise einen 1D-Code Scanner bzw. einen 2D-Code-Scanner, einen Handscanner, eine Leiterplattenkamera und/oder eine Bestückungskopfkamera auf, um eine Markierungsposition zu erfassen. 2D-Code Scanner haben dabei den Vorteil, dass sie Informationen zweidimensional erfassen und auswerten können, so dass eine hohe Genauigkeit bei der Erfassung der Markierungspositionen erzielt werden kann.
  • In einer weiteren Ausführungsform weist das Verarbeitungsprogramm beispielsweise wenigstens ein Bestückungs-, Beschriftungs- und/oder Prüfprogramm auf. Dies hat den Vorteil, dass das erfindungsgemäße Verfahren nicht nur zum Einsatz in Bestückungslinien sondern auch in Prüflinien bzw. Beschriftungslinien eingesetzt werden kann.
  • Die Erfindung wird nachfolgend anhand des in den Figuren der Zeichnung angegebenen Ausführungsbeispiels näher erläutert.
  • Dabei zeigt:
  • 1 eine Draufsicht auf einen Leiterplattenstutzen mit sechs Leiterplatten vor einer Bestückung mit Bauelementen,
  • 2 eine Draufsicht auf den Leiterplattennutzen nach der Bestückung,
  • 3 eine schematische Ansicht einer Markierungsposition in Form einer Bohrung, die mit einem Bauteil abgedeckt ist.
  • In 1 ist ein Leiterplattennutzen 2 gezeigt, der drei Reihen 3 mit jeweils zwei Leiterplatten 4 aufweist. Die Leiterplatten 4 sind dabei vor ihrer Bestückung mit Bauelementen 11 dargestellt.
  • Die Leiterplatten 4 in jeder Reihe 3 des Leiterplattennutzens 2 sind beispielsweise mit SMD-LEDs einer jeweils gleichen Leuchtklasse (Leuchtklasse 1 bis Leuchtklasse 3) bestückbar. Hierzu ist neben jeder der Leiterplatten 4 eine Bohrung 6 vorgesehen, die eine Markierungsposition 8 der Leiterplatte 4 bildet und die verdeckt oder freigelassen werden kann, um davon abhängig ein vorbestimmtes Verarbeitungsprogramm, wie ein Bestückungsprogramm, auszuführen.
  • Wie in 2 dargestellt, kann die erste Reihe 3 der Leiterplatten 4 mit SMD-LEDs der Leuchtklasse 1, die zweite Reihe 3 mit SMD-LEDs der Leuchtklasse 2 und die dritte Reihe 3 mit SMD-LEDs der Leuchtklasse 3 bestückt werden. Ein ein jeweiliger Leiterplattennutzen 2 weist dabei lediglich SMD-LEDs der gleichen Leuchtklasse auf. Hierzu stehen als Verarbeitungsprogramme drei entsprechende Bestückungsprogramme zur Verfügung, gemäß denen die Leiterplatten 4 mit den entsprechenden SMD-LEDs versehen werden können.
  • Die Markierungspositionen 8 der einzelnen Leiterplatten 4 in den jeweiligen Reihen 3 werden dabei freigelassen, wenn diese mit keinem der drei zur Verfügung stehenden Verarbeitungsprogramme verarbeitet werden sollen, d. h. nicht mit SMD-LEDs einer vorbestimmten Leuchtklasse gemäß einem der drei Bestückungsprogramme bestückt werden sollen.
  • Dagegen werden die Markierungspositionen 8 der Leiterplatten 4, die mit einem der Bestückungsprogramme jeweils bestückt werden sollen, verdeckt. Wie beispielsweise in 2 exem plarisch dargestellt, werden die Bohrungen 6 der Leiterplatten 4 der ersten, zweiten und dritten Reihe 3 jeweils mit einem Bauteil 10 verdeckt. Wird nun das erste Bestückungsprogramm aufgerufen zur Bestückung der ersten Reihe 3 der Leiterplatten 4 mit SMD-LEDs der Leuchtklasse 1., so wird über eine Erfassungseinrichtung (nicht dargestellt) erfasst, ob die Markierungspositionen 8 in der ersten Reihe 3 freigelassen oder verdeckt sind.
  • Sind die Markierungspositionen 8 in der ersten Reihe 3 verdeckt, wie in 2 dargestellt ist, so bestückt ein Bestückungsautomat (nicht dargestellt) die Leiterplatten 4 gemäß dem ersten Bestückungsprogramm mit SMD-LEDs der Leuchtklasse 1.. Wäre hierbei die Markierungsposition 8 einer der Leiterplatten 4 der ersten Reihe 3 freigelassen, so würde die Erfassungseinrichtung die Markierungsposition 8 als freigelassen erfassen und die Leiterplatte 4 nicht bestücken. Dies kann beispielsweise der Fall sein, wenn zuvor festgestellt wurde, dass die Leiterplatte 4 fehlerhaft ist. Auf diese Weise kann vermieden werden, dass eine fehlerhafte Leiterplatte 4 bestückt wird, die später als Ausschuss aussortiert werden muss.
  • Entsprechend werden die Leiterplatten 4 der zweiten Reihe 3 markiert, indem die Markierungspositionen 8 verdeckt werden, so dass diese Leiterplatte 4 mit SMD-LEDs der Leuchtklasse 2. bestückt werden können. Hierbei wird zunächst das zweite Bestückungsprogramm aufgerufen und die Markierungspositionen der Leiterplatten 4 der zweiten Reihe 3 geprüft. Dabei sind die Markierungspositionen 8 aller Leiterplatten 4 der zweiten Reihe 3 ebenfalls mit einem Bauteil 10 verdeckt. Über die Erfassungseinrichtung werden die Markierungspositionen 8 als verdeckt erfasst und daher mittels des vorbestimmten Bestückungsprogramms mit SMD-LEDs der Leuchtklasse 2. bestückt. Auch hier gilt, ist eine Markierungsposition 8 freigelassen, so wird die zugeordnete Leiterplatte 4 nicht bestückt.
  • Entsprechend der ersten und zweiten Reihe 3 erfolgt auch die Bestückung der Leiterplatten 4 der dritten Reihe 3 mit SMD-LEDs der Leuchtklasse 3.
  • Neben der Vorderseite der Leiterplatten 4, wie in 2 dargestellt, kann auch die Rückseite der Leiterplatten 4 (nicht dargestellt) verarbeitet bzw. bestückt werden. Bei den SMD-LEDs werden entsprechende Vorschaltwiderstände auf der Rückseite der Leiterplatte 4 angebracht, die wiederum mit den Leuchtklassen der entsprechenden SMD-LEDs auf der Vorderseite der jeweiligen Leiterplatte 4 übereinstimmen müssen.
  • Hierzu können auf der Rückseite der Leiterplatte 4 ebenfalls zusätzliche Markierungspositionen 8 vorgesehen werden, die über eine entsprechende zweite Erfassungseinrichtung erfasst werden können. Alternativ kann die Markierungsposition 8 auch derart vorgesehen sein, dass sie von der Vorder- und Rückseite aus erfasst werden kann. Dies ist beispielsweise der Fall, wenn Bohrungen 6 als Markierungspositionen 8 vorgesehen werden. Dabei kann das Freilassen oder Verdecken der Bohrung 6 von beiden Seiten der Leiterplatte 4 erfasst werden und stellt daher eine besonders einfache und sehr zuverlässige Lösung dar, da nur jeweils eine Markierungsposition 8 für die Vorder- und Rückseite der Leiterplatte 4 vorgesehen werden muss. Des Weiteren muss diese Markierungsposition 8 auch nur einmal verdeckt werden, so dass dieses Verfahren sehr zuverlässig ist. Grundsätzlich ist es denkbar, dass die Markierungspositionen 8 auch nur einmal von einer Seite der Leiterplatte 4 her erfasst werden und dann die Zuordnung der entsprechenden Verarbeitungsprogramme für die Vorder- und Rückseite der Leiterplatte 4 auf Basis der einmal erfassten Markierungsposition 8 durchgeführt wird.
  • Durch die zweite Erfassungseinrichtung werden nun die Markierungspositionen 8 beispielsweise der ersten Reihe 3 der Leiterplatten 4 erfasst. Wie zuvor beschrieben sind die Markierungspositionen 8 dabei auf der Vorderseite mit einem Bauteil 10 verdeckt. Die zweite Erfassungseinrichtung kann daher von der Rückseite der Leiterplatte aus der verdeckten Markierungsposition 8 als verdeckt erfassen oder als sog. Inkpunkt. Dadurch kann ein Verarbeitungsprogramm für die Rückseite des Leiterplattennutzens 2 bei den Leiterplatten 4 der ersten Reihe 3 durchgeführt werden. Hierbei können die Leiterplatten 4 der ersten Reihe 3 mit einem entsprechend vorgesehenen Bestückungsprogramm mit Vorschaltwiderständen der Leuchtklasse 1. versehen werden. Ist hierbei eine Markierungsposition 8 auf der Vorderseite freigelassen worden, so kann dies entsprechend von der zweiten Erfassungseinrichtung erfasst werden. Dadurch wird eine solche Leiterplatte 4 auch auf der Rückseite nicht bestückt, um unnötige Kosten durch fehlerhafte Leiterplatten 4 zu vermeiden.
  • Entsprechend wird die zweite Reihe 3 der Leiterplatten 4 geprüft, indem erfasst wird, ob die zugeordnete Markierungsposition 8 freigelassen oder verdeckt ist. Wie aus 2 hervorgeht sind auch in der zweiten Reihe 3 die Markierungspositionen 8 auf der Vorderseite der Leiterplatten 4 verdeckt. Die zweite Erfassungseinrichtung erfasst die Markierungspositionen 8 daher auch entsprechend als verdeckt auf der Rückseite. Dadurch werden die Leiterplatten 4 der zweiten Reihe 3 mit Vorschaltwiderständen der Leuchtklasse 2. über ein entsprechendes Bestückungsprogramm bestückt. Entsprechendes gilt für die Leiterplatten 4 der dritten Reihe 3, diese werden mit Vorschaltwiderständen der Leuchtklasse 3. bestückt.
  • In 3 ist eine Ausführungsform der Markierungsposition 8 gezeigt. Diese ist hierbei, wie zuvor erwähnt, als Bohrung 6 ausgebildet. Die Bohrung 6 kann dabei über ein Bauteil 10 abgedeckt werden, das mittels Bonden oder Lötpads 12 an der Leiterplatte 4 befestigt wird. Alternativ kann die Bohrung 6 beispielsweise aber auch mit einem Klebeetikett oder einer Paste verdeckt werden, um nur einige von vielen alternativen Möglichkeiten zu erwähnen, die Bohrung 6 abzudecken.
  • In den 2 und 3 ist das Bauteil 10 transparent dargestellt. tatsächlich ist es aber zumindest teilweise oder vollständig opak, so dass die Bohrung 6 als verdeckt erfasst werden kann.
  • Obwohl die vorliegende Erfindung anhand eines bevorzugten Ausführungsbeispiels vorstehend beschrieben wurde, ist sie darauf nicht beschränkt, sondern kann auf vielfältige Weise modifiziert werden.
  • Die vorliegende Erfindung ist insbesondere nicht auf die in dem obigen Ausführungsbeispiel beschriebenen Ausführungsformen und Varianten beschränkt.
  • Insbesondere ist die vorliegende Erfindung nicht darauf beschränkt, dass der Leiterplattennutzen drei Reihen von jeweils zwei Leiterplatten aufweist, wobei gleiche Leiterplatten in der gleichen Reihe angeordnet sind.
  • Der Leiterplattennutzen kann je nach Einsatzzweck und Typ eine beliebige Anzahl an Leiterplatten aufweisen, wobei gleiche Leiterplatten nicht in einer Reihe sondern wahlweise an verschiedenen Positionen auf dem Leiterplattennutzen angeordnet werden können. Die Darstellungen in 1 und 2 sind lediglich beispielhaft.
  • Des Weiteren ist die vorliegende Erfindung auch nicht darauf beschränkt, dass nur eine Markierungsposition jeweils an einer Leiterplatte angeordnet ist. Grundsätzlich können auch mehrere Markierungspositionen vorgesehen werden, die wahlweise freigelassen oder verdeckt werden können, um ein Muster oder einen Code für ein zugeordnetes Verarbeitungsprogramm zu bilden.
  • Des Weiteren können die Markierungspositionen an einer beliebigen Steller in der Nähe der zugeordneten Leiterplatte oder an einer anderen Stelle auf dem Leiterplattennutzen angeordnet sein. Zum Erfassen geeignete Stellen auf dem Leiterplattennutzen werden vorzugsweise so gewählt, dass sie die eigentliche Leiterplatte nicht beeinträchtigen und sich ande rerseits vom Hintergrund ausreichend abheben, um leicht identifiziert werden können.
  • Des Weiteren ist die Erfindung nicht auf Markierungspositionen in Form von Bohrungen beschränkt, die mittels Bauteilen verdeckt werden. Es ist für den Durchschnittfachmann offensichtlich, dass es eine Vielzahl von Möglichkeiten gibt statt Bohrungen andere Markierungspositionen vorzusehen. So könnten beispielsweise spiegelnde, farbige und/oder fluoreszierende Punkte bzw. Flächen auf die Leiterplatten aufgebracht werden, die jeweils durch ein Bauteil oder einen opaken Farbauftrag verdeckt werden könnten. Hierzu werden entsprechende Sensoren oder Kameras bereitgestellt, mit denen diese Markierungspositionen erfasst und ausgewertet werden können.
  • Als Verarbeitungsprogramme können neben den mit Bezug auf die 1 und 2 beschriebenen Bestückungsprogramm auch beispielsweise Beschriftungs- und/oder Prüfprogramme vorgesehen werden. Dabei kann bei dem Erfassen einer verdeckten Markierungsposition, wie oben beschrieben, nicht nur ein vorbestimmtes Bestückungsprogramm als Verarbeitungsprogramm durchgeführt werden, sondern zusätzlich beispielsweise auch ein entsprechendes Prüfprogramm zur Prüfung der montierten Bauelemente, ohne dass hierzu die Markierungspositionen nochmals erfasst werden müssen.
  • Des Weiteren kann eine Bestückung, wie sie zuvor beschrieben wurde, auch für den umgekehrten Fall vorgesehen werden. Hierbei muss die Markierungsposition als freigelassen erfasst werden und nicht als verdeckt, wie dies bei dem Beispiel in den 1 und 2 der Fall ist, damit die Leiterplatte mit einem vorgesehenen Verarbeitungsprogramm verarbeitet wird.
  • Das zuvor beschriebene Verfahren ist vorzugsweise zumindest zum Teil automatisiert, beispielsweise was das Vorsehen der Markierungspositionen betrifft und das Verdecken bzw. Freilassen der Markierungspositionen. Des Weiteren kann das erfassen der Markierungspositionen beispielsweise über Scanner manuell erfolgen oder ebenfalls automatisiert werden. Das Aufrufen und Durchführen der Verarbeitungsprogramm ist ebenfalls vorzugsweise automatisiert ausgebildet.

Claims (13)

  1. Verfahren zum Verarbeiten wenigstens einer Leiterplatte (4) eines Leiterplattennutzens (2), mit den Schritten: – Bereitstellen eines Leiterplattennutzens (2) mit wenigstens einer Leiterplatte (4), – Versehen der Leiterplatte (4) mit wenigstens einer Markierungsposition (8), – Freilassen oder Verdecken der Markierungsposition (8) der Leiterplatte (4), abhängig davon ob die Leiterplatte (4) durch ein vorbestimmtes Verarbeitungsprogramm verarbeitet werden soll oder nicht, – Erfassen der freigelassenen oder verdeckten Markierungsposition (8) der Leiterplatte (4) über eine Erfassungseinrichtung, – Ausführen des Verarbeitungsprogramms, abhängig davon ob die Markierungsposition (8) der Leiterplatte (4) als verdeckt oder freigelassen erfasst wurde.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Markierungsposition (8) auf der Leiterplatte (4) verdeckt wird, wenn die Leiterplatte (4) durch das zugeordnete Verarbeitungsprogramm verarbeitet werden soll, die Markierungsposition (8) der Leiterplatte (4) freigelassen wird, wenn die Leiterplatte (4) durch das vorbestimmte Verarbeitungsprogramm nicht verarbeitet werden soll, die verdeckte oder freigelassene Markierungsposition (8) der Leiterplatte (4) über die Erfassungseinrichtung erfasst wird, wobei abhängig davon ob die Markierungsposition (8) freigelassen oder verdeckt ist das Verarbeitungsprogramm ausgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Erfassungseinrichtung aus wenigstens einer ersten Erfassungseinrichtung besteht, die eine Markierungsposition (8) auf der Vorderseite der Leiterplatte (4) erfasst und/oder einer zweiten Erfassungseinrichtung die dieselbe oder eine andere Markierungsposition auf der Rückseite der Leiterplatte (4) erfasst.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass abhängig davon ob die Markierungsposition (8) auf der Vorder- und/oder Rückseite als freigelassen oder verdeckt erfasst wird, ein entsprechendes auf die jeweilige Leiterplattenseite abgestimmtes Verarbeitungsprogramm durchgeführt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leiterplattennutzen (2) zwei oder mehr Leiterplatten (4) aufweist, wobei jede der Leiterplatten (4) mit wenigstens einer Markierungsposition versehen ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Markierungsposition (8) in Form einer Bohrung (6) ausgebildet ist und die Bohrung (6) mittels eines Bauteils (10) verdeckt werden kann, wobei das Bauteil (10) beispielsweise auf der Bohrung (6) mittels Bonden bzw. Lötpads (12) befestigt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erfassungseinrichtung beispielsweise einen 1D-Code Scanner bzw. einen 2D-Code-Scanner, einen Handscanner, eine Leiterplattenkamera und/oder eine Bestückungskopfkamera aufweist, wobei die verdeckte Markierungsposition (8) beispielsweise in Form eines Inkpunkts erfasst werden kann.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verarbeitungsprogramm beispielsweise ein Bestückungs-, Beschriftungs- und/oder Prüfprogramm aufweist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass verschiedene Leuchtklassen der Leiterplatten (4) jeweils mit einer Markierungsposition (8) markiert werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass den verschiedenen Leuchtklassen verschiedene Bestückungsprogramme als Verarbeitungsprogramme zugeordnet sind.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens einzelne oder alle Verfahrensschritte teilweise oder vollständig automatisiert sind.
  12. Leiterplatte zur Verwendung in einem Verfahren gemäß einem der Ansprüche 1 bis 11, wobei die Leiterplatte (4) wenigstens eine Markierungsposition (8) aufweist.
  13. Leiterplatte nach Anspruch 12, wobei die Markierungsposition (8) eine Bohrung (6) ist, die mit einem geeigneten Bauteil (10) verdeckt werden kann, indem das Bauteil maschinell beispielsweise auf der Bohrung mittels Bonden bzw. Lötpads (12) befestigt wird, um diese zu verdecken.
DE200610058569 2006-12-12 2006-12-12 Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens Withdrawn DE102006058569A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610058569 DE102006058569A1 (de) 2006-12-12 2006-12-12 Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610058569 DE102006058569A1 (de) 2006-12-12 2006-12-12 Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens

Publications (1)

Publication Number Publication Date
DE102006058569A1 true DE102006058569A1 (de) 2008-06-26

Family

ID=39431285

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610058569 Withdrawn DE102006058569A1 (de) 2006-12-12 2006-12-12 Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens

Country Status (1)

Country Link
DE (1) DE102006058569A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012212881A1 (de) * 2012-07-23 2014-01-23 Sennheiser Electronic Gmbh & Co. Kg Verfahren zum Herstellen eines Steckers sowie ein Stecker

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4413910A1 (de) * 1994-04-21 1995-10-26 Telefunken Microelectron Verfahren zur Codierung von Leiterplatten
DE19947047A1 (de) * 1999-09-30 2001-04-05 Siemens Ag Verfahren zur Erkennung von defekten als "X-Out" gekennzeichneten Leiterplatten in einem Leiterplattenfertigungsnutzen
JP2005317753A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd プリント配線基板及びそのプリント配線基板への部品取付方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4413910A1 (de) * 1994-04-21 1995-10-26 Telefunken Microelectron Verfahren zur Codierung von Leiterplatten
DE19947047A1 (de) * 1999-09-30 2001-04-05 Siemens Ag Verfahren zur Erkennung von defekten als "X-Out" gekennzeichneten Leiterplatten in einem Leiterplattenfertigungsnutzen
JP2005317753A (ja) * 2004-04-28 2005-11-10 Matsushita Electric Ind Co Ltd プリント配線基板及びそのプリント配線基板への部品取付方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012212881A1 (de) * 2012-07-23 2014-01-23 Sennheiser Electronic Gmbh & Co. Kg Verfahren zum Herstellen eines Steckers sowie ein Stecker
US9172159B2 (en) 2012-07-23 2015-10-27 Sennheiser Electronics Gmbh & Co. Kg Process for the production of a plug and a plug

Similar Documents

Publication Publication Date Title
DE60002305T2 (de) Verfahren zur überprüfung der polarität, des vorliegens, der ausrichtung von komponenten und von kurzschlüssen auf einer leiterplatte
DE2937886C2 (de)
DE19839999C1 (de) Verfahren und Vorrichtung zum Kalibrieren eines Verfahrwegs und/oder einer Winkellage einer Haltevorrichtung in einer Einrichtung zur Herstellung von elektrischen Baugruppen sowie Kalibriersubstrat
EP1420383A2 (de) Leiterplatte mit Anzeigeelement
DE3134381A1 (de) Verfahren zur herstellung von stecksockeln fuer leuchtdioden-anzeigeelemente
DE4124833C2 (de)
DE4109573C2 (de) Verfahren und Vorrichtung zum Lochen gedruckter Leiterplatten
DE3424971C2 (de) Halte- und Transportvorrichtung für bedrahtete Schaltungselemente mit unterschiedlichem Rastermaß
EP2614691B1 (de) Leiterplatte zum bestücken mit leuchtkörpern
DE102006058569A1 (de) Leiterplatte und Verfahren zur Verarbeitung einer Leiterplatte eines Leiterplattennutzens
EP0679054B1 (de) Verfahren zur Codierung von Leiterplatten
DE4136543C2 (de) Schaltungsplatte und Verwendung einer Vorrichtung zum Erkennen der Position dieser Schaltungsplatte
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
DE4402545A1 (de) Verfahren zum Ausbilden diskreter Lötstellen auf entsprechenden Kontaktanschlußflächen einer Leiterplatte
DE102006057738A1 (de) Leiterplattennutzen und Verfahren zur Verarbeitung eines Leiterplattennutzens
DE10225543A1 (de) Träger für Leuchtelemente in einer Kraftfahrzeugleuchte
DE102012112546A1 (de) Verfahren zur Herstellung von mischbestückten Leiterplatten
DE102004014034A1 (de) Leiterplatte mit wenigstens einer Anschlußbohrung für einen Anschlußdraht bzw. -Pin eines bedrahteten elektronischen Bauteils
DE3810486A1 (de) Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
DE102018130368A1 (de) Optoelektronisches halbleiterbauteil, trägerrolle mit solchen optoelektronischen halbleiterbauteilen und textilgewebe
WO2015036505A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE3120706C2 (de) Verfahren zum Herstellen einer Bohrabtastschablone für eine Kopierbohrmaschine, welche zum Bohren von elektrischen Leiterplatten bestimmt ist
DE102016226257A1 (de) Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte
DE19627364A1 (de) Verfahren und Vorrichtung zum Ermitteln von Korrekturwerten für die Bohrposition bei Leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

8130 Withdrawal