DE102006007052B3 - Erzeugung von Halbleiterzonen mit steilem Dotierprofil - Google Patents

Erzeugung von Halbleiterzonen mit steilem Dotierprofil Download PDF

Info

Publication number
DE102006007052B3
DE102006007052B3 DE102006007052A DE102006007052A DE102006007052B3 DE 102006007052 B3 DE102006007052 B3 DE 102006007052B3 DE 102006007052 A DE102006007052 A DE 102006007052A DE 102006007052 A DE102006007052 A DE 102006007052A DE 102006007052 B3 DE102006007052 B3 DE 102006007052B3
Authority
DE
Germany
Prior art keywords
semiconductor body
semiconductor
dopants
trench
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006007052A
Other languages
English (en)
Inventor
Markus Dr. Zundel
Hans-Joachim Dr. Schulze
Frank Dr. Hille
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006007052A priority Critical patent/DE102006007052B3/de
Priority to US11/675,376 priority patent/US7645690B2/en
Application granted granted Critical
Publication of DE102006007052B3 publication Critical patent/DE102006007052B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Zur Ausbildung einer Halbleiterzone (9) mit steilem Dotierstoffprofil wird zunächst ein vorprozessiertes Halbleitersubstrat (1) bereitgestellt, bei dem in einem der auszubildenden Halbleiterzone (9) entsprechenden Bereich (16) Dotierstoffe implantiert sind und das wenigstens eine Topologiestufe (15) aufweist. Bei der nachfolgenden Laserbestrahlung zur Aktivierung der Dotierstoffe in der Halbleiterzone (9) werden aufgrund der Topologiestufe (15) zur Halbleiterzone (9) lateral direkt benachbarte Bereiche vor dem Aufschmelzen geschützt. Die Topologiestufe (15) in ihrer strukturellen Zusammensetzung und damit deren Bestandteile bleiben während nachfolgender Prozessschritte erhalten und sind somit Bestandteil eines auszubildenen Halbleiter-ICs.

Description

  • Bei der Entwicklung neuer Generationen von Halbleitertechnologien kommt der Verkleinerung von Halbleiterbauelementen eine herausragende Bedeutung zu. Durch Verkleinerung der Dimensionen der Halbleiterbauelemente lässt sich die Integrationsdichte auf einem Halbleiterchip vergrößern und damit eine Kosteneinsparung als wichtiges Entwicklungsziel erreichen. Eine Verkleinerung der Bauelementdimensionen erfordert jedoch Dotierstoffprofile, die immer steiler und schärfer begrenzt hergestellt werden können. Insbesondere für Kontaktgebiete, die einerseits höchste Dotierstoffkonzentrationen zur Erzielung eines niederohmigen Kontaktwiderstands aufweisen sollen, andererseits jedoch die in ihrer unmittelbaren Nachbarschaft befindlichen niedriger dotierten Wannen in deren Funktionalität nicht beeinflussen dürfen, ist es wünschenswert, Dotierstoffprofile zu erzeugen, die steil abfallen.
  • Ein Verfahren zur Herstellung von solchen Dotierstoffprofilen ist das Laserannealing im melt-Mode. Hierbei wird beispielsweise die Energiedichte eines einzelnen Lichtpulses etwa durch Fokussierung derart hoch gewählt, dass der Wafer oberflächennahe aufgeschmolzen wird. Infolgedessen werden zuvor implantierte Dotierstoffe in der Schmelze gelöst und bei der Rekristallisation auf Gitterplätzen eingebaut. Hierbei wird ein Aktivierungsgrad der Dotierstoffe von bis zu 100 % erzielt. Da die Pulsdauer sehr kurz ist, z.B. wenige Nanosekunden beträgt, und lediglich ein einzelner Puls zum oberflächennahen Aufschmelzen des Wafers notwendig ist, ist eine Ausdiffusion der Dotierstoffe vernachlässigbar klein im Vergleich zu anderen Verfahren. Abgesehen von der geringeren Ausdiffusion werden mit dem Laserannealing im melt-Mode im Vergleich zu anderen Verfahren kürzere Prozessdauern erzielt.
  • So kann beispielsweise ein einzelner Puls beim Laserannealing im melt-Mode zur Aktivierung der Dotierstoffe ausreichend sein.
  • Beim Laserannealing im melt-Mode wird auch ein Halbleiterkörper unterhalb einer eventuell vorhandenen Grenzfläche Halbleiterkörper/Oxidschicht aufgeschmolzen, wohingegen das Oxid nicht aufschmilzt. Die nachfolgende Rekristallisation führt zu thermomechanischen Verspannungen im Bereich der Grenzfläche. Dies hat unerwünschte Folgen wie Rissbildungen und Delamination des Oxids. Somit ist beim Laserannealing im melt-Mode darauf zu achten, dass oxidbedeckte Bereiche des Halbleiterkörpers nicht dem Laserlicht beim Annealing ausgesetzt werden. Demnach ist eine Maskierung bei der Ausheilung notwendig.
  • US 6,291,302 beschreibt ein Verfahren zum Herstellen eines Feldeffekttransistors, das ein Abscheiden eines Laserlicht reflektierenden Materials auf ein Substrat mit einem aktiven Gebiet und einem nicht aktiven Gebiet beinhaltet. Hierbei werden Bereiche der abgeschiedenen Schicht oberhalb des aktiven Gebiets entfernt und Dotierstoffe innerhalb des aktiven Gebiets durch Laserannealing aktiviert. Die Maskierung für das Laserannealing wird nach der Ausheilung wieder entfernt.
  • US 4,243,433 beschreibt eine integrierte Halbleiterstruktur, welche Gebiete aufweist, die mit Ionen implantiert sind und per Laserstrahlung ausgeheilt wurden, um die Dimensionen der Implantation im Wesentlichen aufrecht zu erhalten. Zur Ausheilung dient ein Laserpuls mit einer Energiedichte von 1-2 J/cm2, der von einer Metallmaske 33 in denjenigen Oberflächenbereichen der Struktur reflektiert wird, die nicht ausgeheilt werden sollen. Die Metallmaske kann durch nachfolgende Strukturierung zur Herstellung einer Gateelektrode herangezogen werden.
  • US 2004/0245583 A1 beschreibt eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung, wodurch Source- und Drain-Diffusionsschichten mit äußerst flacher Kastenform und hoher Dotierstoffkonzentration durch Flüssigphasenwachstum ohne Einwirkung auf die Gateelektrode erzielt werden können und dadurch ein niedriger Leistungsverbrauch bei hohen Strömen und hoher Geschwindigkeit in der Halbleitervorrichtung ermöglicht wird.
  • US 6,297,117 B1 beschreibt die Herstellung von Halo-Gebieten in einem Feldeffekttransistor innerhalb eines aktiven Gebiets des Halbleitersubstrats, wobei der Feldeffekttransistor eine Gatestruktur auf einem Gatedielektrikum aufweist.
  • US 4,835,118 beschreibt ein Verfahren zum Herstellen selektiv restrukturierbarer Verbindungsleitungen zwischen Schaltkreiselementen und zugeordneten Reserveelementen in einem Halbleiter. Kontinuierliches grünes Laserlicht, das auf ein nicht leitfähiges amorphes Gebiet gerichtet wird, führt zur Kristallisation des Gebiets. Hierdurch wird die Verbindung elektrisch leitfähig und verknüpft die Schaltkreiselemente mit einem zugeordneten Reserveelement auf dem Halbleiter.
  • US 2002/0192914 A1 beschreibt ein Verfahren zum Herstellen von CMOS-Vorrichtungen mit Hilfe von Laser-Annealing zur Ausbildung erhöhter Source/Drain-Kontaktstrukturen, um ein ver größertes Kontaktgebiet für die Source/Drain-Fremdstoffgebiete anzugeben.
  • US 4,339,285 beschreibt ein Verfahren zum Herstellen benach- barter elektrisch leitfähiger und isolierender Gebiete in einem Siliziumfilm. Hierbei wird zunächst eine im Wesentlichen isolierende Schicht eines oxidierten, n- oder p-dotierten, nicht einkristallinen Siliziumfilms ausgebildet. Der Film wird dann selektiv mit einem Laser bestrahlt zur Ausbildung eines bestrahlten Bereichs, der im Wesentlichen leitfähig ist.
  • US 5,937,297 beschreibt ein Verfahren zum Herstellen von 0.25 μm MOSFETs mit einer LDD-Struktur. Hierbei wird ein aktives Gebiet in einem Halbleitersubstrat bereitgestellt, welches von weiteren aktiven Gebieten durch Isolationsgebiete getrennt ist. Ionen werden in das Halbleitersubstrat in das aktive Gebiet implantiert, wodurch ein stark dotiertes Gebiet benachbart zur Oberfläche des Halbleitersubstrats erzeugt wird und ein geringfügig dotiertes Gebiet unterhalb dem stark dotierten Gebiet ausgebildet wird. Es wird eine erste dielektrische Schicht abgeschieden, welche das Halbleitersubstrat im aktiven Gebiet überlagert. Die erste dielektrische Schicht wird weggeätzt, um eine Öffnung zum Halbleitersubstrat auszubilden. Das Halbleitersubstrat innerhalb der Öffnung wird geätzt, um einen Graben im Halbleitersubstrat zu erzeugen. An den Seitenwänden der ersten dielektrischen Schicht innerhalb der Öffnung werden Spacer ausgebildet. Eine Schicht aus leitfähigem Material wird über die erste dielektrische Schicht und die Spacer innerhalb der Öffnung abgeschieden. Das leitfähige Material wird zur Ausbildung einer Gate-Elektrode geätzt, um die Herstellung der integrierten Schaltkreisvorrichtung zu vervollständigen.
    •
  • Der Erfindung, liegt die Aufgabe zugrunde, ein vereinfachtes Verfahren zum Herstellen von Halbleiterzonen mit steilem Dotierprofil anzugeben.
  • Die Erfindung wird durch den Gegenstand der Patentansprüche 1und 6 gelöst. Vorteilhafte Ausführungsformen der Erfindung sind in den unabhängigen Patentansprüchen definiert.
  • Erfindungsgemäß wird ein Verfahren zum Herstellen von Halbleiterzonen mit steilem Dotierprofil angegeben mit den Schritten: Bereitstellen eines vorprozessierten Halbleitersubstrats, wobei das Halbleitersubstrat einen Halbleiterkörper sowie wenigstens eine Topologiestufe an einer Oberfläche des Halbleitersubstrats aufweist und Dotierstoffe in wenigstens einem im unteren Bereich der Topologiestufe freiliegenden Teilbereich des Halbleiterkörpers implantiert sind, Bestrahlen des Halbleiterkörpers mit Laserstrahlung zum Aktivieren der Dotierstoffe durch Aufschmelzen wenigstens des Teilbereichs des Halbleiterkörpers, wobei der Teilbereich anschließend rekristallisiert und Aufrechterhalten der Topologiestufe in ihrer strukturellen Zusammensetzung während nachfolgender Prozessschritte des Halbleitersubstrats.
  • Somit dient die Topologiestufe einerseits zum Schutz der lateral zum Teilbereich benachbarten Gebiete des Halbleiterkörpers vor Aufschmelzung und stellt andererseits einen Bestandteil eines während weiterer Prozessschritte auszubildenden Halbleiter-ICs (IC: Integrated Circuit) dar, da diese Topologiestufe in ihrer strukturellen Zusammensetzung, d.h. die sie ausbildenden Materialien, aufrechterhalten werden. Eine etwa eigens für das Laserannealing vorzusehende Opfer-Reflektionsstruktur ist nicht erforderlich.
  • Bei dem vorprozessierten Halbleitersubstrat kann es sich beispielsweise um einen Halbleiterkörper eines Halbleitermaterials wie etwa Silizium, einem III-V-Halbleitermaterial wie etwa Galliumarsenid oder auch weiteren Halbleitermaterialien wie etwa SiGe oder SiC handeln. Das vorprozessierte Halbleitersubstrat kann etwa innerhalb des Halbleiterkörpers ausgebildete Gräben für z.B. Grabenkondensatoren oder auch Graben-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor) enthalten. Ebenso können innerhalb des Halbleiterkörpers bereits Halbleiterzonen zur Definition von Halbleiterbauelementen wie etwa MOSFETs, Bipolartransistoren, Dioden, Widerständen oder auch Kapazitäten ausgebildet sein. Das Halbleitersubstrat kann zudem oberhalb des Halbleiterkörpers ausgebildete Schichten wie etwa Isolationsschichten aufweisen.
  • Bei einer erfindungsgemäßen Ausführungsform ragt die Öffnung in den Halbleiterkörper hinein. Hierdurch kann beispielsweise eine Grabenkontaktierung realisiert werden, wobei die über den Bodenbereich der Öffnung in den Teilbereich des Halbleiterkörpers implantierten Dotierstoffe vorzugsweise in hoher Konzentration eingebracht werden, um einen niederohmigen Kontaktwiderstand zu einem Kontaktmaterial zu erzielen. Als hohe Konzentration aktivierter Dotierstoffe dienen in vorteilhafter Weise Konzentrationen oberhalb von etwa 1019cm–3.
  • Bei einer anderen Ausführungsform, ist die wenigstens eine Topologiestufe an der Oberfläche des Halbleitersubstrats durch eine Öffnung in einem auf, dem Halbleiterkörper ausgebildeten Schichtstapel bereitgestellt, wobei die Öffnung bis zur Oberfläche des Halbleiterkörpers reicht. Somit wird der Halbleiterkörper außerhalb der Öffnung durch den Schichtstapel maskiert und die Laserstrahlung aktiviert lediglich im freiliegenden Teilbereich des Halbleiterkörpers implantierte Dotierstoffe. Dabei besteht der Schichtstapel wenigstens aus einer auf der Oberfläche des Halbleiterkörpers ausgebildeten Isolationsstruktur und einer auf der Isolationsstruktur ausgebildeten Absorptionsstruktur wobei die Absorptionsstruktur die Laserstrahlung beim Laserannealing absorbiert. Die Absorptionsstruktur dient demnach als Maske und schützt die vertikal darunter liegenden Bereiche des Halbleiterkörpers davor, beim Laserannealing aufgeschmolzen zu werden. Somit wird lediglich der Halbleiterkörper im unteren Bereich der Topologiestufe zur Aktivierung der Dotierstoffe im ersten Teilbereich aufgeschmolzen und rekristalli siert. Der Schichtstapel wird nach dem Laserannealing aufrechterhalten und ist somit Bestandteil eines im weiteren Prozess auszubildenden Halbleiterchips. Beispielsweise kann die Isolationsstruktur zur Isolation des Halbleiterkörpers von Metallisierungsebenen genutzt werden. Erfindungsgemäß besteht die Absorptionsstruktur aus Polysilizium.
  • Bei einer besonders vorteilhaften Ausführungsform wird die Isolationsstruktur als eine Oxidstruktur und/oder eine Nitridstruktur des Siliziums und die Absorptionsstruktur aus Polysilizium ausgebildet. Der Halbleiterkörper ist in diesem Beispiel aus Silizium gebildet. Bei Polysilizium handelt es sich um ein in Halbleitertechnologien gängiges Material und folglich ist zur Durchführung des Laserannealings im melt-Mode keine aufwändige Integration neuer Materialien, etwa zur Ausbildung von Opfer-Reflexionsschichten, erforderlich.
  • In vorteilhafter Weise wird die Absorptionsstruktur aus Polysilizium mit einer Dicke im Bereich von 100 bis 500 nm ausgebildet. Polysiliziumstrukturen in diesem Dickenbereich eignen sich in vorteilhafter Weise zur vollständigen Absorption des Laserlichts beim Annealing und damit zum Schutz des darunter liegenden Halbleiterkörpers vor Aufschmelzung.
  • Bei einer weiteren vorteilhaften Ausführungsform wird der Schichtstapel in den nachfolgenden Prozessschritten außerhalb eines Einflussbereichs der Topologiestufe wieder entfernt. Demnach bleibt der Schichtstapel und damit die Topologiestufe erhalten. Außerhalb des Einflussbereichs liegen somit jene Bereiche des Schichtstapels, die entfernt werden können, ohne die Topologiestufe zu ändern. Beispielsweise kann der Schichtstapel in einem Randbereich des auszubildenden Halbleiter-ICs entfernt werden. Ebenso ist es möglich, bei der Strukturierung einer Metallisierungsebene, die den die Topologiestufe ausbildenden Graben elektrisch kontaktiert, auch die Absorptionsstruktur des Schichtstapels entsprechend mit zu entfernen. Hierbei bleibt die Topologiestufe jedoch erhalten. Auf diese Weise lassen sich Kurzschlüsse zwischen benachbarten Leiterbahnen, die auf die Absorptionsstruktur zurückzuführen sind, vermeiden.
  • Bei einer weiteren vorteilhaften Ausführungsform wird die wenigstens eine Topologiestufe an der Oberfläche des Halbleiterkörpers durch einen im Halbleiterkörper ausgebildeten Graben bereitgestellt. Somit definiert der Halbleiterkörper sowohl einen oberen Bereich der Topologiestufe als auch einen unteren Bereich der Topologiestufe. Beim Laserannealing wird der Halbleiterkörper somit im oberen als auch im unteren Bereich der Topologiestufe aufgeschmolzen und rekristallisiert.
  • Bei einer weiteren vorteilhaften Ausführungsform erfolgt vor dem Bereitstellen der wenigstens einen Topologiestufe eine Implantation von weiteren Dotierstoffen in den Halbleiterkörper, so dass im Bereich der später auszubildenden Topologiestufe und hiervon wenigstens teilweise benachbart weitere Dotierstoffe in den Halbleiterkörper eingebracht werden. Somit können die weiteren Dotierstoffe nach dem Bereitstellen der Topologiestufe und Implantation in den Teilbereich über das dann erfolgende Laserannealing aktiviert werden. In diesem Falle würden beispielsweise die weiteren Dotierstoffe während der Ausbildung der Topologiestufe lokal wieder entfernt, so dass diese lediglich benachbart zur Topologiestufe erhalten bleiben, wobei jedoch zusätzlich im unteren Bereich der Topologiestufe Dotierstoffe in den freiliegenden Teilbereich implantiert sind. Das Laserannealing im melt-Mode führt somit zum Aktivieren der weiteren Dotierstoffe als auch der Dotierstoffe im Teilbereich des Halbleiterkörpers im unteren Bereich der Topologiestufe. Auf diese Weise können etwa zunächst die weiteren Dotierstoffe zur Ausbildung eines Sourcegebiets implantiert werden, die Topologiestufe zur Ausbildung eines Grabenkontakts geätzt werden und danach die Dotierstof fe in den freiliegenden Teilbereich im unteren Bereich der Topologiestufe implantiert werden. Nach Entfernen einer Implantations-/Ätzmaske führt das anschließende Laserannealing im melt-Mode zur Ausbildung eines Sourcegebiets mit steilem Dotierprofil als auch eines im Teilbereich des Halbleiterkörpers im unteren Bereich der Topologiestufe ausgebildeten Kontaktanschlussgebiets, wobei die gesamte Oberfläche des Halbleiterkörpers der Laserstrahlung ausgesetzt wird. Alternativ hierzu ist es möglich, die weiteren Dotierstoffe vor dem Bereitstellen der wenigstens einen Topologiestufe durch Bestrahlen des Halbleiterkörpers mit Laserstrahlung zu aktivieren. Eine derartige Aktivierung ist sowohl mittels Laserannealing im melt-Mode als auch im non-melt-Mode denkbar.
  • In vorteilhafter Weise wird zur Herstellung eines Kontaktgrabens ein die Topologiestufe ausbildender Graben mit einem leitfähigen Material aufgefüllt. Hierbei kann das leitfähige Material etwa auch über die Seitenwände des Grabens einen ohmschen Kontakt zu weiteren Halbleiterzonen herstellen.
  • Bei einer vorteilhaften Ausführungsform zum Herstellen einer vergrabenen leitfähigen Schicht für eine im Halbleiterkörper als Graben ausgebildete Topologiestufe wird nach der Bestrahlung mit Laserstrahlung eine Oxidstruktur innerhalb des Grabens ausgebildet und eine Kontaktstruktur innerhalb des Grabens zur Kontaktierung der vergrabenen leitfähigen Schicht erzeugt.
  • Vorteilhaft ist es, innerhalb des Grabens von der vergrabenen leitfähigen Schicht elektrisch isolierte weitere leitfähige Materialien auszubilden. Hierbei kann es sich beispielsweise um Polysilizium handeln, das als Gateelektrode von Graben-MOSFETs wirkt.
  • Bei einer besonders bevorzugten Ausführungsform erfolgt die Laserbestrahlung mit einem Laserpuls, durch dessen Absorption im Halbleitersubstrat eine Energiedichte im Bereich von ein bis einigen zehn J/cm2 deponiert wird. Beispielsweise können mit einem Excimer-Laser der Wellenlänge λ = 307nm mit einer Pulsdauer von wenigen 100ns und einer Energiedichte im Bereich einiger J/cm2 Aufschmelztiefen von einigen 100nm erzielt werden. In vorteilhafter Weise wird eine Pulsdauer im Größenordnungsbereich von einigen ns bis einigen 100ns verwendet. Durch Variation von Pulsdauer, Wellenlänge (d.h. Eindringtiefe der Laserstrahlung), deponierter Energiedichte und Fokussierung des Laserstrahls ist die Aufschmelztiefe den Anforderungen entsprechend einstellbar.
  • Durch Vergrößerung von Energiedichte, Laserwellenlänge und Pulsdauer lässt sich die Aufschmelztiefe beispielsweise tendenziell vergrößern.
  • Eine weitere vorteilhafte Ausführungsform gibt eine mit den erfindungsgemäßen Verfahren hergestellte Halbleiterzone mit steilem Dotierstoffprofil im Bodenbereich eines eine Topologiestufe darstellenden Grabens in einem Halbleiterkörper an, wobei das Dotierstoffprofil von einem maximalen Wert der Dotierstoffkonzentration in der Halbleiterzone aus nach einer Distanz von weniger als 50 nm um drei Größenordnungen abfällt.
  • Besonders vorteilhaft ist es, falls die Distanz kleiner als 25 nm ist.
  • Weitere Aspekte und Vorteile der Erfindung werden im Folgenden in Bezug zu den begleitenden Abbildungen beschrieben.
  • 1 zeigt eine schematische Querschnittsansicht einer Grabenkontaktanschlusszone eines bekannten Graben-MOSFETs;
  • 2A-2G zeigen schematische Querschnittsansichten aufeinander folgender Prozessstadien zur Herstellung einer Kontaktanschlusszone gemäß einer ersten Ausführungsform der Erfindung;
  • 3A-3F zeigen schematische Querschnittsansichten aufeinander folgender Prozessstadien zur Herstellung von Sourcegebieten sowie einer Grabenkontaktanschlusszone eines Graben-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung;
  • 4A-4D zeigen schematische Querschnittsansichten aufeinander folgender Prozessstadien zur Herstellung einer Grabenkontaktanschlusszone eines Graben-MOSFETs gemäß einer dritten Ausführungsform der Erfindung; und
  • 5A-5D zeigen schematische Querschnittsansichten aufeinander folgender Prozessstadien zur Herstellung einer Grabenkontaktanschlusszone eines Graben-MOSFETs gemäß einer vierten Ausführungsform der Erfindung;
  • 1 zeigt eine schematische Querschnittsansicht einer Transistorzelle eines MOSFETs mit Grabenelektrode und Grabenkontakt. Der Übersichtlichkeit halber ist auf die Darstellung sämtlicher bereits ausgebildeter Halbleiterzonen verzichtet, wobei lediglich dem Verständnis der Erfindung dienende Bereiche dargestellt sind. Ein Halbleitersubstrat 1 weist einen Halbleiterkörper 2 auf, von dessen Oberfläche 3 aus bereits mit einer Isolationsstruktur 4 und einer Elektrodenstruktur 5 aufgefüllte erste Gräben 6 in den Halbleiterkörper 2 hinein ragen. In einem Mesagebiet zwischen benachbarten ersten Gräben 6 ist mittels einer auf der Oberfläche 3 des Halbleiterkörpers 2 ausgebildeten strukturierten Maske 7 ein als Kon taktgraben dienender weiterer Graben 8 in den Halbleiterkörper 2 eingebracht. Eine Kontaktanschlusszone 9 ist durch Implantation entsprechender Dotierstoffe über die maskierte Oberfläche 3 mit anschließendem bekannten Temperschritt, z.B. mit RTA (Rapid Thermal Annealing), zur Aktivierung der Dotierstoffe ausgebildet. Der Temperschritt führt jedoch auch zur lateralen Ausdiffusion der Dotierstoffe. Zur Gewährleistung der elektrischen Soll-Eigenschaften des Transistors darf ein kritischer Abstand d zwischen der Kontaktanschlusszone 9 und den ersten Gräben 6 nicht unterschritten werden. Demnach begrenzt bei üblicher thermischer Aktivierung der Dotierstoffe (z.B. mittels RTA) die Ausbildung der Kontaktanschlusszone 9 aufgrund der Ausdiffusion deren Dotierstoffe (in der 1 schematisch durch Pfeile gekennzeichnet) eine Verkleinerung des Mesagebiets und damit eines Pitchs P benachbarter erster Gräben 6.
  • In 2A ist eine schematische Querschnittsansicht am Anfang einer Prozesskette zur Ausbildung einer Kontaktanschlusszone gemäß einer ersten Ausführungsform der Erfindung gezeigt. Das vorprozessierte Halbleitersubstrat 1 weist unter anderem den Halbleiterkörper 2 auf, in dem bereits eine bis zur Oberfläche 3 des Halbleiterkörpers 2 reichende Wannenzone 10 ausgebildet ist, die über die Oberfläche 3 kontaktiert werden soll. Auf der Oberfläche 3 des Halbleiterkörpers 2 sind sowohl eine Dickoxidstruktur 11 als auch eine auf der Wannenzone 10 liegende Dünnoxidstruktur 12 ausgebildet.
  • In der in 2B schematisch dargestellten Querschnittsansicht eines nachfolgenden Prozessstadiums wird eine Polysiliziumschicht 13 auf den Oxidstrukturen 11, 12 erzeugt.
  • In dem in 2C als schematische Querschnittsansicht gezeigten Prozessstadium erfolgt nach Öffnung des aus der Dünnoxidstruktur 12 und der Polysiliziumschicht 13 bestehenden Schichtstapels 14 eine Implantation von Dotierstoffen zur Ausbildung der Kontaktanschlusszone. Durch das Öffnen des Schichtstapels 14 bildet sich eine Topologiestufe 15 zwischen der Oberfläche 3 des Halbleiterkörpers 2 sowie einer Oberfläche der Polysiliziumschicht 13 aus.
  • In der in 2D gezeigten schematischen Querschnittsansicht sind die implantierten Dotierstoffe als Bereich 16 an der Oberfläche 3 des Halbleiterkörpers 2 hervorgehoben.
  • In dem in 2E als Querschnittsansicht schematisch skizzierten Prozessstadium erfolgt das Laserannealing im melt-Mode durch Bestrahlen des Halbleitersubstrats 1 mit Laserlicht. Bei diesem Schritt werden die in den Bereich 16 implantierten Dotierstoffe durch Aufschmelzen und Rekristallisieren des Bereichs 16 aktiviert und hierbei bildet sich ein steiles Dotierstoffprofil aus, bei dem die Dotierstoffkonzentration innerhalb weniger nm um mehrere Größenordnungen abfällt. Die hierdurch ausgebildete Wannenzone dient als Kontaktanschlusszone 9 für die Wannenzone 10.
  • Ebenso wird beim Laserannealing ein Oberflächenbereich 13' der Polysiliziumschicht 13 aufgeschmolzen, was in der schematischen Querschnittsansicht in 2F dargestellt ist. Die Dicke der Polysiliziumschicht 13 wird so gewählt, dass die Laserstrahlung von dieser vollständig absorbiert wird und keine Laserstrahlung in die darunter liegende Oxidstruktur 11,12 und von dort aus in den Halbleiterkörper 2 gelangt.
  • In den nachfolgenden Prozessstadien wird die Topologiestufe 15 und damit der Schichtstapel 14 aufrechterhalten, wobei bei der in 2G gezeigten schematischen Querschnittsansicht eines nachfolgenden Prozessstadiums ein Zwischenoxid 17 und über eine Öffnung im Zwischenoxid 17 eine Kontaktierung der Wannenzone 10 mittels einer Metallstruktur 18 ausgebildet werden.
  • In 3A ist eine schematische Querschnittsansicht am Anfang einer Prozesskette zur Ausbildung einer Grabenkontaktanschlusszone und Sourcezonen für einen Graben-MOSFET gemäß einer zweiten Ausführungsform der Erfindung gezeigt. Zunächst wird mit Bezug zur schematischen Querschnittsansicht in 3A eine Implantation in ein vorprozessiertes Halbleitersubstrat 1 durchgeführt, wobei das Halbleitersubstrat 1 unter anderem erste Gräben 6 mit darin ausgebildeter Isolationsstruktur 4 und Elektrodenstruktur 5 aufweist.
  • Die Implantation dient dem Einbringen erster Dotierstoffe in den in 3B gezeigten Bereich 16', wobei die ersten Dotierstoffe zur Ausbildung einer Sourcezone vorgesehen sind. In dem in dieser Querschnittsansicht dargestellten Prozessstadium ist die strukturierte Maske 7 auf die Oberfläche 3 des Halbleiterkörpers 2 aufgebracht, die als Maske für eine folgende Grabenätzung und Implantation dient.
  • In dem in 3C schematisch dargestellten Prozessstadium wird ein als Kontaktgraben dienender weiterer Graben 8 in den Halbleiterkörper 2 geätzt. Hierbei werden die in diesem Bereich bereits implantierten Dotierstoffe wieder entfernt.
  • In dem nachfolgenden und in 3D als schematische Querschnittsansicht gezeigten Prozessstadium erfolgt eine weitere Implantation von Dotierstoffen, die der Ausbildung einer Kontaktanschlusszone dienen. Die Implantation erfolgt in einen Bodenbereich des Kontaktgrabens 8 und benachbarte Bereiche des Halbleiterkörpers 2 werden über die strukturierte Maske 7 geschützt.
  • In der in 3E gezeigten schematischen Querschnittsansicht wurde die strukturierte Maske 7 wieder entfernt, so dass die mit Dotierstoffen implantierten Bereiche 16, 16' freiliegen. Über den Kontaktgraben 8 ist die Topologiestufe 5 einzig im Halbleiterkörper 2 ausgebildet. Das folgende Laserannealing im melt-Mode dient somit sowohl zur Aktivierung der Dotierstoffe im Bereich 16' als auch zur Aktivierung der Dotierstoffe im Bodenbereich 16 des Kontaktgrabens 8 und damit zur Aktivierung der eine Sourcezone 19 und die Kontaktanschlusszone 9 ausbildenden Dotierstoffe, siehe 3F. Die Topologiestufe 15 bleibt auch während nachfolgender Prozessschritte zur Fertigstellung des Graben-MOSFETs erhalten und ist Bestandteil des auszubildenden Bauelements. Bei dieser Ausführungsform wird über die Topologiestufe 15 einerseits der zum Bereich 16 lateral direkt benachbarte Teil des Halbleiterkörpers vor einer Aufschmelzung geschützt, jedoch werden in vorteilhafter Weise in einem Ausheilschritt gleichzeitig die auf verschiedene Implantationen zurückzuführenden Dotierstoffe der Bereiche 16, 16' gemeinsam aktiviert.
  • In 4A ist eine schematische Querschnittsansicht am Anfang einer Prozesskette zur Ausbildung einer Grabenkontaktanschlusszone für einen Graben-MOSFET gemäß einer dritten Ausführungsform der Erfindung gezeigt. Zunächst wird mit Bezug zur schematischen Querschnittsansicht in 4A die strukturierte Maske 7 auf der Oberfläche 3 des Halbleiterkörpers 2 erzeugt. Das vorprozessierte Halbleitersubstrat 1 weist wie in den vorhergehenden Ausführungsformen erste Gräben 6 mit darin ausgebildeter Isolationsstruktur 4 und Elektrodenstruktur 5 auf.
  • In der in 4B gezeigten Querschnittsansicht eines nachfolgenden Prozessstadiums wird mittels der strukturierten Maske 7 über deren Öffnungen der Kontaktgraben 8 in den Halbleiterkörper 2 geätzt.
  • In dem in 4C als schematische Querschnittsansicht gezeigten nachfolgenden Prozessstadium werden in den Bereich 16 am Boden des Kontaktgrabens 8 Dotierstoffe implantiert, die der Ausbildung einer Kontaktanschlusszone dienen.
  • Nun wird, wie in der schematischen Querschnittsansicht in 4D dargestellt ist, die strukturierte Maske 7 wieder entfernt, so dass die durch den Graben 8 allein im Halbleiterkörper 2 ausgebildete Topologiestufe 15 verbleibt. Das Laserannealing im melt-Mode führt nun zur Aktivierung der Dotierstoffe im Bereich 16 und damit zur Ausbildung der Kontaktanschlusszone 9. Durch den im Zeitbereich von ns ablaufenden Aufschmelz- und Rekristallisationsvorgang beim melt-Mode Laserannealing wird eine laterale Ausdiffusion der Dotierstoffe unterdrückt. Neben der Aufschmelzung des Bereichs 16 der Kontaktanschlusszone 9 wird zudem ein oberflächennaher Bereich des Halbleiterkörpers aufgeschmolzen und rekristallisiert, wobei der oberflächennahe Bereich der späteren Ausbildung der Sourcezone über weitere Implantationen dient.
  • In 5A ist eine schematische Querschnittsansicht am Anfang einer Prozesskette zur Ausbildung einer Grabenkontaktanschlusszone für einen Graben-MOSFET gemäß einer vierten Ausführungsform der Erfindung gezeigt. Zunächst wird mit Bezug zur schematischen Querschnittsansicht in 5A der Schichtstapel 14 auf der Oberfläche des Halbleiterkörpers 3 erzeugt und strukturiert. Der Schichtstapel weist eine Isolationsstruktur 20, z.B. SiO2, sowie eine darauf ausgebildete Polysiliziumschicht 13 auf.
  • Über die Öffnung des strukturierten Schichtstapels 14 wird, wie in 5B gezeigt, ein Kontaktgraben 8 in den Halbleiterkörper 2 geätzt, wobei der Schichtstapel 14 außerhalb des Kontaktgrabens 8 liegende Bereiche des Halbleiterkörpers 2 vor einem Angriff durch den Ätzvorgang schützt.
  • Im nachfolgenden in 5C schematisch dargestellten Prozessstadium werden Dotierstoffe in den Bereich 16 am Boden des Kontaktgrabens 8 implantiert. Auch hier wirkt der Schichtstapel 14 als Maske zum Schutz der darunter liegenden Bereiche des Halbleiterkörpers 2 vor der Implantation von Dotierstoffen.
  • Im folgenden in 5D als schematische Querschnittsansicht gezeigten Prozessstadium ist die Topologiestufe 15 zwischen dem Bodenbereich des Kontaktgrabens 8 sowie der Oberfläche der Polysiliziumschicht 13 ausgebildet. Das Laserannealing im melt-Mode schmilzt nun einerseits den Bereich 16 am Boden des Kontaktgrabens 8 auf, jedoch andererseits auch einen oberflächennahen Bereich der Polysiliziumschicht 13. Die Polysiliziumschicht 13 schützt die darunter liegenden Bereiche des Halbleiterkörpers 2 davor, beim Laserannealing ebenfalls aufgeschmolzen zu werden, wodurch unerwünschten Verspannungen an der Grenzfläche Halbleiterkörper 2/Isolationsstruktur 20 vermieden werden. In nachfolgenden Prozessstadien bleibt die Topologiestufe 15, d.h. ihre strukturellen Bestandteile, erhalten, wobei etwa ein weiteres leitfähiges Material, z.B. ein Kontaktstöpsel aus Polysilizium, auf der Polysiliziumschicht 13 und auch im Graben 8 abgeschieden wird.
    •
    • 1
    Halbleitersubstrat
    2
    Halbleiterkörper
    3
    Oberfläche des Halbleiterkörpers
    4
    Isolationsstruktur in erstem Graben
    5
    Elektrodenstruktur in erstem Graben
    6
    erster Graben
    7
    strukturierte Maske
    8
    Kontaktgraben, weiterer Graben
    9
    Kontaktanschlusszone
    10
    Wannenzone
    11
    Dickoxidstruktur
    12
    Dünnoxidstruktur
    13
    Polysiliziumschicht
    13'
    aufgeschmolzener Bereich der Polysiliziumschicht
    14
    Schichtstapel
    15
    Topologiestufe
    16, 16'
    Bereich mit implantierten Dotierstoffen
    17
    Zwischenoxid
    18
    Metallstruktur
    19
    Sourcezone
    20
    Isolationsstruktur
    d
    kritischer Abstand
    P
    Pitch

Claims (14)

  1. Verfahren zum Herstellen von Halbleiterzonen mit steilem Dotierprofil mit den Schritten: – Bereitstellen eines vorprozessierten Halbleitersubstrats (1), wobei das Halbleitersubstrat (1) einen Halbleiterkörper (2) sowie wenigstens eine Topologiestufe (15) an einer Oberfläche des Halbleitersubstrats (1) aufweist und Dotierstoffe in wenigstens einen im unteren Bereich der Topologiestufe freiliegenden Teilbereich (1b) des Halbleiterkörpers implantiert sind; – Bestrahlen des Halbleiterkörpers (2) mit Laserstrahlung zum Aktivieren der Dotierstoffe durch Aufschmelzen wenigstens des freiliegenden Teilbereichs (16) des Halbleiterkörpers (2), wobei der Teilbereich (16) anschließend rekristallisiert; und – Aufrechterhalten der wenigstens einen Topologiestufe (15) in ihrer strukturellen Zusammensetzung während nachfolgender Prozessschritte, wobei die wenigstens eine Topologiestufe (15) an der Oberfläche des Halbleitersubstrats (1) durch eine Öffnung in einem auf dem Halbleiterkörper (2) ausgebildeten Schichtstapel (14) bereitgestellt wird, wobei die Öffnung bis zur Oberfläche (3) des Halbleiterkörpers (2) reicht und der Schichtstapel (14) wenigstens aus einer auf der Oberfläche (3) des Halbleiterkörpers (2) ausgebildeten Isolationsstruktur (12, 20) und einer auf der Isolationsstruktur (12, 20) ausgebildeten Absorptionsstruktur (13) aus Polysilizium besteht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Öffnung in den Halbleiterkörper (2) hineinragt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Isolationsstruktur (20) als eine Oxidstruktur und/oder Nitridstruktur des Siliziums ausgebildet wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Absorptionsstruktur (13) eine Dicke im Bereich von 100 bis 500 nm aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Schichtstapel (14) in den nachfolgenden Prozessschritten außerhalb eines Einflussbereichs der Topologiestufe (15) wieder entfernt wird.
  6. Verfahren zum Herstellen von Halbleiterzonen mit steilem Dotierprofil mit den Schritten: – Bereitstellen eines vorprozessierten Halbleitersubstrats (1), wobei das Halbleitersubstrat (1) einen Halbleiterkörper (2) sowie wenigstens eine Topologiestufe (15) an einer Oberfläche des Halbleitersubstrats (1) aufweist und Dotierstoffe in wenigstens einen im unteren Bereich der Topologiestufe freiliegenden Teilbereich (16) des Halbleiterkörpers implantiert sind; – Bestrahlen des Halbleiterkörpers (2) mit Laserstrahlung zum Aktivieren der Dotierstoffe durch Aufschmelzen wenigstens des freiliegenden Teilbereichs (16) des Halbleiterkörpers (2), wobei der Teilbereich (16) anschließend rekristallisiert; und – Aufrechterhalten der wenigstens einen Topologiestufe (15) in ihrer strukturellen Zusammensetzung während nachfolgender Prozessschritte, wobei die wenigstens eine Topologiestufe (15) an der Oberfläche (3) des Halbleiterkörpers (2) durch einen im Halbleiterkörper (2) ausgebildeten Graben (8) bereitgestellt wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass vor dem Bereitstellen der wenigstens einen Topologiestufe (15) eine Implantation von weiteren Dotierstoffen in den Halbleiterkörper (2) erfolgt, so dass im Bereich der auszubildenden wenigstens einen Topologiestufe (15) und hiervon wenigstens teilweise benachbart die weiteren Dotierstoffe in den Halbleiterkörper (2) eingebracht werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die weiteren Dotierstoffe vor dem Bereitstellen der wenigstens einen Topologiestufe (15) durch Bestrahlen des Halbleiterkörpers (2) mit Laserstrahlung aktiviert werden.
  9. Verfahren zum Herstellen eines Kontaktgrabens (8) nach einem der Ansprüche 6 bis 8, wobei der die Topologiestufe (15) ausbildende Graben (8) mit einem leitfähigen Material aufgefüllt wird.
  10. Verfahren zum Herstellen einer vergrabenen leitfähigen Schicht nach Anspruch 6 bis 8, dadurch gekennzeichnet, dass nach dem Bestrahlen mit Laserstrahlung eine Oxidstruktur innerhalb des Grabens ausgebildet wird und eine Kontaktstruktur innerhalb des Grabens zur Kontaktierung der im Teilbereich (16) des Halbleiterkörpers (2) ausgebildeten vergrabenen leitfähigen Schicht erzeugt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass innerhalb des Grabens (8) von der vergrabenen leitfähigen Schicht elektrisch isolierte weitere leitfähige Materialien ausgebildet werden.
  12. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Laserbestrahlung mit einem Laserpuls erfolgt, durch dessen Absorption im Halbleiterkörper (2) eine Energiedichte im Bereich von ein bis einigen zehn J/cm2 deponiert wird.
  13. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das steile Dotierstoffprofil von einem maximalen Wert der Dotierstoffkonzentration in der Halbleiterzone ausgehend nach einer Distanz von kleiner als 50nm um drei Größenordnungen abfällt.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Distanz kleiner als 25nm ist.
DE102006007052A 2006-02-15 2006-02-15 Erzeugung von Halbleiterzonen mit steilem Dotierprofil Active DE102006007052B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006007052A DE102006007052B3 (de) 2006-02-15 2006-02-15 Erzeugung von Halbleiterzonen mit steilem Dotierprofil
US11/675,376 US7645690B2 (en) 2006-02-15 2007-02-15 Method for producing an integrated circuit having semiconductor zones with a steep doping profile

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006007052A DE102006007052B3 (de) 2006-02-15 2006-02-15 Erzeugung von Halbleiterzonen mit steilem Dotierprofil

Publications (1)

Publication Number Publication Date
DE102006007052B3 true DE102006007052B3 (de) 2007-09-27

Family

ID=38438611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006007052A Active DE102006007052B3 (de) 2006-02-15 2006-02-15 Erzeugung von Halbleiterzonen mit steilem Dotierprofil

Country Status (2)

Country Link
US (1) US7645690B2 (de)
DE (1) DE102006007052B3 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912574B2 (en) * 2010-12-14 2014-12-16 International Business Machines Corporation Device isolation with improved thermal conductivity
US20170194245A1 (en) * 2016-01-04 2017-07-06 Globalfoundries Inc. On-chip variable capacitor with geometric cross-section
DE102021124138A1 (de) 2021-09-17 2023-03-23 Infineon Technologies Ag Leistungshalbleitervorrichtung Verfahren zur Herstellung einer Leistungshalbleitervorrichtung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243433A (en) * 1978-01-18 1981-01-06 Gibbons James F Forming controlled inset regions by ion implantation and laser bombardment
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
US5937297A (en) * 1998-06-01 1999-08-10 Chartered Semiconductor Manufacturing, Ltd. Method for making sub-quarter-micron MOSFET
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
US6297117B1 (en) * 2001-02-12 2001-10-02 Advanced Micro Devices, Inc. Formation of confined halo regions in field effect transistor
US20020192914A1 (en) * 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
US20040245583A1 (en) * 2003-06-05 2004-12-09 Masatada Horiuchi Semiconductor device and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216144A (ja) * 1992-12-03 1994-08-05 Hewlett Packard Co <Hp> バイポーラ・トランジスタ
US6207493B1 (en) * 1998-08-19 2001-03-27 International Business Machines Corporation Formation of out-diffused bitline by laser anneal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243433A (en) * 1978-01-18 1981-01-06 Gibbons James F Forming controlled inset regions by ion implantation and laser bombardment
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
US5937297A (en) * 1998-06-01 1999-08-10 Chartered Semiconductor Manufacturing, Ltd. Method for making sub-quarter-micron MOSFET
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
US6297117B1 (en) * 2001-02-12 2001-10-02 Advanced Micro Devices, Inc. Formation of confined halo regions in field effect transistor
US20020192914A1 (en) * 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
US20040245583A1 (en) * 2003-06-05 2004-12-09 Masatada Horiuchi Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20080044988A1 (en) 2008-02-21
US7645690B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
DE102008026213B3 (de) Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE2527969C2 (de) Verfahren zur Herstellung oxid- isolierter Feldeffekt-Transistoren
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE4235534A1 (de) Verfahren zum isolieren von fets
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102005012217A1 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE102006019934B4 (de) Verfahren zur Ausbildung eines Feldeffekttransistors
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102006056870A1 (de) Integrierte Halbleitervorrichtung und Verfahren zum Herstellen einer integrierten Halbleitervorrichtung
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE102006029701A1 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE102006007052B3 (de) Erzeugung von Halbleiterzonen mit steilem Dotierprofil
DE19727264A1 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE102006007053B4 (de) Optimierte dielektrische Isolationsstrukturen und Verfahren zu deren Herstellung
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors
EP1517362B1 (de) Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition