DE102005057401A1 - Halbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102005057401A1
DE102005057401A1 DE102005057401A DE102005057401A DE102005057401A1 DE 102005057401 A1 DE102005057401 A1 DE 102005057401A1 DE 102005057401 A DE102005057401 A DE 102005057401A DE 102005057401 A DE102005057401 A DE 102005057401A DE 102005057401 A1 DE102005057401 A1 DE 102005057401A1
Authority
DE
Germany
Prior art keywords
contact
semiconductor device
clip
contact clip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005057401A
Other languages
English (en)
Other versions
DE102005057401B4 (de
Inventor
Ralf Dipl.-Ing. Otremba (FH) Dipl.-Phys.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005057401A priority Critical patent/DE102005057401B4/de
Priority to US11/565,189 priority patent/US7745929B2/en
Publication of DE102005057401A1 publication Critical patent/DE102005057401A1/de
Application granted granted Critical
Publication of DE102005057401B4 publication Critical patent/DE102005057401B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Ein Halbleiterbauteil (1) weist ein Halbleiterbauelement (2) auf, wobei eine erste Elektrode (6) und eine Steuerungselektrode (7) auf der Oberseite (4) angeordnet sind. Das Halbleiterbauteil (1) weist ferner einen Schaltungsträger (3) mit einer Chipinsel (9) und mehreren Flachleitern (10) auf. Die Rückseite (5) des Halbleiterbauelements (2) ist auf der Chipinsel (9) montiert. Die erste Elektrode (6) ist über einen ersten Kontaktbügel (16) mit einem ersten Flachleiter (13) elektrisch verbunden und die Steuerungselektrode (7) ist über den zweiten Kontaktbügel (19) mit einem Steuerungsflachleiter (14) elektrisch verbunden. Die obere Oberfläche (33) des ersten Kontaktbügels (16) ist zumindest teilweise in einer Ebene angeordnet, die weiter von der Oberseite (4) des Halbleiterbauelements (2) entfernt ist als die gesamte obere Oberfläche (34) des zweiten Kontaktbügels (19).

Description

  • Die Erfindung betrifft ein Halbleiterbauteil, insbesondere ein Leistungshalbleiterbauteil und ein Verfahren zu dessen Herstellung.
  • Wegen des zunehmenden Bedarfs an erhöhter Chipleistung ist die unzureichende Wärmeabfuhr bei Halbleiterbauteilen, insbesondere bei Halbleiterbauteilen mit Leistungshalbleiterbauelementen ein zunehmendes Problem. Diese unzureichende Wärmeabfuhr kann zu Instabilität und zu einem Ausfall des Halbleiterbauelements führen. Es ist allgemein bekannt, dass ein zusätzlicher Kühlkörper auf dem Bauteilgehäuse oder direkt auf dem Halbleiterbauelement angeordnet werden kann, um die Wärme besser zu verteilen.
  • Es ist jedoch komplizierter einen Kühlkörper auf vertikale Leistungsbauteile zu montieren, da die Oberseite sowie die Unterseite des Halbleiterbauelements einen Kontaktanschluss hat. Folglich sind Kontaktelemente auf der Oberseite sowie auf der Unterseite des Halbleiterbauelements angeordnet, so dass keine oder sehr wenig freie Oberfläche des Halbleiterbauelements übrig bleibt, auf die ein zusätzlicher Kühlkörper montiert werden kann.
  • Die DE 10 2004 021 838 offenbart ein Halbleiterbauteil, das einen einzigen Kontaktbügel aufweist, der in thermischem Kontakt mit der Umgebung steht, um die Wärmeabfuhr von dem Bauteil zu verbessern. Dieses Bauteil hat jedoch den Nachteil, dass die Anordnung für Bauteile mit mehreren Kontaktelementen auf der Oberseite des Halbleiterbauelements, beispielsweise für vertikale Leistungshalbleiterbauelemente nicht geeignet ist, da Kurzschlüsse zwischen dem Kühlkörper und den mehreren Kontaktelementen entstehen können.
    •
  • Aufgabe der Erfindung ist daher ein elektronisches Bauteil anzugeben, das sich für Leistungshalbeiterbauelemente eignet und eine gute Wärmeabfuhr bietet.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß weist ein Halbleiterbauteil ein Halbleiterbauelement mit einer Oberseite und einer Rückseite auf. Mindestens eine erste Elektrode und mindestens eine Steuerungselektrode sind auf der Oberseite des Halbleiterelements angeordnet und eine zweite Elektrode ist auf der Rückseite des Halbleiterbauelements angeordnet. Das Halbleiterbauteil weist ferner ein Schaltungsträger auf, der eine Chipinsel und mehrere Flachleiter aufweist. Die Rückseite des Halbleiterbauelements ist auf der Chipinsel des Systemträgers montiert.
  • Das erfindungemäße Halbleiterbauteil weist auch mindestens einen ersten Kontaktbügel auf, der einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist, und mindestens einen zweiten Kontaktbügel, der einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist. Die erste Elektrode ist über den ersten Kontaktbügel mit einem ersten Flachleiter elektrisch verbunden und die Steuerungselektrode ist über den zweiten Kontaktbügel mit einem Steuerungsflachleiter elektrisch verbunden. Die obere Oberfläche des ersten Kontaktbügels ist zumindest teilweise in einer Ebene angeordnet, die weiter von der Oberseite des Halbleiterbauelements entfernt ist, als die gesamte obere Oberfläche des zweiten Kontaktbügels.
  • Erfindungsgemäß sind die oberen Oberflächen des ersten und des zweiten Kontaktbügels so angeordnet, dass mindestens ein Teil oder ein Bereich der oberen Oberfläche des ersten Kontaktbügels bezüglich des Halbleiterbauelements und des Schaltungsträgers in einer höhere Ebene angeordnet ist als die gesamte obere Oberfläche des zweiten Kontaktbügels. Die gesamte obere Oberfläche des zweiten Kontaktbügels ist somit in einer niedrigeren Ebene als dieser Bereich angeordnet. Folglich kann ein zusätzlicher Kühlkörper einfacher auf dem höheren Bereich des ersten Kontaktbügels montiert werden, ohne den zweiten Kontaktbügel zu berühren oder in direktem Kontakt mit dem zweiten Kontaktbügel zu stehen. Der Bereich der oberen Oberfläche des ersten Kontaktbügels, der weiter entfernt von der Oberseite des Halbleiterbauelements angeordnet ist, als die gesamte obere Oberseite des zweiten Kontaktbügels, sieht somit eine Kühlanbindungsfläche vor.
  • Der Bereich der oberen Oberfläche, die die Kühlanbindung angibt, ist vorteilhaft im Wesentlichen flach. Dies vereinfacht die Montage des Kühlköpers auf dem Bauteil. Die Kühlanbindungsfläche ist vorteilhaft so groß wie möglich und kann die Mehrheit der oberen Oberseite des Halbleiterbauteils bilden. Dies ermöglicht die Montage eines größeren Kühlkörpers auf dem Bauteil, so dass die Wärmeabfuhr weiter verbessert wird.
  • Das erfindungsgemäße Halbleiterbauelement kann eine erste Elektrode, die eine Leistungselektrode sein kann, und eine Steuerungselektrode auf seiner Oberseite aufweisen. In dieser Ausführungsform weist das Halbleiterbauteil einen ersten Kontaktbügel und einen zweiten Kontaktbügel auf.
  • In einer weiteren Ausführungsform der Erfindung sind zwei oder mehrere Steuerungselektroden und eine Leistungselektrode auf der Oberseite des Halbleiterbauelements angeordnet. In diesem Fall weist das Halbleiterbauteil einen ersten Kontaktbügel und eine Zahl der Steuerungskontaktbügel auf, die der Zahl der Steuerungselektroden entspricht. In einer weiteren Ausführungsform sind zwei oder mehrere erste Elektrode auf der Oberseite des Halbleiterbauelements vorgesehen. Das Halbleiterbauteil weist in diesem Fall eine Zahl der ersten Kontaktbügel auf, die der Zahl der ersten Elektroden entspricht.
  • Die erfindungsgemäße Anordnung der zwei Arten von Kontaktbügeln hat den Vorteil, dass das Risiko von Kurzschlüsse zwischen einem zusätzlichen montierten Kühlkörper und dem zweiten Kontaktbügel vermieden wird. Ferner wird das Montieren eines zusätzlichen Kühlkörpers auf dem fertigen Halbleiterbauteil für den Kunden vereinfacht, da auf zusätzliche elektrische Isolation zwischen dem Kühlkörper und dem zweiten Kontaktbügel verzichtet werden kann.
  • Das Halbeiterbauteil kann ferner eine Kunststoffgehäusemasse aufweisen. Die obere Oberfläche des ersten Kontaktbügels ist zumindest teilweise frei von der Kunststoffgehäusemasse. Die obere Oberfläche des zweiten Kontaktbügels ist von der Kunststoffgehäusemasse umhüllt. Der Bereich der oberen Oberfläche des ersten Kontaktbügels, die frei von der Kunststoffgehäusemasse ist, ist vorteilhaft der Bereich, der weiter von der Oberseite des Halbleiterbauelements entfernt ist als die gesamte Oberfläche des zweiten Kontaktbügels. Die Kühlanbindungs fläche des Halbleiterbauteils ist somit frei von der Kunststoffgehäusemasse. Diese Ausführungsform hat den Vorteil, dass die Kunststoffgehäusemasse eine nicht elektrisch leitende Isolation zwischen dem zweiten Kontaktbügel und dem ersten Kontaktbügel vorsieht. Ferner sieht die Kunststoffgehäusemasse eine elektrische Isolation zwischen dem zweiten Kontaktbügel und der Kühlanbindungsfläche für den Kühlkörper vor. Dies vereinfacht weiter das Montieren eines Kühlkörpers auf dem Halbleiterbauteil.
  • In einer weiteren Ausführungsform ist der erste Kontaktbereich des ersten Kontaktbügels auf der ersten Elektrode angeordnet und der erste Kontaktbereich des zweiten Kontaktbügels auf der Steuerungselektrode. Die Höhe c des ersten Kontaktbereichs des ersten Kontaktbügels ist größer als die Höhe d des ersten Kontaktbereichs des zweiten Kontaktbügels. In diesem Zusammenhang ist die Höhe c des ersten Kontaktbereichs des ersten Kontaktbügels die Höhe der oberen Oberfläche dieses Kontaktbereichs von der Oberseite des Halbleiterbauelements. Die Höhe d des ersten Kontaktbereichs des zweiten Kontaktbügels ist die Höhe der oberen Oberfläche dieses Kontaktbereichs von der Oberseite des Halbleiterbauelements. Folglich ist zumindest ein Teil der oberen Oberfläche des ersten Kontaktbereichs des ersten Kontaktbügels in einer Ebene angeordnet, die weiter von der Oberseite des Halbleiterbauelements entfernt ist, als die gesamte Oberfläche des zweiten Kontaktbügels.
  • Diese Anordnung des ersten und zweiten Kontaktbügels hat den Vorteil, dass auf Grund des Höhenunterschieds eine Kühlanbindungsfläche angegeben wird. Ein Bereich der oberen Oberfläche des ersten Kontaktbügels wird nach der elektrischen Kontaktierung des Halbleiterbauelements mit dem Schaltungsträger in ei ner Ebene angeordnet, die weiter entfernt angeordnet ist als die gesamte obere Oberfläche des zweiten Kontaktbügels. Keine weiteren Verfahrensschritte oder Modifizierungen der Komponenten des Halbleiterbauteils sind erforderlich. Die Wärmeabfuhr des Halbleiterbauteils kann somit durch eine passende Auswahl der Form und Anordnung der zwei Kontaktbügel kostensgünstig verbessert werden.
  • Die Höhen c und d des ersten Kontaktbereichs der ersten und zweiten Kontaktbügel kann durch die Form des Kontaktbügels eingestellt werden. Zum Beispiel kann die Länge der Beine eines U-förmigen Kontaktbügels eingestellt werden. Der erste Kontaktbügel weist somit längere Beine als der zweite Kontaktbügel auf.
  • Die Dicke oder Materialstärke des ersten Kontaktbügels und des zweiten Kontaktbügels kann ausgewählt werden, so dass nach der Montage des Halbleiterbauteils die obere Oberfläche zumindest ein Teil des ersten Kontaktbügels in einer Ebene angeordnet ist, als die gesamte obere Oberfläche des zweiten Kontaktbügels. Der erste Kontaktbügel weist somit eine größere Dicke als der zweite Kontaktbügel auf.
  • Die erfindungsgemäße Anordnung der oberen Oberfläche des ersten und des zweiten Kontaktbügels kann auch durch eine Kombination der Materialstärke und Form des ersten und des zweiten Kontaktbügels vorgesehen werden.
  • In einer weiteren Ausführungsform ist die Dicke a des ersten Kontaktbereichs und die Dicke b des zweiten Kontaktbereichs des ersten Kontaktbügels ungefähr gleich. Dies vereinfacht die Herstellung des Kontaktbügels, da eine geringere Bearbeitung erforderlich ist, um den Kontaktbügel herzustellen. In dieser Ausführungsform hat der Kontaktbügel ungefähr eine S-Form.
  • Die Dicke des ersten Kontaktbereichs und die Dicke des zweiten Kontaktbereichs des zweiten Kontaktbügels kann auch ungefähr gleich sein. Die Dicke des gesamten zweiten Kontaktbügels kann kleiner sein als die Dicke des ersten Kontaktbereichs des ersten Kontaktbügels.
  • In einer weiteren Ausführungsform ist die Dicke des gesamten ersten Kontaktbügels größer als die Dicke des gesamten zweiten Kontaktbügels. Der erste Kontaktbügel weist somit eine größere Materialstärke auf, als der zweite Kontaktbügel.
  • Die untere Seite der Chipinsel und die unteren Seiten der Flachleiter sind in einer Ausführungsform frei von der Kunststoffgehäusemasse. Die untere Seite der Chipinsel und die unteren Seiten der Flachleiter sehen somit Außenkontaktfläche des Halbleiterbauteils vor.
  • Der erste Kontaktbügel kann mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der ersten Elektrode und/oder dem ersten Flachleiter elektrisch verbunden werden.
  • Ähnlich kann der zweite Kontaktbügel mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der Steuerungselektrode und/oder mit dem Steuerungsflachleiter elektrisch verbunden werden.
  • In einer Ausführungsform ist das Halbeiterbauelement ein vertikales Leistungshalbleiterbauelement, beispielsweise ein ver tikaler Leistungstransistor. Die erste Elektrode und die zweite Elektrode sind somit Leistungselektroden. Das vertikale Leistungshalbleiterbauelement kann ein MOSFET (Metal Oxide Semiconductor Field Effect Transistor), ein IGBT (Isolated Gate Bipolar Transistor) oder ein BJT (Bipolar Junction Transistor) sein. Das vertikale Leistungshalbleiterbauelement kann ein n-Kanal-MOSFET oder ein p-Kanal-MOSFET sein.
  • Bei einem MOSFET-Leistungshalbleiterbauelement ist die erste Elektrode eine Source-Elektrode, die Steuerungselektrode eine Gate-Elektrode und die zweite Elektrode eine Drain-Elektrode. Bei einem IGBT-Leistungshalbleiterbauelement ist die erste Elektrode eine Emitter-Elektrode, die Steuerungselektrode eine Gate-Elektrode und die zweite Elektrode eine Kollektor-Elektrode. Bei einem BJT-Leistungshalbleiterbauelement ist die erste Elektrode eine Emitter-Elektrode, die Steuerungselektrode eine Base-Elektrode und die zweite Elektrode eine Kollektor-Elektrode.
  • Das Halbleiterbauteil kann ein bekanntes Gehäuse aufweisen. Insbesondere kann eine bekannte Zahl und Anordnung der Außenkontaktsanschlüsse und/oder eine bekannte Fläche und/oder bestimmte Maße aufweisen. Dies vereinfacht das Montieren des Halbleiterbauteils auf einer übergeordneten Leiterplatte und ermöglicht, dass das erfindungsgemäße Halbleiterbauteil mit verbesserter Wärmeabfuhr in vorhandenen Systemen oder auf vorhandenen Leiterplatten eingesetzt werden kann, ohne dass das System oder die Leiterplatte geändert werden muss. Das Gehäuse kann als ein SO-Gehäuse, beispielsweise ein SO8-Gehäuse, Power SO-Gehäuse, ein PowerQFN (Quad Flat Non-Leaded package), ein VQFN (Very thin profile Quad Flat Non-Leaded package), ein DIP8- oder ein TO-Gehäuse, beispielsweise ein TO252-, ein TO3- oder ein TO220-Gehäuse aufgeführt werden.
  • Die Erfindung sieht auch ein Verfahren zur Herstellung eines Halbleiterbauteils vor, das die folgenden Schritte aufweist. Ein Halbleiterbauelement, das eine Oberseite und eine Rückseite aufweist, wird bereitgestellt. Mindestens eine erste Elektrode und mindestens eine Steuerungselektrode sind auf der Oberseite des Halbleiterbauelements angeordnet und eine zweite Elektrode ist auf der Rückseite des Halbleiterbauelements angeordnet. Ein Schaltungsträger mit einer Chipinsel und mehreren Flachleitern wird bereitgestellt und die Rückseite des Halbleiterbauelements auf der Chipinsel montiert.
  • Mindestens ein erster Kontaktbügel, der einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist, und mindestens ein zweiter Kontaktbügel, der einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist, werden bereitgestellt. Eine elektrische Verbindung wird zwischen der ersten Elektrode und einem ersten Flachleiter über dem ersten Kontaktbügel erzeugt und eine elektrische Verbindung wird zwischen der Steuerungselektrode mit dem Steuerungsflachleiter über einem zweiten Kontaktbügel erzeugt. Der erste Kontaktbügel und der zweite Kontaktbügel wird angeordnet, so dass die obere Oberfläche des ersten Kontaktbügels zumindest teilweise auf einer Ebene angeordnet ist, die weiter entfernt von der Oberseite des Halbleiterbauelements ist, als die obere Oberfläche des zweiten Kontaktbügels.
  • Die erfindungsgemäße Anordnung der oberen Oberfläche des ersten und zweiten Kontaktbügels kann in verschiedenen Weisen durchgeführt werden, um einen Bereich des ersten Kontaktbügels anzuordnen, so dass sie in einer Ebene angeordnet ist, die weiter von der Oberseite des Halbleiterbauelements entfernt ist, als die gesamte Oberfläche des zweiten Kontaktbügels.
  • Die erfindungsgemäße Anordnung kann durch eine passende Auswahl der Größe des ersten und zweiten Kontaktbügels realisiert werden. Beispielsweise kann ein erster Kontaktbügel mit einer Dicke, die größer als die Dicke des zweiten Kontaktbügels ist, bereitgestellt werden. Nachdem die Unterseiten des ersten und zweiten Kontaktbügels auf der Oberseite des Halbeiterbauteils montiert wurden, ist die obere Oberfläche des ersten Kontaktbügels in einer Ebene angeordnet, die höher ist, als die gesamte obere Oberfläche des zweiten Kontaktbügels.
  • Die Form des ersten und zweiten Kontaktbügels kann eingestellt werden, so dass die obere Oberfläche des ersten Kontaktbügels zumindest teilweise auf einer Ebene angeordnet ist, die weiter entfernt von der Oberseite des Halbleiterbauelements ist, als die obere Oberfläche des zweiten Kontaktbügels. Wenn ein oder beide der Kontaktbügel einen U-förmigen Querschnitt haben, kann die Höhe der Seitenwänden eingestellt werden, so dass der Boden der U-Form in einer unterschiedlichen Ebene angeordnet wird. Die Seitenwände des ersten Kontaktbügels können größer sein, als die Seitenwände des zweiten Kontaktbügels. Nach der Montage der Kontaktbügel auf der Oberseite des Halbleiterbauelements sieht die Unterseite des Bodens der U-Form die obere Oberseite des Kontaktbügels vor. Die Unterseite des Bodens des ersten Kontaktbügels sieht somit die Kühlanbindungsfläche vor.
  • Das erfindungsgemäße Verfahren kann einen weiteren zusätzlichen Schritt aufweisen, bei dem das Halbleiterbauelement in eine Kunststoffgehäusemasse eingebettet wird. Dies wird so durchgeführt, dass die obere Oberfläche des ersten Kontaktbügels zumindest teilweise frei von der Kunststoffgehäusemasse ist, und die gesamte obere Oberfläche des zweiten Kontaktbügels von der Kunststoffgehäusemasse umhüllt wird. Das Halbleiterbauteil weist somit eine Oberseite auf, in der eine Kühlanbindungsfläche frei von der Kunststoffmasse ist. Diese Kühlanbindungsfläche bildet somit ein Teil der äußeren Oberfläche des Bauteilgehäuses. Der zweite Kontaktbügel ist dagegen in der Kunststoffgehäusemasse eingebettet.
  • In einer weiteren Durchführungsform wird das Halbleiterbauelement und der Schaltungsträger in die Kunststoffmasse so eingebettet, dass die untere Seite der Chipinsel und die unteren Seiten der Flachleiter frei von der Kunststoffgehäusemasse sind. Die frei liegende Seiten der Chipinsel sowie der Flachleiter sehen somit die Außenkontaktanschlüsse des Halbleiterbauteils vor.
  • In einer Durchführungsform wird der erste Kontaktbügel mit einer Höhe c seines ersten Kontaktbereichs und der zweite Kontaktbügel mit einer Höhe d seines Kontaktbereichs bereitgestellt. Die Höhe des ersten Kontaktbereichs des ersten Kontaktbügels ist größer als die Höhe des ersten Kontaktbereichs des zweiten Kontaktbügels. Der erste Kontaktbereich des ersten Kontaktbügels wird auf der ersten Elektrode angeordnet und der erste Kontaktbereich des zweiten Kontaktbügels wird auf der Steuerungselektrode angeordnet. Durch dieses Verfahren wird eine Anordnung vorgesehen, wobei die Oberseite des ersten Bereichs des ersten Kontaktbügels in einer Ebene angeordnet ist, die weiter von der Oberseite des Halbleiterbauelements entfernt ist, als die gesamte Oberfläche des zweiten Kontaktbügels.
  • In einer weiteren Durchführungsform wird die Dicke des ersten Kontaktbereichs und die Dicke des zweiten Kontaktbereichs des ersten Kontaktbügels ungefähr gleich gestellt und/oder die Dicke des ersten Kontaktbereichs und die Dicke des zweiten Kontaktbereichs des zweiten Kontaktbügels ungefähr gleich gestellt.
  • In einer weiteren Ausführungsform ist die Dicke des ersten Kontaktbereichs des ersten Kontaktbügels größer als die Dicke des ersten Kontaktbereichs des zweiten Kontaktbügels. Diese Größenanordnung führt nach der Montage der Kontaktbügel auf dem Halbleiterbauelement und dem Schaltungsträger zu einer erfindungemäßen Anordnung der oberen Oberfläche des ersten und zweiten Kontaktbügels.
  • Der erste Kontaktbügel kann mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der ersten Elektrode und/oder mit dem ersten Flachleiter elektrisch verbunden werden. Der zweite Kontaktbügel kann mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der Steuerungselektrode und/oder mit dem Steuerungsflachleiter elektrisch verbunden werden.
  • Die Erfindung sieht ein Halbleiterbauteil vor, das zwei Kontaktbügel mit unterschiedlichen Materialstärken zur Kontaktierung der Elektroden auf der Oberseite des Halbleiterbauelements aufweist. Die Source-Elektrode lässt sich als Kühlanbindung nutzen, ohne dass der Gate-Kontaktbügel auf der Gehäuseoberseite kurzgeschlossen wird. Damit ist eine kundenseitige Isolation der Gehäuseoberseite vor der Kühlkörpermontage nicht mehr notwendig. Die erfindungsgemäße Anordnung ist vorteilhaft bei n-Kanal-MOSFETs, da der Source-Kontakt für n-Kanal-MOSFETs in Halbbrücken geerdet ist.
    •
  • Die Erfindung wird nun anhand der Figuren näher erläutert.
  • 1 zeigt eine Draufsicht eines erfindungsgemäßen Halbleiterbauteils,
  • 2 zeigt einen Querschnitt A-A des Halbleiterbauteils nach der 1.
  • 1 zeigt eine Draufsicht eines erfindungsgemäßen Halbleiterbauteils 1, das ein Halbleiterbauelement 2 und einen Schaltungsträger 3 aufweist.
  • Das Halbleiterbauelement 2 ist ein vertikales Leistungs-MOSFET mit einer Oberseite 4 und einer Rückseite 5. Eine Source-Elektrode 6 und eine Gate-Elektrode 7 sind auf der Oberseite 4 des Halbleiterbauelements 2 angeordnet. Die Gate-Elektrode 7 ist in einer Ecke der Oberseite 4 angeordnet und die Source-Elektrode 6 hat eine Fläche, die der bleibende Fläche der Oberseite entspricht. Eine Drain-Elektrode 8 ist auf der Rückseite 5 des Halbleiterbauelements 2 angeordnet.
  • Der Schaltungsträger 3 weist eine Chipinsel 9 und acht Flachleiter 10 auf. Vier Flachleiter 10 sind jeweils an zwei gegenüberliegenden Seiten der Chipinsel 9 angeordnet. An einer Seite der Chipinsel 9 ragen die vier Flachleiter 10 aus der Chipinsel 9 hinaus und sehen vier Drain-Flachleiter 11 vor. An der gegenüberliegenden Seite der Chipinsel 9 sind die vier Flachleiter 10 neben der Chipinsel 9 angeordnet und stehen nicht in direktem Kontakt mit der Chipinsel 9. Drei benachbar te Flachleiter 10 sind mit einer Kontaktfläche 12, die zwischen den inneren Enden der drei Flachleiter 10 angeordnet ist, verbunden. Die äußeren Bereiche der drei Flachleiter 10 sehen die Source-Flachleiter 13 vor. Der weitere Flachleiter 10 ist neben der Gate-Elektrode 7 angeordnet und sieht die Gate-Flachleiter 14 vor. Das innere Ende der Gate-Flachleiter, das neben der Chipinsel angeordnet ist, sieht eine Kontaktfläche vor.
  • Die Rückseite 5 des Halbleiterbauelements 2 ist auf der Chipinsel 9 montiert und ist über eine Diffusionslotverbindung 15 mit der Chipinsel 9 und den vier Drain-Flachleitern 11 elektrisch verbunden. Diese Anordnung ist in der 2 zu sehen.
  • Die Source-Elektrode 6 ist über einen Source-Kontaktbügel 16 mit der Kontaktfläche 12 der Source-Flachleiter 13 elektrisch verbunden. Der Source-Kontaktbügel 16 weist einen ersten Kontaktbereich 17 auf, der über Diffusionslot 36 auf der Source-Elektrode montiert ist. Ein zweiter Kontaktbereich 18 des Source-Kontaktbügels 16 ist über Diffusionslot 36 auf der Kontaktfläche 12 der Source-Flachleiter 13 montiert. Der Source-Kontaktbügel 16 ist L-förmig. Die Form und Größe des ersten Kontaktbereichs 17 entspricht der Form und Größe der Source-Elektrode 6 und die Form und Größe des zweiten Bereichs 18 der Form und Größe der Source-Kontaktfläche 12. Dadurch ist die Grenze zwischen dem ersten Kontaktbereich 17 des Source-Kontaktbügels 16 und der Source-Elektrode 6 und zwischen dem zweiten Kontaktbereich 18 des Source-Kontaktbügels 16 und der Source-Kontaktfläche 12 erhöht. Der elektrische Widerstand der Grenzen und die damit verbundenen Verluste sind somit reduziert.
  • Die Gate-Elektrode 7 ist über einen zweiten Kontaktbügel 19 mit dem Gate-Flachleiter 14 elektrisch verbunden. Der Gate-Kontaktbügel 19 weist einen ersten Kontaktbereich 20, der über Diffusionslot 36 auf der Gate-Elektrode 7 montiert ist, und einen zweiten Kontaktbereich 21, der über Diffusionslot 36 auf der Kontaktfläche 22 der Gate-Flachleiter 14 montiert ist, auf. Das Halbleiterbauteil 1 weist auch eine in 1 nicht gezeigte Kunststoffgehäusemasse 23 auf.
  • 2 zeigt einen Ausschnitt eines Querschnitts A-A des Halbleiterbauteils 1 der 1, in dem die Höhenanordnung des Source-Kontaktbügels 16 und Gate-Kontaktbügels 19 zu sehen ist.
  • Die Rückseite 5 des Halbleiterbauelements 1 ist über eine Diffusionslotverbindung 15 auf der Oberseite der Chipinsel 9 montiert. Die Drain-Elektrode 8, die auf der Rückseite 5 des Halbleiterbauelements 2 angeordnet ist, ist in elektrischer Verbindung mit der Chipinsel 9 und dem Drain-Flachleiter 11.
  • Der Source-Kontaktbügel 16 weist einen U-förmigen Längsquerschnitt auf. Der erste Kontaktbereich 17 und der zweite Kontaktbereich 18 des Source-Kontaktbügels 16 haben jeweils die Form eines Beins 24, 25, das aus den zwei gegenüberliegenden Rändern eines Plattenbereichs 26 senkrecht herausragt. Die Unterseiten der Beine bilden die erste Kontaktfläche 35 und die zweite Kontaktfläche 27 des Source-Kontaktbügels 16, die auf der Source-Elektrode 6 bzw. Source-Kontaktfläche 12 der Source-Flachleiter 13 montiert sind.
  • Der Gate-Kontaktbügel 19 weist auch eine Platte 28 mit zwei herausragenden Beinen 29, 30, die den ersten Kontaktbereich 20 und den zweiten Kontaktbereich 21 des Gate-Kontaktbügels 19 formen. Die Beine 29, 30 ragen senkrecht aus der Unterseite der Platte 28 heraus. Die Unterseite des ersten Beins 29 sieht die erste Kontaktfläche 31 des Gate-Kontaktbügels 19 vor und die Unterseite des zweitens Beins sieht die zweite Kontaktfläche 32 des Gate-Kontaktbügels 19 vor.
  • Der Source-Kontaktbügel 16 weist eine Materialstärke a auf, die im Plattenbereich 26 und im ersten Bein 24 und im zweiten Bein 25 ungefähr gleich ist. Der Gate-Kontaktbügel 19 weist eine Materialstärke b auf, die im Plattenbereich 28 und im ersten Bein 29 und im zweiten Bein 30 ungefähr gleich ist. Die Materialstärke a des Source-Kontaktbügels 16 ist größer als die Materialstärke b des Gate-Kontaktbügels 19.
  • Der erste Kontaktbereich 17 des Source-Kontaktbügels 16 weist eine Höhe c auf, die größer ist, als die Höhe d des ersten Kontaktbereichs 20 des Gate-Kontaktbügels 19.
  • Die obere Oberfläche 33 des Plattenbereichs 26 des Source-Kontaktbügels 16 ist erfindungsgemäß in einer Ebene angeordnet, die weiter von der Oberfläche 3 des Halbleiterbauelements 2 entfernt ist, als die gesamte obere Oberfläche 34 des Gate-Kontaktbügels 19.
  • Die obere Oberfläche 33 des Plattenbereichs 26 des Source-Kontaktbügels 16 sieht somit eine Kühlanbindungsfläche vor.
  • Das Halbleiterbauteil 1 weist ferner eine Kunststoffgehäusemasse 23 auf, die das Halbleiterbauelement 2, den Gate-Kontaktbügel 19 und die Oberseiten der Chipinsel 9 und der Flachleiter 10 umhüllt. Die Unterseite der Chipinsel 9 sowie die Unterseiten der Flachleiter 10 bleiben frei von der Kunststoffgehäusemasse 23 und bilden die Außenkontaktflächen 35 des Halbleiterbauteils 1. Die obere Oberfläche 33 des Plattenbereichs 28 des Source-Kontaktbügels 16 ist frei von der Kunststoffgehäusemasse 23. Die Randseiten der Beine 24, 25 sind jedoch in der Kunststoffgehäusemasse eingebettet. Die Gehäuseoberfläche weist somit einen metallischen Bereich 33 auf, der von der Kunststoffgehäusemasse 23 umgeben ist.
  • Der Gate-Kontaktbügel 19 ist in der Kunststoffgehäusemasse 23 eingebettet und ist folglich über die Kunststoffgehäusemasse 23 elektrisch isoliert. Ein zusätzlicher nicht hier gezeigter Kühlkörper kann auf die frei liegende obere Oberfläche 33 des Source-Kontaktbügels 16 ohne eine zusätzliche elektrische Isolierung zwischen dem Kühlkörper und dem Gate-Kontaktbügel 19 montiert werden. Die kundenseitige Montage eines Kühlkörpers auf dem Halbeiterbauteil 1 ist somit vereinfacht.
  • Das Halbleiterbauteil 1 wird durch das folgende Verfahren hergestellt. Die Rückseite 4 des Halbleiterbauelements 2 wird mittels eines Diffusionslots auf der Chipinsel montiert. Der erste Kontaktbereich 20 des Gate-Kontaktbügels 19 wird auf die Gate-Elektrode 7 und der zweite Kontaktbereich 21 des Gate-Kontaktbügels 19 wird auf den Gate-Flachleiter 14 mittels eines Diffusionslots 36 montiert, um die Gate-Elektrode 7 mit dem Gate-Flachleiter 14 elektrisch zu verbinden.
  • Der erste Kontaktbereich 17 des Source-Kontaktbügels 16 wird auf die Source-Elektrode 6 und der zweite Kontaktbereich 18 des Source-Kontaktbügels 16 wird auf der Source-Kontaktfläche 12 mittels eines Diffusionslots 36 montiert, um die Source-Elektrode 6 mit den Source-Flachleitern 13 elektrisch zu ver binden. Auf Grund der unterschiedlichen Materialstärke a und b und der unterschiedlichen Längen c und d der Beine des Source-Kontaktbügels 16 und des Gate-Kontaktbügels 19 ist die obere Oberfläche 33 des Plattenbereichs 26 des Source-Kontaktbügels 16 in einer Ebene, die weiter von der Oberfläche 3 des Halbleiterbauelements 2 entfernt ist, als die gesamte obere Oberfläche 34 des Gate-Kontaktbügels 19.
  • Anschließend wird das Halbleiterbauelement 2, der Gate-Kontaktbügel 19, die Oberseite der Chipinsel 9 und der Flachleiter 10 und die Randseiten des Source-Kontaktbügels 16 in eine Kunststoffgehäusemasse 23 eingebettet. Die obere Oberfläche 33 des Plattenbereichs 26 des Source-Kontaktbügels 16 ist frei von der Kunststoffgehäusemasse 23 und sieht eine Kühlanbindungsfläche für das Halbleiterbauteil 1 vor.
    • 1
    Halbleiterbauteil
    2
    Halbleiterbauelement
    3
    Flachleiterrahmen
    4
    Oberseite
    5
    Rückseite
    6
    Source-Elektrode
    7
    Gate-Elektrode
    8
    Drain-Elektrode
    9
    Chipinsel
    10
    Flachleiter
    11
    Drain-Flachleiter
    12
    Source-Kontaktfläche
    13
    Source-Flachleiter
    14
    Gate-Flachleiter
    15
    Diffusionslot
    16
    Source-Kontaktbügel
    17
    erster Kontaktbereich des Source-Kontaktbügels
    18
    zweiter Kontaktbereich des Source-Kontaktbügels
    19
    Gate-Kontaktbügel
    20
    erster Kontaktbereich des Gate-Kontaktbügels
    21
    zweiter Kontaktbereich des Gate-Kontaktbügels
    22
    Gate-Kontaktfläche
    23
    Kunststoffgehäusemasse
    24
    erstes Bein des Source-Kontaktbügels
    25
    zweites Bein des Source-Kontaktbügels
    26
    Plattenbereich des Source-Kontaktbügels
    27
    zweite Kontaktfläche des Source-Kontaktbügels
    28
    Plattenbereich des Gate-Kontaktbügels
    29
    erstes Bein des Gate-Kontaktbügels
    30
    zweites Bein des Gate-Kontaktbügels
    31
    erste Kontaktfläche des Gate-Kontaktbügels
    32
    zweite Kontaktfläche des Gate-Kontaktbügels
    33
    Kühlanbindungsfläche
    34
    obere Oberfläche des Gate-Kontaktbügels
    35
    erste Kontaktfläche des Source-Kontaktbügels
    36
    Diffusionslot

Claims (19)

  1. Halbleiterbauteil (1), das folgende Merkmale aufweist: – ein Halbleiterbauelement (2) mit einer Oberseite (4) und einer Rückseite (5), wobei mindestens eine erste Elektrode (6) und mindestens eine Steuerungselektrode (7) auf der Oberseite (4) angeordnet sind und wobei eine zweite Elektrode (8) auf der Rückseite (5) angeordnet ist, – ein Schaltungsträger (3), der eine Chipinsel (9) und mehrere Flachleiter (10) aufweist, wobei die Rückseite (5) des Halbleiterbauelements (2) auf der Chipinsel (9) montiert ist, – mindestens ein erster Kontaktbügel (16), der einen ersten Kontaktbereich (17) und einen zweiten Kontaktbereich (18) aufweist, und wobei die erste Elektrode (6) über den ersten Kontaktbügel (16) mit einem ersten Flachleiter (13) elektrisch verbunden ist, – mindestens ein zweiter Kontaktbügel (19), der einen ersten Kontaktbereich (20) und einen zweiten Kontaktbereich (21) aufweist, und wobei die Steuerungselektrode (7) über den zweiten Kontaktbügel (19) mit einem Steuerungsflachleiter (14) elektrisch verbunden ist, dadurch gekennzeichnet, dass die obere Oberfläche (33) des ersten Kontaktbügels (16) zumindest teilweise in einer Ebene angeordnet ist, die weiter von der Oberseite (4) des Halbleiterbauelements (2) entfernt ist, als die gesamte obere Oberfläche (34) des zweiten Kontaktbügels (19).
  2. Halbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) ferner eine Kunststoffgehäusemasse (23) aufweist, wobei die obere Oberfläche (33) des ersten Kontaktbügels (16) zumindest teilweise frei von der Kunststoffgehäusemasse (23) ist, und die obere Oberfläche (34) des zweiten Kontaktbügels (19) von der Kunststoffgehäusemasse (23) umhüllt ist.
  3. Halbleiterbauteil (1) nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der erste Kontaktbereich (17) des ersten Kontaktbügels (16) auf der ersten Elektrode (6) angeordnet ist und der erste Kontaktbereich (20) des zweiten Kontaktbügels (19) auf der Steuerungselektrode (7) angeordnet ist, wobei die Höhe c des ersten Kontaktbereichs (17) des ersten Kontaktbügels (16) größer ist als die Höhe d des ersten Kontaktbereichs (20) des zweiten Kontaktbügels (19).
  4. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Kontaktbereich (17) des ersten Kontaktbügels (16) auf der ersten Elektrode (6) angeordnet ist und der erste Kontaktbereich (20) des zweiten Kontaktbügels (19) auf der Steuerungselektrode (7) angeordnet ist, wobei die Dicke a des ersten Kontaktbereichs (17) des ersten Kontaktbügels (16) größer ist als die Dicke b des ersten Kontaktbereichs (20) des zweiten Kontaktbügels (19).
  5. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke des ersten Kontaktbereichs (17) und die Dicke des zweiten Kontaktbereichs (19) des ersten Kontaktbügels (16) ungefähr gleich ist und die Dicke des ersten Kontaktbereichs (20) und die Dicke des zweiten Kontaktbereichs (21) des zweiten Kontaktbügels (19) ungefähr gleich ist.
  6. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die untere Seite der Chipinsel (9) und die unteren Seiten der Flachleiter (10) frei von der Kunststoffgehäusemasse (23) sind.
  7. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Kontaktbügel (16) mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der ersten Elektrode (6) und/oder dem ersten Flachleiter (13) elektrisch verbunden ist.
  8. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Kontaktbügel (19) mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der Steuerungselektrode und/oder mit dem Steuerungsflachleiter (14) elektrisch verbunden ist.
  9. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbeiterbauelement (2) ein vertikales Leistungshalbleiterbauelement ist.
  10. Halbleiterbauteil (1) nach Anspruch 9, dadurch gekennzeichnet, dass das vertikale Leistungshalbleiterbauelement (2) ein MOSFET, ein IGBT oder ein BJT ist.
  11. Halbleiterbauteil (1) nach Anspruch 9 dadurch gekennzeichnet, dass das vertikale Leistungshalbleiterbauelement (2) ein n-Kanal-MOSFET ist.
  12. Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil ein SO8- oder ein TO252- oder ein PowerSO- oder ein PowerQFN- oder ein VQFN- oder ein TO3- oder ein TO220-Gehäuse aufweist.
  13. Verfahren zur Herstellung eines Halbleiterbauteils (1), das die folgenden Schritte aufweist, – Bereitstellen eines Halbleiterbauelements (2) mit einer Oberseite (4) und einer Rückseite (5), wobei mindestens eine erste Elektrode (6) und mindestens eine Steuerungselektrode (7) auf der Oberseite (4) angeordnet sind, und wobei eine zweite Elektrode (8) auf der Rückseite (5) angeordnet ist, – Bereitstellen eines Schaltungsträgers (3), der eine Chipinsel (9) und mehrere Flachleiter (10) aufweist, – Montieren der Rückseite (5) des Halbleiterbauelements (2) auf der Chipinsel (9), – Bereitstellen mindestens eines ersten Kontaktbügels (16), der einen ersten Kontaktbereich (17) und einen zweiten Kontaktbereich (18) aufweist, – Bereitstellen mindestens eines zweiten Kontaktbügels (19), der einen ersten Kontaktbereich (20) und einen zweiten Kontaktbereich (21) aufweist, – Erzeugen einer elektrischen Verbindung zwischen der ersten Elektrode (6) und einem ersten Flachleiter (13) über dem ersten Kontaktbügel (16), – Erzeugen einer elektrischen Verbindung zwischen der Steuerungselektrode (7) mit einem Steuerungsflachleiter (14) über einem zweiten Kontaktbügel (19), – Anordnung des ersten Kontaktbügels (16) und des zweiten Kontaktbügels (19), so dass die obere Oberfläche (33) des ersten Kontaktbügels (16) zumindest teilweise auf einer Ebene angeordnet ist, die weiter entfernt von der Oberseite (4) des Halbleiterbauelements (2) ist, als die gesamte obere Oberfläche (34) des zweiten Kontaktbügels (19).
  14. Verfahren nach Anspruch 13, das den folgenden zusätzlichen Schritt aufweist: – Einbetten des Halbleiterbauelements (2) in eine Kunststoffgehäusemasse (23), so dass die obere Oberfläche (33) des ersten Kontaktbügels (16) zumindest teilweise frei von der Kunststoffgehäusemasse (23) ist, und so dass die gesamte obere Oberfläche (34) des zweiten Kon taktbügels (19) von der Kunststoffgehäusemasse (23) umhüllt wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Halbleiterbauelement (2) und der Schaltungsträger (3) in die Kunststoffmasse (23) so eingebettet werden, dass die untere Seite der Chipinsel (9) und die unteren Seiten der Flachleiter (10) frei von der Kunststoffgehäusemasse (23) sind.
  16. Verfahren nach einem der Ansprüche 13 bis 15 dadurch gekennzeichnet, dass die Höhe c des ersten Kontaktbereichs (17) des ersten Kontaktbügels (16) größer ist, als die Höhe d des ersten Kontaktbereichs (20) des zweiten Kontaktbügels (19), und der erste Kontaktbereich (17) des ersten Kontaktbügels (16) auf der ersten Elektrode (6) angeordnet wird und der erste Kontaktbereich (20) des zweiten Kontaktbügels (19) auf der Steuerungselektrode (7) angeordnet wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16 dadurch gekennzeichnet, dass die Dicke a des ersten Kontaktbereichs (17) des ersten Kontaktbügels (16) größer ist als die Dicke b des ersten Kontaktbereichs (20) des zweiten Kontaktbügels (19).
  18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass der erste Kontaktbügel (16) mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der ersten Elektrode (6) und/oder mit dem ersten Flachleiter (13) elektrisch verbunden wird.
  19. Verfahren nach einem der Ansprüche 13 bis 18, dadurch gekennzeichnet, dass der zweite Kontaktbügel (19) mittels Weichlot oder Diffusionslot oder eines elektrisch leitenden Klebstoffs mit der Steuerungselektrode (7) und/oder mit dem Steuerungsflachleiter (14) elektrisch verbunden wird.
DE102005057401A 2005-11-30 2005-11-30 Halbleiterbauteil und Verfahren zu dessen Herstellung Expired - Fee Related DE102005057401B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005057401A DE102005057401B4 (de) 2005-11-30 2005-11-30 Halbleiterbauteil und Verfahren zu dessen Herstellung
US11/565,189 US7745929B2 (en) 2005-11-30 2006-11-30 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005057401A DE102005057401B4 (de) 2005-11-30 2005-11-30 Halbleiterbauteil und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102005057401A1 true DE102005057401A1 (de) 2007-05-31
DE102005057401B4 DE102005057401B4 (de) 2009-10-08

Family

ID=38037839

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005057401A Expired - Fee Related DE102005057401B4 (de) 2005-11-30 2005-11-30 Halbleiterbauteil und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7745929B2 (de)
DE (1) DE102005057401B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014146830A1 (de) * 2013-03-20 2014-09-25 Robert Bosch Gmbh Leistungsmodul mit mindestens einem leistungsbauelement
US8987879B2 (en) 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
DE102015100862B4 (de) 2014-01-28 2022-01-27 Infineon Technologies Ag Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
DE102007035902A1 (de) * 2007-07-31 2009-02-05 Siemens Ag Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
DE102009051129A1 (de) * 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US8486757B2 (en) 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
US9478484B2 (en) 2012-10-19 2016-10-25 Infineon Technologies Austria Ag Semiconductor packages and methods of formation thereof
US9961798B2 (en) 2013-04-04 2018-05-01 Infineon Technologies Austria Ag Package and a method of manufacturing the same
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
US9443787B2 (en) 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
DE102017108172B4 (de) 2017-04-18 2022-01-13 Infineon Technologies Austria Ag SMD-Package und Verfahren zur Herstellung eines SMD-Packages
KR20190071111A (ko) * 2017-12-14 2019-06-24 삼성전자주식회사 엑스선 검사 장비 및 이를 이용하는 반도체 장치 제조 방법
EP3633715A1 (de) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Mehrklippstruktur für das die-bonden

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465276B2 (en) * 2000-05-18 2002-10-15 Siliconx (Taiwan) Ltd. Power semiconductor package and method for making the same
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021838A1 (de) * 2004-05-04 2005-09-08 Infineon Technologies Ag Halbleiterbauelement mit Kühlvorrichtung
WO2006068642A1 (en) * 2004-12-20 2006-06-29 Semiconductor Components Industries, L.L.C. Semiconductor package structure having enhanced thermal dissipation characteristics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465276B2 (en) * 2000-05-18 2002-10-15 Siliconx (Taiwan) Ltd. Power semiconductor package and method for making the same
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987879B2 (en) 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
WO2014146830A1 (de) * 2013-03-20 2014-09-25 Robert Bosch Gmbh Leistungsmodul mit mindestens einem leistungsbauelement
DE102015100862B4 (de) 2014-01-28 2022-01-27 Infineon Technologies Ag Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Also Published As

Publication number Publication date
DE102005057401B4 (de) 2009-10-08
US20070145573A1 (en) 2007-06-28
US7745929B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE19926128B4 (de) Leistungs-Halbleiterbauteil-Gehäuse
DE102006012429B4 (de) Halbleitervorrichtung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102012219791A1 (de) Niederinduktives leistungsmodul
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102004060935B4 (de) Leistungshalbleitervorrichtung
DE102021000469A1 (de) Elektronische Vorrichtung
DE112018001927T5 (de) Halbleiterbauelement
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102017207727B4 (de) Halbleiteranordnung
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE602004011195T2 (de) Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren
DE102005030247B4 (de) Leistungshalbleitermodul mit Verbindungselementen hoher Stromtragfähigkeit
DE102020106492A1 (de) Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
DE10303463B4 (de) Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE10316136A1 (de) Gekapselte Leistungshalbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee