-
Die
Erfindung betrifft einen Zufallsbitgenerator und einen Zufallszahlengenerator,
welcher den Zufallsbitgenerator verwendet.
-
Mit
der zunehmenden Bedeutung von Informationssicherheit, werden Zufallszahlengeneratoren,
welche einen Chiffrierschlüssel
und einen Decodierschlüssel
erzeugen, für
viele Arten von elektronischen Systemen immer wichtiger. Zur Einbettung
in ein mobiles System, wie einer Smartcard, sollte der Zufallszahlengenerator
eine einfache Konfiguration aufweisen und wenig Energie verbrauchen.
Insbesondere wenn der Zufallszahlengenerator in einen Halbleiterchip
implementiert wird, sollte der Zufallszahlengenerator kompakt aufgebaut
sein.
-
1 zeigt
ein Blockdiagramm eines herkömmlichen
Zufallszahlengenerators, welcher ein analoges System verwendet.
Der Zufallszahlengenerator umfasst einen Zufallsbitgenerator (RBG) 100, einen
Nachverarbeitungsprozessor 200 und einen Ausgabepuffer 300.
Der RBG 100, welcher als eine analoge Signalverarbeitungseinheit
ausgeführt
ist, erzeugt ein vorbestimmtes Zufallsbitsignal durch Verwendung
einer Rauschquelle.
-
Der
Nachverarbeitungsprozessor 200, welcher als eine digitale
Signalverarbeitungseinheit ausgeführt ist, empfängt das
Zufallsbitsignal und führt eine
vorbestimmte digitale Signalverarbeitung mit dem empfangenen Zufallsbitsignal
aus. Als Ergebnis der digitalen Signalverarbeitung kann die Zufälligkeit des
Zufallsbits erhöht
werden. Durch die digitale Signalverarbeitung werden Algorithmen
für das
Zufallsbitsignal, wie Korrektur und Kompression, digital verarbeitet.
Das Zufallsbitsignal mit welchem die digitale Signalverarbeitung
ausgeführt
wurde, wird über
den Ausgabepuffer 300 nach außen übertragen.
-
Ein
typischer Weg, um das Zufallsbitsignal durch Verwendung eines analogen
Signals zu erzeugen, besteht darin, dass weißes Rauschen verwendet wird,
welches von einem Widerstand erhalten wird, der nicht auf einer
konstanten Spannung gehalten wird. Da der Spannungspegel eines Rauschsignals
typischerweise sehr niedrig ist, kann das Rauschsignal erst nach
einer Verstärkung
durch einen Verstärker
mit einem sehr hohen Verstärkungsfaktor
verwendet werden.
-
Allgemein
verbraucht der Verstärker
viel Energie, wodurch der Energieverbrauch eines Systems und die
Abmessung eines Chips vergrößert werden. Des
Weiteren wird im Verstärker
das Störungsunterdrückungsverhältnis einer
Stromversorgung (PSRR) durch a) Rauschen, das von peripheren digitalen
Logikschaltungen verursacht wird, die bei hohen Frequenzen auf einem
Halbleiterchip arbeiten, b) Stromversorgungsrauschen und c) Flimmerrauschen
verschlechtert. In anderen Worten ausgedrückt, der Verstärker kann
eine unerwartete Spannung oder einen unerwarteten Strom aufgrund
verschiedener Rauscharten ausgeben.
-
Um
den Einfluss der digitalen, bei hohen Frequenzen arbeitenden Schaltungen
zu verhindern oder so gut wie möglich
zu reduzieren, sollte der Verstärker
von den peripheren Schaltungen getrennt sein. Die Trennung des Verstärkers von
den peripheren Schaltungen kann jedoch nicht einfach implementiert
werden und erfordert eine große
Fläche.
Zudem sollten, um Rauschspitzen von einer Stromversorgung zu unterdrücken, ein
Widerstand mit einem großen
Widerstandswert und ein Kondensator mit einer großen Kapazität in der
Stromversorgung installiert werden.
-
In
Craig S. Petrie & J.
Alvin Connelly: "A
Noise-Based IC Random Number Generator for Applications in Cryptography", IEEE Trans. on
Circuits and Systems – I:
Fundamental Theory and Applications, Vol. 47, No. 5, Mai 2000, Seiten
615–621
ist ein Zufallszahlengenerator beschrieben, der aus einer analogen
Rauschspannung mit Hilfe eines Komparators eine digitale Zufallszahlenfolge
erzeugt, die in einer Datenspeichereinheit gespeichert und von dieser ausgegeben
wird.
-
In
M. Bucci et al.: "A
High-Speed Oscillator-Based Truly Random Number Source for Cryptographic
Applications on a Smart Card IC",
IEEE Trans. on Computers, Vol. 52, No. 4, April 2003, Seiten 403–409 ist
ein Zufallszahlengenerator beschrieben, der eine Zufallszahl unter
Verwendung einer verstärkten
thermischen Rauschquelle in Verbindung mit einem Jitter-behafteten
Oszillator erzeugt.
-
Als
technisches Problem liegt der vorliegenden Erfindung zugrunde, einen
Zufallsbitgenerator und einen Zufallszahlengenerator zur Verfügung zu stellen,
welche in der Lage sind, die oben angegebenen Schwierigkeiten des
Standes der Technik wenigstens teilweise zu vermeiden, und insbesondere so
realisiert werden können,
dass sie wenig Energie und Schaltungsfläche verbrauchen.
-
Die
Erfindung löst
dieses Problem durch Bereitstellen eines Zufallsbitgenerators mit
den Merkmalen des Patentanspruchs 1 und eines Zufallszahlengenerators
mit den Merkmalen des Patentanspruchs 6. Vorteilhafte Weiterbildungen
der Erfindung sind in den abhängigen
Ansprüchen
angegeben.
-
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie die zu deren besserem Verständnis oben erläuterten,
herkömmlichen
Ausführungsbeispiele
sind in den Zeichnungen dargestellt.
-
Es
zeigen:
-
1 ein
Blockdiagramm eines herkömmlichen
Zufallszahlengenerators in einem analogen System,
-
2 ein
Blockdiagramm eines erfindungsgemäßen Zufallsbitgenerators mit
geringem Energiebedarf,
-
3 ein
Schaltbild eines multiplizierenden Digital/Analog-Wandlers (MDAC)
aus 2 während eines
Abtast-/Haltemodus,
-
4 ein
Schaltbild des MDAC aus 2 während eines Verstärkungsmodus,
-
5A ein
Schaltbild des MDAC aus 2 während eines Abtast-/Haltemodus,
-
5B ein
Schaltbild des MDAC aus 2 während eines ersten Schritts
des Verstärkungsmodus
und
-
5C ein
Schaltbild des MDAC aus 2 während eines zweiten Schritts
des Verstärkungsmodus.
-
2 zeigt
ein Blockdiagramm eines Zufallsbitgenerators mit geringem Energiebedarf
gemäß einem
exemplarischen Ausführungsbeispiel
der Erfindung. Der Zufallsbitgenerator umfasst einen multiplizierenden
Digital/Analog-Wandler (MDAC) 210, einen Komparator 230 und
eine Datenspeichereinheit 250. Der MDAC 210 gibt
eine vorbestimmte Analogspannung Vout1 aus, welche durch Verwendung
einer Massespannung GND, einer Referenzspannung Vref, einer Anfangsspannung
Vin und eines Digitalsignals Dout erzeugt wird. Der MDAC 210 umfasst
einen Operationsverstärker
OP AMP, einen ersten Kondensator C1, einen zweiten Kondensator C2,
einen ersten Schalter SW1, einen zweiten Schalter SW2, einen dritten
Schalter SW3 und einen vierten Schalter SW4.
-
Ein
positiver Eingangsanschluss (+) des Operationsverstärker OP
AMP ist mit der Massespannung GND verbunden und ein Ausgangsanschluss
des Operationsverstärkers
OP AMP gibt die Analogspannung Vout1 aus. Ein negativer Anschluss des
ersten Kondensators C1 ist mit einem negativen Eingangsanschluss
(–) des
Operationsverstärker
OP AMP verbunden. Ein negativer Anschluss des zweiten Kondensators
C2 ist ebenfalls mit dem negativen Eingangsanschluss (–) des Operationsverstärkers OP
AMP verbunden.
-
Der
erste Schalter SW1 wählt
entweder die Referenzspannung Vref oder die Massespannung GND aus,
welche jeweils mit Eingangsanschlüssen des ersten Schalters SW1
verbunden sind, und überträgt die ausgewählte Spannung
in Reaktion auf das Digitalsignal Dout an einen Ausgangsanschluss
des ersten Schalters SW1. Der zweite Schalter SW2 wählt entweder
den Ausgangsanschluss des ersten Schalters SW1 oder die Anfangsspannung
Vin oder die Analogspannung Vout1 aus und überträgt die Auswahl in Reaktion
auf ein erstes Steuersignal CON1 an einen positiven Anschluss des
ersten Kondensators C1. Der dritte Schalter SW3 wählt entweder
die Anfangsspannung Vin oder die Analogspannung Vout1 aus und überträgt die Auswahl
in Reaktion auf ein zweites Steuersignal CON2 an einen positiven
Anschluss des zweiten Kondensators C2. Der vierte Schalter SW4 verbindet
in Reaktion auf ein drittes Steuersignal CON3 selektiv den negativen
Eingangsanschluss (–)
und den Ausgangsanschluss des Operationsverstärkers OP AMP. Die Anschlüsse sind miteinander
verbunden, wenn der vierte Schalter SW4 leitend geschaltet ist,
d.h. in der geschlossenen Position ist.
-
Der
Komparator 230 gibt eine Gleichspannung Vout2 aus, welche
durch den Vergleich der Analogspannung Vout1 mit der Massespannung GND
bestimmt wird. Die Datenspeichereinheit 250 speichert ein
vorbestimmtes Digitalsignal, welches mit der Gleichspannung Vout2
korrespondiert, und gibt das Digitalsignal Dout aus. Der Operationsverstärker OP
AMP kann generell als zweistufiger Operationsverstärker ausgeführt sein,
welcher durch einen niedrigen Energieverbrauch charakterisiert ist. Der
zweistufige Operationsverstärker
ist ein Operationsverstärker,
welcher aus zwei Stufen aufgebaut ist, wie einer Differenzeingangsstufe
und einer Verstärkungsstufe
oder einer Differenzeingangsstufe und einer Pufferstufe. Der Komparator 230 kann
unter Verwendung eines zweistufigen Operationsverstärkers implementiert
werden, wodurch der Energieverbrauch reduziert wird. Die Datenspeichereinheit 250 kann
durch Verwendung eines D-Flip-Flops implementiert werden.
-
Der
Zufallsbitgenerator 210 kann in zwei Betriebmodi betrieben
werden: einem Abtast-/Haltemodus und einem Verstärkungsmodus. Im Abtast-/Haltemodus wird
eine Spannung, welche anfänglich
abgetastet wurde, im MDAC 210 gehalten und die resultierende
Analogspannung Vout1 wird vom Komparator 230 mit der Massespannung
GND verglichen, woraus die Gleichspannung Vout2 resultiert, welche
in der Datenspeichereinheit 250 gespeichert wird.
-
3 zeigt
ein Schaltbild des MDAC aus 2 während des
Abtast-/Haltemodus.
Im Abtast-/Haltemodus wird die mit dem zweiten Schalter SW2 und
dem dritten Schalter SW3 verbundene Anfangsspannung Vin in Reaktion
auf das erste Steuersignal CON1 bzw. auf das zweite Steuersignal
CON2 ausgewählt.
Der vierte Schalter SW4, welcher in Reaktion auf das dritte Steuersignal
CON3 arbeitet, wird leitend geschaltet, d.h. in die geschlossene
Position gebracht. Der in Reaktion auf das Digitalsignal Dout arbeitende
erste Schalter SW1 wird in diesem Moment nicht benutzt, so dass
es keine Rolle spielt, welcher Eingangsanschluss des ersten Schalters
SW1 ausgewählt
ist.
-
Gemäß den oben
beschriebenen Auswahlvorgängen
der Schalter werden die positiven Anschlüsse jedes Kondensators C1 und
C2 mit der Anfangsspannung Vin versorgt und ihre negativen Anschlüsse sind
mit dem negativen Eingangsanschluss (–) des Operationsverstärkers OP
AMP verbunden. Der negative Eingangsanschluss (–) und der Ausgangsanschluss
des Operationsverstärkers
OP AMP sind miteinander verbunden und der positive Eingangsanschluss
(+) des Operationsverstärkers
OP AMP bleibt mit der Massespannung GND verbunden. Da der Operationsverstärker OP
AMP wie ein Puffer arbeitet, wird der negative Eingangsanschluss
(–) des
Operationsverstärkers
OP AMP zur virtuellen Masse mit einem Spannungspegel der Massespannung
GND. Mit der Annahme, dass jeder Kondensator C1 und C2 die gleiche
Kapazität
C aufweist, werden die Kondensatoren C1 und C2 jeweils mit Ladungen
in Höhe
von C·Vin
geladen. Die beiden Kondensatoren C1 und C2 sind parallel zwischen
die Anfangsspannung Vin und die virtuelle Masse eingeschleift, daher
ist der Gesamtwert der Ladung zwischen der Anfangsspannung Vin und
der virtuellen Masse gleich 2·C·Vin. Im Verstärkungsmodus
werden die während
des Abtast-/Haltemodus gespeicherten Ladungen verstärkt.
-
4 zeigt
ein Schaltbild des MDAC aus 2 während des
Verstärkungsmodus.
Die Datenspeichereinheit 250 wird während einer ersten Periode
auf einen niedrigen logischen Pegel „0" zurückgesetzt.
Der erste Schalter SW1 wählt
in Reaktion auf die Ausgabe des Digitalsignals Dout die Massespannung
GND aus. Im Verstärkungsmodus
wählt der zweite
Schalter SW2 die Ausgabe des ersten Schalters SW1 aus. Daher wird
der positive Anschluss des ersten Kondensators C1 mit der Massespannung GND
verbunden und der negative Anschluss des ersten Kondensators C1
bleibt mit dem negativen Eingangsanschluss (–) des Operationsverstärkers OP AMP
verbunden. Der dritte Schalter SW3 wählt in Reaktion auf das zweite
Steuersignal CON2 den Ausgangsanschluss des Operationsverstärkers OP
AMP aus. Daher ist der positive Anschluss des zweiten Kondensators
C2 mit dem Ausgangsanschluss des Operationsverstärkers OP AMP verbunden und
der negative Anschluss des zweiten Kondensators C2 bleibt ebenfalls
mit dem negativen Ein gangsanschluss (–) des Operationsverstärkers OP
AMP verbunden. Der vierte Schalter SW4 arbeitet in Reaktion auf
das dritte Steuersignal CON3 und bleibt abgeschaltet, d.h. in der
geöffneten
Position.
-
Während des
in 4 dargestellten Verstärkungsmodus wird der MDAC 210 in
einem zweistufigen Schaltvorgang gesetzt. Zuerst bleiben die negativen
Anschlüsse
des ersten und zweiten Kondensators C1 und C2 mit dem negativen
Eingangsanschluss (–)
des Operationsverstärkers
OP AMP verbunden und der positive Anschluss des zweiten Kondensators
C2 ist über
den dritten Schalter SW3, welcher in Reaktion auf das zweite Steuersignal
CON2 arbeitet, mit dem Ausgangsanschluss des Operationsverstärkers OP
AMP verbunden. Der zweite Schalter SW2 hält zuerst die vorherige Auswahl,
in diesem Fall die Verbindung des positiven Anschlusses des ersten
Kondensators C1 mit der Anfangsspannung Vin. Nach einer vorbestimmten
Zeitspanne bleibt der dritte Schalter SW3 unverändert und der zweite Schalter
SW2 wählt
in Reaktion auf das erste Steuersignal CON1 die Massespannung GND
aus, wodurch der positive Anschluss des ersten Kondensators C1 mit
der Massespannung GND verbunden wird.
-
Die 5A bis 5C sind
Schaltbilder, welche Vorgänge
zeigen, wenn der MDAC aus 2 vom Abtast-/Haltemodus
gemäß 3 in
den Verstärkungsmodus
gemäß 4 wechselt. 5A zeigt
ein Schaltbild des MDAC aus 2 während des
Abtast-/Haltemodus. 5B zeigt ein Schaltbild des
MDAC aus 2 während eines ersten Schritts des
Verstärkungsmodus. 5C zeigt
ein Schaltbild des MDAC aus 2 während eines
zweiten Schritts des Verstärkungsmodus.
Zur Vereinfachung der Beschreibung wird angenommen, dass die beiden
Kondensatoren C1 und C2 aus 2 die gleiche
Kapazität
aufweisen und die Anfangsspannung Vin einen höheren Spannungspegel als die
Massespannung GND aufweist.
-
Wie
aus 5A ersichtlich ist, werden im Moment der Abtastung
die positiven Anschlüsse
des ersten und zweiten Kondensators C1 und C2, welche mit der Anfangsspannung
Vin verbunden sind, mit positiven Ladungen geladen und die negativen
Anschlüsse
des ersten und zweiten Kondensators C1 und C2 werden mit negativen
Ladungen geladen.
-
Wie
aus 5B ersichtlich ist, wird während des ersten Schritts des
Verstärkungsmodus
der positive Anschluss des zweiten Kondensators C2 mit dem Ausgabeanschluss
des Operationsverstärkers OP
AMP verbunden und der negative Anschluss des zweiten Kondensators
C2 bleibt mit dem negativen Eingangsanschluss (–) des Operationsverstärkers OP
AMP verbunden.
-
Da
der negative Eingangsanschluss (–) des Operationsverstärkers OP
AMP einen Spannungspegel aufweist, welcher der Massespannung GND
entspricht, weist der Ausgangsanschluss Vout einen Spannungspegel
auf, welcher der Anfangsspannung Vin entspricht.
-
Wie
aus 5C ersichtlich ist, entspricht im zweiten Schritt
des Verstärkungsmodus
der Spannungspegel des positiven Anschlusses des ersten Kondensators
C1 der Massespannung GND, da der positive Anschluss des ersten Kondensators
C1 von der Anfangsspannung Vin auf die Massespannung GND umgeschaltet
wird. In diesem Moment wird die Ladung am negativen Anschluss des
ersten Kondensators C1 gemäß Energieerhaltung
beibehalten und die negative Ladung am negativen Anschluss des ersten
Kondensators C1 wandert zum zweiten Kondensator C2. Entsprechend
nimmt die Analogspannung Vout1 am Ausgangsanschluss des Operationsverstärkers OP
AMP den Wert 2·Vin
an. Die Anfangsspannung Vin wird durch den Übergang vom Abtast-/Haltemodus in den
Verstärkungsmodus
zweifach verstärkt.
-
Wird
der Übergang
vom Abtast-/Haltemodus zum Verstärkungsmodus
als eine einzige Periode betrachtet, dann korrespondiert die oben
beschriebene Periode mit einer ersten Periode des Schaltungsbetriebs.
Eine zweite Periode einer beispielhaften Ausführungsform der Erfindung wird
nachfolgend beschrieben. Ist die erste Periode beendet, dann ist
ein vorbestimmtes Digitalsignal Dout in der Datenspeichereinheit 250 gespeichert.
-
In
einer beispielhaften Ausführungsform
der Erfindung wird der erste Schalter SW1, wenn das Digitalsignal
Dout einen hohen logischen Pegel „1" aufweist, mit der Referenzspannung
Vref verbunden und die Analogspannung Vout1 des MDAC 210 kann durch
Gleichung 1 bestimmt werden. Vout1 = 2Vin – Vref (1)
-
Wenn
das Digitalsignal Dout einen niedrigen logischen Pegel „0" aufweist, wird der
erste Schalter SW1 mit der Massespannung GND verbunden und die Analogspannung
Vout1 des MDAC 210 kann durch Gleichung 2 bestimmt werden. Vout1 = 2Vin (2)
-
In
einer beispielhaften Ausführungsform
der Erfindung wird die Anfangsspannung Vin, welche zur Ausführung der
Abtastung im Abtast-/Haltemodus während der
ersten Periode verwendet wird, in der zweiten Periode nicht verwendet,
es wird jedoch eine Rückkoppelschleife
benutzt, in welcher die Analogspannung Vout1, die Massespannung
GND und die Referenzspannung Vref, welche während der vorherigen Periode
erzeugt wurden, als Eingabesignale für den positiven Anschluss des
ersten Kondensators C1 verwendet werden. Der erste Schalter SW1,
welcher in Reaktion auf das Digitalsignal Dout arbeitet, wird im
Abtast- /Haltemodus
während
der ersten Periode nicht verwendet, wird aber im Abtast-/Haltemodus
während
nachfolgender Perioden verwendet.
-
Während des
Abtast-/Haltemodus in nachfolgenden Perioden einer erfindungsgemäßen Ausführungsform
wählt der
zweite Schalter SW2 die Ausgabe des ersten Schalters SW1 oder die
Analogspannung Vout1 zufällig
bestimmt durch das erste Steuersignal CON1 aus. Entsprechend können der
erste Kondensator C1 und der zweite Kondensator C2 entladen werden,
wenn der zweite Schalter SW2 und der dritte Schalter SW3 beide die
Analogspannung Vout1 auswählen
und der vierte Schalter SW4 selektiv leitend geschaltet, d.h. geschlossen
wird. Alternativ kann während
des Abtast-/Haltemodus in nachfolgenden Perioden der zweite Kondensator
C2 entladen werden, während
der erste Kondensator C1 entweder auf die Massespannung GND oder
die Referenzspannung Vref aufgeladen werden kann, basierend auf
der Auswahl von Dout für
den ersten Schalter SW1, wobei in diesem Fall der zweite Schalter SW2
die Ausgabe des ersten Schalters SW1 auswählt, der dritte Schalter SW3
die Analogspannung Vout1 auswählt
und der vierte Schalter SW4 selektiv leitend geschaltet, d.h. geschlossen
wird.
-
Durch
Wiederholen dieser Perioden kann der MDAC zufällig eine Analogspannung Vout1
erzeugen. Die Analogspannung Vout1 wird in einem Komparator oder
einer Datenspeichereinheit verwendet und ein Zufallsbitgenerator
mit niedrigem Energiebedarf und ein Zufallszahlengenerator, der
den Zufallsbitgenerator verwendet, können realisiert werden.
-
Wie
oben ausgeführt,
können
der Zufallsbitgenerator und der Zufallszahlengenerator, der den Zufallsbitgenerator
verwendet, durch Verwendung der Kondensatoren, der Schalter und
des Operationsverstärkers
mit einem einfachen Aufbau implementiert werden, wodurch weniger
Energie verbraucht wird und die durch den Zufallszahlengenerator
belegte Fläche
bei der Implementierung auf einem Halbleiterchip minimiert wird.
-
In
einer anderen beispielhaften Ausführungsform der Erfindung verwendet
der Zufallszahlengenerator einen Zufallsbitgenerator, wie oben beschrieben,
und einen digitalen Nachverarbeitungsprozessor, welcher einen Algorithmus,
wie zur Korrektur und Komprimierung, mit den Zufallbitausgabedaten
digital ausführt.
Die durch den digitalen Nachverarbeitungsprozessor ausgeführten Algorithmen, wie
Korrektur und Komprimierung, sind aus dem Stand der Technik bekannt
und werden daher nicht beschrieben.