DE102005035771A1 - Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall - Google Patents

Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall Download PDF

Info

Publication number
DE102005035771A1
DE102005035771A1 DE102005035771A DE102005035771A DE102005035771A1 DE 102005035771 A1 DE102005035771 A1 DE 102005035771A1 DE 102005035771 A DE102005035771 A DE 102005035771A DE 102005035771 A DE102005035771 A DE 102005035771A DE 102005035771 A1 DE102005035771 A1 DE 102005035771A1
Authority
DE
Germany
Prior art keywords
layer
passivation layer
copper
bump
last
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005035771A
Other languages
English (en)
Other versions
DE102005035771B4 (de
Inventor
Frank Kuechenmeister
Matthias Lehr
Gotthard Jungnickel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005035771.7A priority Critical patent/DE102005035771B4/de
Priority to US11/382,152 priority patent/US7569937B2/en
Publication of DE102005035771A1 publication Critical patent/DE102005035771A1/de
Application granted granted Critical
Publication of DE102005035771B4 publication Critical patent/DE102005035771B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • H01L2224/05018Shape in side view being a conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11474Multilayer masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13006Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01007Nitrogen [N]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch direktes Bilden einer Höckerunterseitenmetallisierungsschicht auf einem kupferbasierten Kontaktgebiet kann die Herstellung anderer Endmetalle, etwa einer Aluminiumschicht und einer entsprechenden Haft-/Barrierenschicht, vermieden werden. Folglich kann das thermische und elektrische Verhalten der resultierenden Höckerstruktur verbessert werden, während die Prozesskomplexität signifikant verringert werden kann.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere einen Prozessablauf zur Herstellung einer Kontaktschicht mit Kontakthöckern, wobei die Kontaktschicht ausgebildet ist, Kontaktflächen auf Kupferbasis bereitzustellen, die mit einer tieferliegenden Metallisierungsschicht verbunden sind, um ein geeignet geformtes Gehäuse- oder Trägersubstrat an dem Chip zu befestigen, der ein oder mehrere integrierte Schaltungen aufweisen kann.
  • HINTERGRUND DER ERFINDUNG
  • Bei der Herstellung integrierter Schaltungen ist es für gewöhnlich notwendig, einen Chip in ein Gehäuse einzubringen und Anschlüsse und Kontakte zur Verbindung der Chipschaltung mit der Peripherie vorzusehen. In einigen Techniken zum Einbringen in ein Gehäuse werden Chips, Chipgehäuse und andere geeignete Einheiten mittels Lotkugeln verbunden, die aus sogenannten Lothöckern hergestellt werden, die wiederum auf einer entsprechenden Schicht, die im weiteren auch als eine Kontaktschicht bezeichnet wird, mindestens einer der Einheiten, beispielsweise auf der einer dielektrischen Passivierungsschicht des mikroelektronischen Chips, ausgebildet sind. Um den mikroelektronischen Chip mit dem entsprechenden Träger zu verbinden, weisen die Oberflächen zweier entsprechender zu verbindenden Einheiten, d. h. der mikroelektronische Chip mit beispielsweise mehreren integrierten Schaltungen und ein entsprechendes Gehäuse, darauf ausgebildet geeignete Anschlussflächenanordnungen auf, um die beiden Einheiten nach dem Wiederverflüssigen der Lothöcker, die zumindest auf einer der Einheiten, beispielsweise auf dem elektronischen Chip, vorgesehen sind, elektrisch zu verbinden. In anderen Techniken werden Lothöcker gebildet, die mit entsprechenden Drähten zu verbinden sind, oder die Lothöcker werden mit den entsprechenden Anschlussflächenbereichen eines weiteren Substrats, das als Wärmesenke dient, in Kontakt gebracht. Es ist daher unter Umständen notwendig, eine große Anzahl an Lothöckern herzustellen, die über die gesamte Chipfläche verteilt sind, um damit beispielsweise die I/O- (Eingabe/Ausgabe) Kapazität zu schaffen, die für moderne mikroelektronische Schaltungen erforderlich ist, die komplexe Schaltungen, etwa Mikroprozessoren, Speicherschaltungen und dergleichen aufweisen und/oder mehrere ren, Speicherschaltungen und dergleichen aufweisen und/oder mehrere integrierte Schaltungen enthalten, die ein vollständiges komplexes Schaltungssystem bilden.
  • In modernen integrierten Schaltungen werden äußerst leitende Metalle, etwa Kupfer und Legierungen davon verwendet, um den hohen Stromdichten Rechnung zu tragen, die während des Betriebs der Bauelemente anzutreffen sind. Folglich können die Metallisierungsschichten Metallleitungen und Kontaktdurchführungen aufweisen, die aus Kupfer oder Kupferlegierungen aufgebaut sind, wobei die letzte Metallisierungsschicht Kontaktflächen zum Verbinden der Lothöcker, die über den kupferbasierten Kontaktflächen herzustellen sind, bereitstellt. Das Bearbeiten von Kupfer in dem nachfolgenden Prozessablauf zur Herstellung der Lothöcker, was an sich ein äußerst komplexer Fertigungsvorgang ist, kann auf der Grundlage des gut etablierten Metalls Aluminium ausgeführt werden, das in effizienter Weise für die Herstellung von Lothöckerstrukturen in komplexen Mikroprozessoren auf Aluminiumbasis angewendet wird. Zu diesem Zweck wird eine geeignete Barrieren- und Haftschicht auf der Kontaktfläche auf Kupferbasis hergestellt, woran sich eine Aluminiumschicht anschließt. Nachfolgend wird die Kontaktschicht mit den Lothöckern auf der Grundlage der mit Aluminium abgedeckten Kontaktfläche hergestellt.
  • Um Hunderte oder Tausende mechanisch gut befestigte Lothöcker auf entsprechenden Kontaktflächen herzustellen, muss das Verfahren zum Anbringen der Lothöcker sorgfältig entworfen sein, da das gesamte Bauteil funktionsuntüchtig werden kann, wenn lediglich ein einziger der Lothöcker einen Fehler aufweist. Aus diesen Gründen werden ein oder mehrere sorgfältig ausgewählte Schichten im Allgemeinen zwischen den Lothöckern und den darunter liegenden Substraten oder der Scheibe, die die Anschlussflächenanordnung aufweist, vorgesehen. Zusätzlich zu der wichtigen Rolle, die diese Zwischenschichten, die im Weiteren auch als Höckerunterseitenmetallisierungsschicht bezeichnet werden, zur Bereitstellung einer ausreichenden mechanischen Haftung des Lothöckers an der darunter liegenden Anschlussfläche und den umgebenden Passivierungsmaterial spielt, muss die Lothöckerunterseitenmetallisierung auch weitere Erfordernisse im Hinblick auf die Diffusionseigenschaften und die Stromleitfähigkeit erfüllen. Im Hinblick auf den zuerst genannten Punkt muss die Höckerunterseitenmetallisierungsschicht eine adäquate Diffusionsbarriere bieten, um zu verhindern, dass das Lotmaterial, das häufig eine Mischung aus Blei (Pb) und Zinn (Sn) ist, die darunter liegende Metallisierungsschichten der Chips angreift und damit deren Funktion stört oder negativ beeinflusst. Ferner ist das Abwandern von Lotmaterial, etwa von Blei, zu anderen empfindlichen Bauteilbereichen, beispielsweise in das Dielektrikum, in dem ein radioaktiver Zerfall in dem Blei merklich das Bauteilverhalten beeinflussen kann, von der Höckerunterseitenmetallisierung effizient zu unterdrücken. Hinsichtlich der Stromleitfähigkeit muss die Höckerunterseitenmetallisierung, die als eine Verbindungsschicht zwischen den Lothöckern und der darunter liegenden Metallisierungsschicht des Chips dient, eine Dicke und einen spezifischen Widerstand aufweisen, die nicht in ungeeigneter Weise den Gesamtwiderstand des Systems aus Metallisierungsfläche/Lothöcker erhöhen. Des weiteren dient die Höckerunterseitenmetallisierung als eine Stromverteilungsschicht während des Elektroplattierens des Lothöckermaterials. Das Elektroplattieren ist gegenwärtig das bevorzugte Abscheideverfahren, da die physikalische Dampfabscheidung von Lothöckermaterial, welches ebenso im Stand der Technik angewendet wird, eine komplexe Maskierungstechnik erfordert, um Fehljustierungen auf Grund thermischer Ausdehnungen der Masken zu vermeiden, während diese sich im Kontakt mit den heißen Metalldämpfen befindet. Des weiteren ist es äußerst schwierig, die Metallmaske nach dem Ende des Abscheideprozesses zu entfernen, ohne die Lotanschlussflächen zu schädigen, insbesondere, wenn große Scheiben prozessiert werden oder wenn der Abstand zwischen benachbarten Lotflächen klein ist.
  • Obwohl auch eine Maske in dem Elektroplattierungsabscheideverfahren verwendet wird, unterscheidet sich diese Technik von den Verdampfungsverfahren dahingehend, dass die Maske durch Anwendung von Photolithographie geschaffen wird, um damit die zuvor erkannten Probleme zu vermeiden, die durch die physikalischen Dampfabscheideverfahren hervorgerufen werden. Nach der Herstellung der Lothöcker ist die Höckerunterseitenmetallisierung zu strukturieren, um damit die einzelnen Lothöcker voneinander elektrisch zu isolieren.
  • Mit Bezug zu den 1a bis 1c wird nunmehr ein typischer konventioneller Prozessablauf beschrieben, um damit die Schwierigkeiten detaillierter zu erläutern, die bei der Herstellung von Lothöckern auf Halbleiterbauelementen auf Kupferbasis anzutreffen sind.
  • 1a zeigt schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements 100 in einem fortgeschrittenen Herstellungsstadium. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das darauf ausgebildet Schaltungselemente und andere Mikrostrukturelemente aufweisen kann, die der Einfachheit halber in 1a nicht gezeigt sind.
  • Des weiteren umfasst das Bauelement 100 eine oder mehrere Metallisierungsschichten mit kupferbasierten Metallleitungen und Kontaktdurchführungen, wobei der Einfachheit halber die letzte Metalisierungsschicht 107 gezeigt ist, die ein dielektrisches Material und ein darin ausgebildetes Metallgebiet 102 aufweisen kann, das im Wesentlichen aus Kupfer oder einer Kupferlegierung aufgebaut ist. Die Metallisierungsschicht 107 ist von einer entsprechenden Passivierungsschicht 103 abgedeckt, mit Ausnahme zumindest eines gewissen Teils des Metallgebiets 102. Die Passivierungsschicht 103 kann aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein, etwa Siliziumdioxid, und dergleichen. Über dem Metallgebiet 102 auf Kupferbasis ist eine Barrieren-/Haftschicht 104 ausgebildet, die Tantal, Tantalnitrid, Titan, Titannitrid, Tantalnitrid oder Verbindungen davon, und dergleichen aufweisen kann, wobei die Barrieren-/Haftschicht 105 die erforderlichen diffusionsblockierenden Eigenschaften sowie die entsprechende Haftung zwischen einer darüber liegenden Aluminiumschicht 105 und dem kupferbasierten Metallgebiet 102 bereitstellt. Die Aluminiumschicht 105 in Verbindung mit der Barrieren-/Haftschicht 104 kann als ein Endmetall oder Abschlussmetall bezeichnet werden. Die Aluminiumschicht 105 definiert damit in Verbindung mit der strukturierten Passivierungsschicht 103, der Barrieren-/Haftschicht 104 und dem darunter liegenden kupferbasierten Metallgebiet 102 ein Kontaktgebiet 105a, über welchem ein Lothöcker zu bilden ist. Des weiteren ist eine entsprechende Lackmaske 106 auf dem Bauelement 100 ausgebildet, um damit das Kontaktgebiet 105a zu schützen, während der Rest der Schicht 105 einer Ätzumgebung 108 ausgesetzt ist, die typischerweise auf chlorbasierende Chemikalien zum effzienten Entfernen von Aluminium enthält.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann durch die folgenden Prozesse hergestellt werden. Zunächst werden das Substrat 101 und Schaltungselemente, die darin enthalten sind, auf der Grundlage gut etablierter Prozessverfahren bearbeitet, wobei in anspruchsvollen Anwendungen Schaltungselemente mit kritischen Abmessungen bis zu ungefähr 50 nm und sogar weniger hergestellt werden können, woran sich die Herstellung der einen oder mehreren Metallisierungsschichten 107 mit dem kupferbasierten Metallleitungen und Kontaktdurchführungen anschließt, wobei typischerweise dielektrische Materialien mit kleinem ε zum Einbetten zumindest der Metallleitungen verwendet werden. Anschließend wird die Passivierungsschicht 103 auf der letzten Metallisierungsschicht 107 durch ein geeignetes Abscheideverfahren, etwa eine plasmauntestützte chemische Dampfabscheidung (CVD), und dergleichen hergestellt. Danach wird ein Standardphotolithographieprozess ausgeführt, um eine Photolackmaske (nicht gezeigt) mit einer Form und Abmessung herzu stellen, die im Wesentlichen die Form und die Abmessung des Kontaktgebiets 105a und damit im Wesentlichen in Verbindung mit den Materialeigenschaften der Schichten 105 und 104 die Stromtreiberfähigkeit der schließlich erhaltenen elektrischen Verbindung zwischen der Metallisierungsschicht 107, d. h. dem kupferbasierten Metallgebiet 102, und einem über dem Kontaktgebiet 105a zu bildenden Lothöcker bestimmt. Nachfolgend wird die Passivierungsschicht 103 auf der Grundlage der Lackmaske geöffnet, die dann durch gut etablierte Lackabtragsprozesse entfernt wird, wobei nach Bedarf geeignete Reinigungsschritte enthalten sein können. Danach wir die Barrieren-/Haftschicht 104 beispielsweise durch Sputter-Abscheidung unter Anwendung gut etablierter Prozessrezepte für Tantal, Tantalnitrid, Titan, Titannitrid oder andere ähnliche Metalle und Verbindungen davon abgeschieden, wie sie typischerweise in Verbindung mit Kupfermetallisierungen eingesetzt werden, um damit in effizienter Weise die Kupferdiffusion zu verringern und die Haftung zu der darüber liegenden Aluminiumschicht 105 zu verbessern. Als nächstes wird die Aluminiumschicht beispielsweise durch Sputter-Abscheidung, chemische Dampfabscheidung, und dergleichen abgeschieden, woran sich ein standardmäßiger Photolithographieprozess zur Herstellung der Lackmaske 106 anschließt. Als nächstes wird die reaktive Ätzumgebung 108 eingerichtet, die eine komplexe chlorbasierte Ätzchemie erfordert, wobei die Prozessparameter eine genaue Prozesssteuerung erfordern, um damit im Wesentlichen einen nicht gewünschten Ausbeuteverlust zu vermeiden. Der Ätzprozess 108 kann auch einen separaten Ätzschritt zum Ätzen durch die Barrieren-/Haftschicht 104 beinhalten und kann ferner einen Nassentfernungsprozess zum Entfernen von korrosiven Ätzresten beinhalten, die während des komplexen Aluminiumätzschrittes erzeugt werden.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase, in der eine weitere Passivierungsschicht 109, die auch als eine letzte Passivierungsschicht bezeichnet wird, über dem Kontaktgebiet 105a gebildet ist, woran sich eine Lackmaske 110 anschließt, die so konfiguriert ist, dass diese als eine Ätzmaske in einem nachfolgenden Ätzprozess zum Öffnen der letzten Passivierungsschicht 109 dient. Die Schicht 109 kann auf der Grundlage gut etablierter Aufschleudertechniken oder anderer Abscheideverfahren hergestellt werden, während die Lackmaske 110 auf der Grundlage etablierter Photolithographietechniken gebildet wird. Auf der Grundlage der Lackmaske 110 wird die Passivierungsschicht 109, die typischerweise aus Polyimid aufgebaut ist, so geätzt, dass zumindest ein Teil des Kontaktgebiets 105a freigelegt wird.
  • Gemäß alternativer Vorgehensweisen können die Aluminiumschicht 105 und die Barrieren/Haftschicht 104 auf der Metallisierungsschicht 107 vor der Herstellung der Passivierungsschicht 103 abgeschieden werden. Danach kann die Passivierungsschicht 103 strukturiert werden, woran sich der äußert komplexe Aluminiumätzprozess 108 mit entsprechenden Ätz- und Reinigungsprozessen zur Strukturierung der Barrieren/Haftschicht 104 anschließt. Danach kann die letzte Passivierungsschicht 109 abgeschieden werden und die weitere Bearbeitung kann so fortgesetzt werden, wie dies zuvor mit Bezug zu 1b beschrieben ist.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Hier umfasst das Bauelement 100 eine Höckerunterseitenmetallisierungsschicht 111, die in diesem Beispiel so gezeigt ist, dass sie zumindest aus einer ersten Höckerunterseitenmetallisierungsschicht 111a und einer zweiten Schicht 111b aufgebaut ist, die auf der strukturierten letzten Passivierungsschicht 109 und auf dem Kontaktgebiet 105a gebildet sind. Die Höckerunterseitenmetallisierungsschicht 111 kann aus einer beliebigen geeigneten Schichtkombination aufgebaut sein, um damit die erforderlichen elektrischen, thermischen und mechanischen Eigenschaften bereitzustellen, sowie eine Diffusion von Material eines darüber liegenden Lothöckers 112 in tieferliegende Bauteilgebiete zu reduzieren oder zu vermeiden. Des weiteren ist eine Lackmaske 113 gebildet, die eine Öffnung aufweist, die im Wesentlichen die Form und die lateralen Abmessungen des Lothöckers 112 definiert.
  • Typischerweise wird das Bauelement 100, wie es in 1c gezeigt ist, durch die folgenden Prozesse hergestellt. Zunächst wird die Höckerunterseitenmetallisierungsschicht 111, beispielsweise die Schicht 111b, durch Sputter-Abscheidung zur Herstellung einer Titan/Wolfram-Schicht (TiW) gebildet, da diese Materialzusammensetzung häufig im Hinblick auf eine bewährte diffusionsblockierende Wirkung und die Hafteigenschaften angewendet wird. Danach können weitere Unterschichten der Höckerunterseitenmetallisierungsschicht 111 gebildet werden, etwa die Schicht 111a, die in Form einer Chrom-Kupfer-Schicht vorgesehen werden kann, woran sich eine weitere im Wesentlichen reine Kupferschicht anschließen kann. Die Schicht(en) 111a können durch Sputter-Abscheidung entsprechend gut etablierter Rezepte gebildet werden. Danach wird ein weiterer Photolithographieprozess ausgeführt, um die Lackmaske 113 zu bilden, wodurch eine Abscheidemaske für den nachfolgenden Elektroplattierungsprozess für die Abscheidung des Lothöckers 112 bereitgestellt wird. Danach wird die Lackmaske 113 entfernt und die Höckerunterseitenmetallisierungsschicht 111 wird strukturiert, wobei der Lothöcker 112 als eine Ätzmaske verwendet wird, wodurch elektrische isolierte Lothöcker 112 geschaffen werden. Abhängig von den Prozesserfordernissen können die Lothöcker 112 wiederverflüssigt werden, um gerundete Lotkugeln (nicht gezeigt) zu schaffen, die dann zur Kontaktierung eines geeigneten Trägersubstrats verwendet werden können.
  • Wie aus dem mit Bezug zu den 1a bis 1c beschriebenen Prozessablauf deutlich wird, ist ein äußerst komplexer Prozessablauf zur Bereitstellung des Kontaktgebiets 105a erforderlich, um damit das Herstellen der Höckerstruktur einschließlich des Lothöckers 112 und der darunter liegenden Höckerunterseitenmetallisierungsschicht 111 zu ermöglichen. Obwohl das äußerst leitende Kupfer für das Metallgebiet 102 verwendet ist, ist die schließlich erreichte Stromtreiberfähigkeit der Höckerstruktur wesentlich durch die Eigenschaften des Kontaktgebiets 105a, d.h. durch die Aluminiumschicht 105 und die Barrieren/Haftschicht 104, beeinflusst. Folglich ist in dem konventionellen Verfahren ein äußerst komplexer Prozessablauf mit der komplexen Aluminiumätzsequenz beteiligt, wobei nur ein moderat gutes elektrisches Verhalten der sich ergebenden Höckerstruktur erreicht wird. Diese Situation kann noch ungünstiger werden, wenn Aluminiumlochfraß und auch das Abblättern der Polyimid-Schicht 109 auftritt, was insbesondere durch offene Kupferbereiche verursacht werden kann, d. h. Bereiche ähnlich zu dem Gebiet 102, die als offene Bereiche bezeichnet werden, und die typischerweise an dem Chipgebiet vorgesehen sind, um damit als eine Chipgrenze zu dienen, oder die in den Schneidelinien der Scheibe vorgesehen sind, wenn diese Schneidelinien an der Vorderseite vorgesehen sind. In diesen offenen Bereichen wird die Passivierungsschicht 109 nicht vorgesehen, wodurch ein Ablösen der Polyimid-Schicht 109 an Grenzflächen zwischen offenen Bereichen und regulären Chipgebieten gefördert wird. Somit kann der Aluminiumlochfraß und/oder die Ablösung von Polyimid merklich zu einem Ausbeuteverlust in der oben beschriebenen Fertigungssequenz führen.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die die Herstellung einer Höckerstruktur, die mit kupferbasiertem Metallgebieten in Verbindung steht, ermöglicht, wobei ein oder mehrere der zuvor erkannten Probleme vermieden werden, oder zumindest deren Auswirkungen reduziert werden.
  • ÜERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die die Herstellung einer Höckerstruktur mit einer Höckerunterseitenmetallisierungsschicht und einem Lothöcker oder anderen Haftmaterialhöcker direkt auf einem kupferbasierten Metallgebiet ermöglicht, wobei die äußerst komplexen Prozesse für die Abscheidung und Strukturierung der Barrieren/Haftschicht und der Aluminiumschicht vermieden werden. Somit kann im Vergleich zu konventionellen Prozessstrategien die Fertigungssequenz effizienter gestaltetet werden, wodurch Fertigungskosten reduziert werden, wobei gleichzeitig ein verbessertes Verhalten im Hinblick auf die elektrischen, mechanischen und thermischen Eigenschaften der sich ergebenden Höckerstruktur ermöglicht wird.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiterbauelement eine Metallisierungsschicht mit einem Kontaktgebiet auf Kupferbasis, das seitlich von einer Passivierungsschicht begrenzt ist und das eine kupferenthaltende Kontaktoberfläche aufweist. Das Halbleiterbauelement umfasst ferner eine über der Passivierungsschicht ausgebildete letzte Passivierungsschicht, die zumindest einen Bereich der kupferenthaltenden Kontaktoberfläche freilegt. Eine Höckerunterseitenmetallisierungsschicht ist auf der kupferenthaltenden Kontaktoberfläche und einem Bereich der letzten Passivierungsschicht ausgebildet. Schließlich umfasst das Halbleiterbauelement einen Lothöcker, der auf der Höckerunterseitenmetallisierungsschicht ausgebildet ist.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer Höckerunterseitenmetallisierungsschicht auf einer freiliegenden kupferenthaltenden Oberfläche eines Kontaktgebiets einer Metallisierungsschicht. Ferner wird ein Höcker auf der Höckerunterseitenmetallisierungsschicht über der kupferenthaltenen Oberfläche gebildet, und die Höckerunterseitenmetallisierungsschicht wird in Anwesenheit des Höckers strukturiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements während der Herstellung einer Höckerstruktur über einem kupferbasierten Metallgebiet einer letzten Metallisierungsschicht zeigen;
  • 2a bis 2f schematisch Querschnittsansichten eines Halbleiterbauelements während der Herstellung einer Höckerstruktur direkt auf einer kupferenthaltenden Oberfläche gemäß anschaulicher Ausführungsformen der vorliegenden zeigen; und
  • 3a bis 3d schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, das eine Höckerstruktur gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung erhält.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Generell richtet sich die vorliegende Erfindung an eine verbesserte Technik zur Herstellung einer Höckerstruktur, in der das Verhalten einer kupferbasierten Metallisierung verbessert werden kann, indem die Herstellung einer Endmetallschicht, etwa einer Barrieren/Haftschicht gefolgt von einer Aluminiumschicht, auf der Oberseite eines kupferenthaltenden Metallgebiets weggelassen wird, indem der Prozessablauf zur Herstellung der abschließenden Metallschicht und der Prozessablauf zur Herstellung einer Höckerstruktur mit einer letzten Passivierungsschicht geeignet angepasst werden. Durch Vermeiden des Abscheidens von beispielsweise einer Aluminiumendschicht kann im Wesentlichen die Komplexität des Gesamtprozessablaufes deutlich reduziert werden, wodurch Produktionskosten eingespart werden, während gleichzeitig die elektrischen und/oder mechanischen und/oder thermischen Eigenschaften der sich ergebenden Höckerstruktur verbessert werden können, oder wobei für ein gegebenes Leistungsverhalten der Höckerstruktur die Abmessungen der Höckerstruktur im Vergleich zu einem konventionellen Halbleiterbauelement entsprechend reduziert werden können. Beispielsweise kann ein Halbleiterbauelement mit einer Höckerstruktur mit Abmessungen, wie sie für ein konventionelles Bauelement gelten, eine deutlich verbesserte Stromtreiberfähigkeit aufweisen und kann auch für eine verbesserte Wärmeabfuhr auf Grund der verbesserten thermischen und elektrischen Leitfähigkeit der resultierenden Höckerstruktur sorgen, die durch das Weglassen der zusätzlichen und weniger leitenden Metallendschicht erreicht wird.
  • Mit Bezug zu den 2a bis 2f und 3a bis 3d werden weitere anschauliche Ausführungsformen der vorliegenden Erfindung nunmehr detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einem fortgeschrittenen Herstellungsstadium. Das Bauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Substrat für die Herstellung von integrierten Schaltungen repräsentieren kann, etwa ein Siliziumvollsubstrat, ein SOI- (Silizium-auf-Isolator) Substrat, ein Glassubstrat mit einer darauf ausgebildeten geeigneten Halbleiterschicht zur Ausbildung von Schaltungselementen, oder andere Verbindungshalbleitermaterialien aufweisen kann, etwa II-VI und/oder III-V-Halbleiter und dergleichen. Somit können eine Vielzahl von Schaltungselementen (nicht gezeigt), möglicherweise in Verbindung mit anderen Mikrostrukturelementen, etwa mechanische, optische Elemente, und dergleichen in und auf dem Substrat 201 ausgebildet sein. Über dem Substrat 201 sind eine oder mehrere Metallisierungsschichten 207 gebildet, wobei der Einfachheit halber die Metallisierungsschicht 207 die letzte Schicht repräsentieren soll, die ein geeignetes dielektrisches Material, etwa Siliziumdioxid, Siliziumnitrid, fluordotiertes Siliziumoxid, dielektrische Materialien mit kleinem ε mit einer relativen Permittivität von 3,0 oder weniger, oder beliebige Kombinationen davon aufweisen kann. Des weiteren weist die Metallisierungsschicht 207 ein kupferbasiertes Kontaktgebiet 202 auf, d. h. ein Metallgebiet, das einen merklichen Anteil an Kupfer enthält, um damit eine bessere thermische und elektrische Leitfähigkeit bereitzustellen. Es sollte beachtet werden, dass das Kontaktgebiet 202 andere Metalle oder leitende Materialien aufweisen kann, beispielsweise Barrieren-/Haftschichten, die an einer Grenzfläche zu dem umgebenden dielektrischen Material der Metallisierungsschicht 207 gebildet sind. Das Kontaktgebiet 202 umfasst eine kupferenthaltende Kontaktoberfläche 202a, auf der eine Höckerstruktur direkt auszubilden ist, um damit eine verbesserte thermische und elektrische Leitfähigkeit zwischen der noch zu bildenden Höckerstruktur und der Metallisierungsschicht 207 bereitzustellen. Die Metallisierungsschicht 207 kann von einer Passivierungsschicht 203 bedeckt sein, mit Ausnahme der kupferenthaltenden Oberfläche 202a, wobei die Passivierungsschicht 203 aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein kann, etwa Siliziumdioxid, Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, einem dielektrischen Material mit kleinem ε und geeigneten Kombinationen dieser Materialien. Beispielsweise kann die Passivierungsschicht 203 aus zwei oder mehreren Teilschichten gebildet sein, wobei die unterste Teilschicht die diffusionsblockierende Wirkung liefern kann, um im Wesentlichen ein Herausdiffundieren von Kupfer in benachbarte Bauteilgebiete zu unterdrücken. Des weiteren kann das Bauelement 200 eine Kupferschutzschicht 215 aufweisen, die in einer anschaulichen Ausführungsform auf der Passivierungsschicht 203 und auf der kupferenthaltenden Oberfläche 202a gebildet ist. Die Kupferschutzschicht 215 ist aus einem beliebigen geeigneten dielektrischen Material aufgebaut, etwa Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, und dergleichen und schützt merklich die Oberfläche 202a während der weiteren Bearbeitung und Handhabung des Halbleiterbauelements 200. Die Kupferschutzschicht 215 kann eine Dicke im Bereich von ungefähr 5 bis 50 nm abhängig von Prozesserfordernissen aufweisen.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, wie es in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung von Schaltungselementen und möglicherweise anderer Mikrostrukturelementen in und auf dem Substrat 201 gemäß vordefinierter Prozessrezepte und Entwurfsregeln, werden die eine oder die mehreren Metallisierungsschichten 207 auf der Grundlage gut etablierter Damaszener-Verfahren zur Herstellung von kupferbasierten Metallleitungen und Kontaktdurchführungen hergestellt. Während der Ausbildung der Metallisierungsschichten 207 wird auch das kupferbasierte Kontaktgebiet 202 mit der Oberfläche 202a gebildet. Danach wird die Passivierungsschicht 203 mittels einer geeigneten Abscheidetechnik, etwa plasmaunterstützter CVD (chemische Dampfabscheidung) hergestellt, um in zuverlässiger Weise die Metallisierungsschicht 207 abzudecken. Wie zuvor erläutert ist, kann die Passivierungsschicht 203 ein Material aufweisen, das im Wesentlichen ein Herausdiffundieren von Kupferatomen in benachbarte Bauteilgebiete verhindert. Danach wird die Passivierungsschicht 203 auf der Grundlage gut etablierter Photolithographie- und Ätzverfahren strukturiert, wobei die Abmessungen einer Öffnung 203a zum Freilegen der Oberfläche 202a gemäß den Bauteil- und Prozesserfordernissen eingestellt werden können. Wie zuvor erläutert ist, werden auf Grund der besseren thermischen und elektrischen Leitfähigkeit der noch zu bildenden Höckerstruktur die Abmessung 203a kleiner als in konventionellen Bauelementen mit einer vergleichbaren thermischen und elektrischen Leitfähigkeit gewählt. Daher können deutliche Materialeinsparungen in nachfolgenden Prozessen für die Herstellung von Lothöckern und dergleichen erreicht werden. Andererseits kann für eine vordefinierte Abmessung 203a die schließlich erreichte thermische und elektrische Leitfähigkeit im Vergleich zu einem konventionellen Bauelement deutlich erhöht sein. Nach dem Strukturieren der Passivierungsschicht 203 wird die Kupferschutzschicht 215 auf der Grundlage gut etablierter Abscheiderezepte, etwa einer plasmaunterstützten CVD, und dergleichen gebildet, wobei Prozessparameter so eingestellt werden können, um die gewünschte Materialzusammensetzung und Schichtdicke zu erhalten.
  • 2b zeigt schematisch das Halbleiterbauelement 200 gemäß einer alternativen Ausführungsform. In dieser Ausführungsform wird die Kupferschutzschicht 215 auf der Metallisierungsschicht 207 gebildet, woran sich die Passivierungsschicht 203 anschließt. Dadurch weist die Kupferschutzschicht 215, die aus Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, Siliziumdioxid, und dergleichen aufgebaut sein kann, eine moderat hohe Ätzselektivität in Bezug auf das Material der Passivierungsschicht 203 auf, so dass diese als eine Ätzstoppschicht während des Strukturierens der Passivierungsschicht 203 dienen kann. Somit kann nach der Herstellung einer geeigneten Lackmaske durch Photolithographie (nicht gezeigt), wie dies zuvor auch mit Bezug zu 2a beschrieben ist, der Ätzprozess so gestaltet werden, dass dieser die erforderliche Ätzselektivität besitzt, um in zuverlässiger Weise die Ätzfront auf oder in der Kupferschutzschicht 215 anzuhalten. Hinsichtlich der Abmessungen 203a der Öffnung in der Passivierungsschicht 203 gelten die gleichen Kriterien, wie sie zuvor erläutert sind.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei der Einfachheit halber das Bauelement 200 auf der Grundlage des Bauelements 200 aus 2a gezeigt ist, wobei jedoch beachtet werden sollte, dass die weitere Fertigungssequenz für das Bauelement 200 auch auf der Grundlage des Bauelements 200, wie es in 2b gezeigt ist, fortgesetzt werden kann. Das Bauelement 200 umfasst eine weitere Passivierungsschicht 209, die auch als die letzte Passivierungsschicht bezeichnet wird, und die aus einem beliebigen geeigneten Material, etwa Polyimid, und dergleichen hergestellt ist. Die letzte Passivierungsschicht 209 soll in Verbindung mit der Passivierungsschicht 203 und der Kupferschutzschicht 215 die auf der Oberfläche 202a herzustellende Höckerstruktur zumindest teilweise seitlich begrenzen. Dazu wird die letzte Passivierungsschicht 209 mittels einer Photolithographie- und Ätztechnik strukturiert, wobei eine entsprechende Lackmaske 210 durch Lithographie gebildet ist, woran sich ein geeigneter gut etablierter Ätzprozess 216 anschließt. Der Ätzprozess 216 kann sich auf gut etablierte isotrope Ätzverfahren stützen, wie sie auch in konventionellen Prozessabläufen eingesetzt werden. Auf Grund des Vorsehens der Kupferschutzschicht 215 wird die Unversehrtheit der Oberfäche 202a im Wesentlichen während des Ätzprozesses 216 und auch während des Abscheidens der letzten Passivierungsschicht 209, was durch gut etablierte Aufschleudertechniken, plasmaunterstützte Abscheidetechniken, und dergleichen erreicht werden kann, beibehalten.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem die Lackmaske 210 entfernt ist, was durch gut etablierte Lackabstreif- oder Lackveraschungsprozesse erreicht wird, woran sich Reinigungsprozesse anschließen, wobei die Oberfläche 202a weiterhin zuverlässig von der Kupferschutzschicht 215 bedeckt ist. Ferner ist das gezeigte Bauelement 200 so dargestellt, dass es einem geeignet gestalteten Oberflächenbehandlungsprozess 217 unterzogen wird, um damit die Oberfläche 202a freizulegen. In einer anschaulichen Ausführungsform ist der Prozess 217 als ein Vorreinigungsprozess eingerichtet, wie er typischerweise vor der Sputter-Abscheidung eines geeigneten Metalls auf eine freigelegte Kupferoberfläche angewendet wird. Somit kann der Prozess 217 als ein Vor-Sputter-Prozess mit geeignet ausgewählten Parametern eingerichtet sein, um damit einen ausreichenden Beschuss mit einer inerten Gattung, etwa Argon, und dergleichen bereitzustellen, um damit das Material der Kupferschutzschicht 215, die beispielsweise aus Siliziumnitrid aufgebaut sein kann, zu entfernen. Folglich wird während des Prozesses 217 die Oberfläche 202a zunehmend freigelegt, während gleichzeitig der fortgesetzte Ionenbeschuss im Wesentlichen die Ausbildung unerwünschter Verfärbungen und oxidierter Bereiche auf der Oberfläche 202a unterdrückt. In einer speziellen Ausführungsform können die Prozessparameter, d. h. die Zufuhr von Vorstufenmaterialien, des Prozesses 217 zum Entfernen des freigelegten Bereichs der Kupferschutzschicht 215 in-situ modifiziert werden, um damit im Wesentlichen eine Sputter-Abscheideatmosphäre zu errichten, um damit eine leitende Höckerunterseitenmetallisierungsschicht auf freiliegenden Bereichen der letzten Passivierungsschicht 209, der Kupferschutzschicht 215, der Passivierungsschicht 203 und der freiliegenden kupferenthaltenden Oberfläche 202a zu bilden.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während der Herstellung einer Höckerunterseitenmetallisierungsschicht 211, oder zumindest einer Teilschicht 211b davon, mittels eines Sputter-Abscheideprozesses 219. In anschaulichen Ausführungsformen kann der Sputter-Abscheideprozess 219 so gestaltet sein, um ein beliebiges geeignetes Metall oder eine Metallverbindung, etwa Titan/Wolfram, Tantal, Titan, Titannitrid, Tantalnitrid, Wolfram, Wolframsilizid, Titansilizid, Tantalsilizid, oder stickstoffangereichertes Wolfram, Tantal und Tantalsilizide und dergleichen zu bilden. In diesen Ausführungsformen kann der Prozess 217 (siehe 2d) in-situ als ein Vorreinigungsprozess ausgeführt worden sein, wobei nach dem Entfernen der Kupferschutzschicht 215 von der Oberfläche 202a das Verhältnis von Argonionen und Metallionen und anderer Vorstufenmaterialien, etwa Stickstoff und Silizium, wenn diese erforderlich sind, so geändert werden können, dass eine effiziente Abscheidung der Schicht 211b erreicht wird. Folglich wird die Höckerunterseitenmetallisierungsschicht 211, d. h. die erste Teilschicht 211b davon, direkt auf der freiliegenden Oberfläche 202a abgeschieden, ohne dass das Vorsehen eines zwischenliegenden Endmetalls erforderlich ist, wie es in der konventionellen Technik verwendet wird. Nach der Herstellung der Teilschicht 211b können eine oder mehrere Teilschichten aus einer geeigneten Materialzusammensetzung abgeschieden werden, beispielsweise mittels Sputter-Abscheidung, elektrochemischer Abscheidung, CVD, und dergleichen, um damit die Höckerunterseitenmetallisierungsschicht 211 entsprechend den Bauteilerfordernissen zu vervollständigen. Beispielsweise werden Chrom und Kupfer häufig für weitere Höckerunterseitenmetallisierungsschichten verwendet, um damit einen Schichtstapel zu bilden, der zusätzlich zu der Schicht 211b eine weitere Chrom-Kupfer-Schicht aufweist, an die sich eine im Wesentlichen reine Kupferschicht anschließt. Es sollte jedoch beachtet werden, dass eine beliebige andere Schichtfolge und Materialzusammensetzung auf der Schicht 211b vorgesehen werden kann.
  • 2f zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Hier ist mindestens eine weitere Teilschicht 211a auf der Schicht 211b gebildet, um die Höckerunterseitenmetallisierungsschicht 211 zu vervollständigen. Ferner ist eine Lackmaske 213 vorgesehen, die die lateralen Abmessungen eines Lothöckers 212 definiert, der in einer Öffnung einer Lackmaske 213 gebildet ist. Der Lothöcker 212 kann aus einer beliebigen geeigneten Materialzusammensetzung aufgebaut sein, etwa Blei und Zinn oder anderen Komponenten entsprechend den Bauteilerfordernissen. Wie zuvor erläu tert ist, können die Schicht bzw. Schichten 211a durch eine geeignete Abscheidetechnik hergestellt werden, woran sich gut etablierte Photolithographieverfahren zur Herstellung und Strukturierung der Lackmaske 213 anschließen. Danach kann der Lothöcker 212 durch Elektroplattieren gebildet werden, wobei die Höckerunterseitenmetallisierungsschicht 211 als eine Stromverteilungsschicht verwendet wird, während die Lackmaske 213 die lateralen Abmessungen des Lothöckers 212 definiert. Somit weist das Bauelement 200 eine Höckerstruktur mit dem Lothöcker 212 und der Höckerunterseitenmetallisierungsschicht 211 auf, die direkt auf dem Kontaktgebiet 202 ausgebildet ist, d. h. auf der kupferenthaltenden Oberfläche 202a, wodurch die thermische und elektrische Leitfähigkeit von dem Kontaktgebiet 202 zu dem Lothöcker 212 deutlich verbessert wird.
  • Danach kann der weitere Fertigungsprozess fortgesetzt werden, indem die Lackmaske 213 auf der Grundlage gut etablierter Lackabtragstechniken entfernt wird und danach wird die Höckerunterseitenmetallisierungsschicht 211 in Anwesenheit des Lothöckers 212 strukturiert, um damit elektrisch isolierte Lothöcker 212 zu bilden. Der Strukturierungsprozess für die Höckerunterseitenmetallisierungsschicht 211 kann nasschemische und/oder elektrochemische und/oder plasmabasierte Ätztechniken beinhalten. Danach wird der Lothöcker 212 gegebenenfalls in eine Lotkugel durch geeignetes Wiederverflüssigen des Lotmaterials umgewandelt. In anderen Ausführungsformen werden die Lothöcker 212 für das Kontaktieren eines geeigneten Trägersubstrats verwendet, ohne dass ein vorhergehender Wiederverflüssigungsprozess stattfindet.
  • Mit Bezug zu den 3a bis 3d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 3a zeigt ein Halbleiterbauelement 300 mit einem Substrat 301, über welchem ein oder mehrere Metallisierungsschichten 307 gebildet sind. Die Metallisierungsschicht 307 weist ein geeignetes dielektrisches Material und ein kupferbasiertes Kontaktgebiet 302 auf, das eine kupferenthaltende Oberfläche 302a besitzt. Hinsichtlich des Substrats 301 und den weiteren Eigenschaften der Metallisierungsschicht 307 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 200 erläutert sind. Des weiteren umfasst das Bauelement 300 eine Passivierungsschicht 303, die auf der Metallisierungsschicht 307 gebildet ist, um damit dielektrisches und metallisches Material der Schicht 307 abzudecken. Über der Passivierungsschicht 303 ist eine weitere Passivierungsschicht 309 gebildet, die auch als die letzte Passivierungsschicht bezeichnet wird, die den gleichen Zweck dient wie die Passivierungsschichten 109 und 209, die zuvor mit Bezug zu den 1b, 1c und 2c bis 2f erläutert sind. Eine Lackmaske 310 ist über der letzten Passivierungsschicht 309 gebildet und umfasst eine Öffnung 310a mit Abmessungen entsprechend den Entwurfserfordernissen, um damit schließlich einen Bereich der Oberfläche 302a entsprechend den Erfordernissen der Entwurfsregeln freizulegen.
  • Das Halbleiterbauelement 300, wie es in 3a gezeigt ist, kann entsprechend der folgenden Prozesssequenz hergestellt werden. Nach der Ausbildung von Schaltungselementen und anderen mikrostrukturellen Elementen in und auf dem Substrat 301 und nach der Fertigstellung der einen oder der mehreren Metallisierungsschichten 307 mit dem Kontaktgebiet 302, was durch im Wesentlichen die gleichen Prozesse bewerkstelligt werden kann, die zuvor mit Bezug zu dem Halbleiterbauelement 200 und 100 beschrieben sind, wird die Passivierungsschicht 303 durch eine beliebige geeignete Abscheidetechnik, etwa plasmaunterstützte CVD, Aufschleudertechniken und dergleichen gebildet. Hinsichtlich der Materialzusammensetzung der Passivierungsschicht 303 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu den Passivierungsschichten 103 und 203 beschrieben sind. Danach wird die letzte Passivierungsschicht 309 entsprechend gut etablierter Techniken abgeschieden und nachfolgend wird ein Photolithographieprozess zur Bereitstellung der Lackmaske 310 ausgeführt. Wie zuvor erläutert ist, kann die Lithographiemaske (nicht gezeigt), die zur Herstellung der Lackmaske 310 verwendet wird, so gestaltet sein, dass die Öffnung 310a entsprechend den Entwurfserfordernissen bereitgestellt wird, die so gewählt sind, um schließlich einen gewünschten Teil der Oberfläche 302a freizulegen. In einer anschaulichen Ausführungsform kann die Lackmaske 310 so gestaltet sein, dass diese als eine Ätzmaske für ein gemeinsames Strukturieren der letzten Passivierungsschicht 309 und der Passivierungsschicht 303 in einem gemeinsamen Ätzprozess dient. Somit kann eine Dicke der Lackmaske 310 entsprechend so gestaltet werden, dass der erforderliche Ätzwiderstand für das zuverlässige Strukturieren beider Passivierungsschichten 303, 309 sichergestellt ist.
  • In einer weiteren anschaulichen Ausführungsform ist die letzte Passivierungsschicht 309 mit einer erhöhten Dicke im Vergleich zu einer Solldicke entsprechend den Bauteilspezifizierungen vorgesehen, wodurch ein Materialabtrag während eines Ätzprozesses zum Strukturieren der Passivierungsschicht 303 berücksichtigt wird, sobald die Passivierungsschicht 309 auf der Grundlage der Lackmaske 310 strukturiert ist, die dann nach dem Ende des Strukturierungsprozesses für die Schicht 309 entfernt worden sein kann. Da Abtragsraten für dielektrische Materialien für eine Vielzahl isotroper und anisotroper Ätzchemikalien gut bekannt sind oder auf der Grundlage entsprechend gestalteter Testdurchläufe ermittelt werden können, kann der entsprechende Materialverlust der Passivierungsschicht 309 effizient im Voraus bestimmt werden und somit kann der Abscheideprozess zur Herstellung der Schicht 309 entsprechend umgestaltet werden, um damit eine Zusatzdicke für das nachfolgende Strukturieren der Passivierungsschicht 303 vorzusehen.
  • 3b zeigt schematisch das Halbleiterbauelement 300 nach dem Ende des Strukturierens der letzten Passivierungsschicht 309 unter Anwendung der Lackmaske 310, die in 3b bereits entfernt ist. Ferner ist eine Entwurfssolldicke 309a als gestrichelte Linie angezeigt, wobei eine Differenz der Dicke zwischen der Schicht 309 und der Solldicke 309a im Wesentlichen einem Materialverlust entspricht, der in einem nachfolgenden Ätzprozess 320 zum Strukturieren der Passivierungsschicht 303 erwartet wird. Entsprechende Ätzrezepte für den Ätzprozess 320 sind im Stand der Technik gut etabliert und können in diesem Falle verwendet werden, wobei abhängig von der Materialzusammensetzung der letzten Passivierungsschicht 309 und der Passivierungsschicht 303 eine ähnliche oder eine unterschiedliche Ätzrate für die beiden Materialien erhalten werden kann.
  • 3c zeigt schematisch das Halbleiterbauelement 300 nach dem Ende des Strukturierungsprozesses 320. Folglich ist die Oberfläche 302a oder zumindest ein Teil davon, abhängig von den Entwurfskriterien freigelegt, so dass das Bauelement 300 nunmehr für die Aufnahme einer Höckerunterseitenmetallisierungsschicht direkt auf der freigelegten Oberfläche 302a vorbereitet ist. In noch anderen Ausführungsformen, wie es durch die gestrichelte Linie gezeigt ist, kann eine Kupferschutzschicht 315 vor dem Abscheiden der Passivierungsschicht 303 gebildet worden sein, wobei die Schicht 315 während des Strukturierungsprozesses 320 als eine Ätzstoppschicht dienen kann, wobei die Oberfläche 302a während des Ätzprozesses 320 und der nachfolgenden Handhabung des Bauelements 300 passiviert ist. Beispielsweise kann die Kupferschutzschicht 315 aus Siliziumnitrid, Siliziumkarbid, stickstoffangereicherten Siliziumkarbid und dergleichen aufgebaut sein und kann eine Dicke von ungefähr 5 bis 50 nm aufweisen, so dass der freigelegte Bereich der Schicht 315 während einer Vorreinigungsphase in einem nachfolgenden Sputter-Abscheideprozess zur Herstellung mindestens einer der Teilschichten einer auf der Oberfläche 302a zu bildenden Höckerunterseitenmetallisierungsschicht leicht entfernt werden kann. Zu diesem Zweck kann eine ähnliche Prozesstechnik angewendet werden, wie sie zuvor mit Bezug zu den 2d und 2e und den Prozessen 217 und 219 beschrieben ist. Somit kann vor dem eigentlichen Abscheiden einer ersten Teilschicht die Kupferschutzschicht 315 effizient entfernt werden. In den Ausführungsformen, in denen die Kupferschutzschicht 315 nicht vorgesehen ist, kann eine typische Vorreinigungsphase vor dem eigentlichen Sputter-Abscheideprozess ausgeführt werden, um Verfärbungen und oxidierte Bereiche von der Oberfläche 302a zu entfernen. Danach kann der eigentliche Abscheideprozess, etwa der Prozess 219 (siehe 2e) ausgeführt werden, woran sich weitere Abscheideprozesse bei Bedarf anschließen können, um eine Höckerunterseitenmetallisierungsschicht direkt auf der Oberfläche 302a zu bilden. Danach kann die weitere Bearbeitung ähnlich zu dem Prozessschema fortgesetzt werden, wie dies zuvor erläutert ist, d. h., ein Höckermaterial kann auf der Grundlage eines elektrochemischen Abscheideprozesses unter Anwendung einer entsprechend gestalteten Lackmaske abgeschieden werden.
  • 3d zeigt schematisch das Halbleiterbauelement 300 nach dem Ende der zuvor beschriebenen Prozesssequenz. Somit umfasst das Bauelement 300 eine Lackmaske 313 mit einem Höcker, etwa einem darin gebildeten Lothöcker 312, wobei der Höcker 312 auf einer Höckerunterseitenmetallisierungsschicht 311 gebildet ist, die zwei oder mehrere Teilschichten 311a, 311b aufweisen kann, die die erforderlichen Eigenschaften/Barriereneigenschaften, thermischen Eigenschaften und elektrischen Eigenschaften liefern. Danach kann die weitere Bearbeitung fortgesetzt werden, indem die Höckerunterseitenmetallisierungsschicht 311 strukturiert wird, wie dies auch mit Bezug zu den 2f oder dem Bauelement 209 erläutert ist.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik zur Herstellung einer Höckerstruktur bereit, die einen Höcker und eine Höckerunterseitenmetallisierungsschicht direkt auf einem kupferbasierten Kontaktgebiet aufweist, so dass die Höckerunterseitenmetallisierungsschicht direkt eine kupferenthaltende Oberfäche des Kontaktgebiets berührt. In diesem Zusammenhang ist der Begriff Höckerunterseitenmetallisierungsschicht als eine Schicht zu verstehen, die nicht nur die erforderlichen thermischen, elektrischen und mechanischen Eigenschaften zum Erreichen einer guten Haftung und eines guten Leistungsverhaltens eines über dem kupferbasierten Kontaktgebiet ausgebildeten Höckers liefert, sondern die auch in ihrer Gesamtheit als eine Stromverteilungsschicht während des elektrochemischen Herstellens von Höckern, etwa von Lothöckern dient. Da die durch die vor liegende Erfindung bereitgestellte Höckerstruktur keine Endmetallschichten aufweist, etwa eine Aluminiumschicht und eine entsprechende Haft-/Barrierenschicht, können somit die Stromtreiberfähigkeit sowie die thermische Leitfähigkeit deutlich verbessert werden, wodurch die Möglichkeit einer weiteren Reduzierung der lateralen Abmessung der Höckerstruktur und/oder das Betreiben des Bauteils unter anspruchsvollen Betriebsbedingungen auf Grund der erhöhten Wärmeableitungs- und Stromtreiberfähigkeiten geschaffen wird. Des weiteren können nachteilige Auswirkungen, etwa der Aluminiumlochfraß und das Ablösen von Passivierungsschichten, die insbesondere von offenen Gebieten und Scheibenschneidelinien hervorgerufen werden, auf Grund der verbesserten Haftung der letzten Passivierungsschicht an dem darunter liegenden Metallisierungsschichtstapel verringert werden. Ferner weist der Gesamtprozessablauf zur Herstellung einer äußerst effizienten Höckerstruktur eine deutliche Verbesserung hinsichtlich der Komplexität und der Materialien auf, so dass merkliche Kosteneinsparungen erreicht werden können. Zusätzlich kann die Möglichkeit des allgemeinen Verringerns der Größe von Lothöckern, deren Herstellung in anspruchsvollen Anwendungen das Vorsehen äußerst teuren strahlungsarmen Bleis erfordern kann, auch zu einer merklichen Verringerung der Produktionskosten beitragen. Des weiteren kann die Vermeidung komplexer Aluminiumabscheide- und Strukturierungsprozesse zu einer geringeren Durchlaufzeit beitragen.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (16)

  1. Halbleiterbauelement mit: einer Metallisierungsschicht mit einem kupferbasierten Kontaktgebiet, das seitlich durch eine Passivierungsschicht begrenzt ist und das eine kupferenthaltende Kontaktoberfläche aufweist; einer letzten Passivierungsschicht, die über der Passivierungsschicht ausgebildet ist und mindestens einen Bereich der kupferenthaltenden Kontaktoberfläche freilegt; einer Höckerunterseitenmetallisierungsschicht, die auf der kupferenthaltenden Kontaktoberfläche und einem Bereich der letzten Passivierungsschicht ausgebildet ist; und einem auf der Höckerunterseitemetallisierungsschicht ausgebildeten Lothöcker.
  2. Halbleiterbauelement nach Anspruch 1, wobei das die Höckerunterseitenmetallisierungsschicht im Wesentlichen frei von Aluminium ist.
  3. Halbleiterbauelement nach Anspruch 1, das ferner eine Kupferschutzschicht aufweist, die zwischen der Passivierungsschicht und der letzten Passivierungsschicht angeordnet ist.
  4. Halbleiterbauelement nach Anspruch 2, wobei die Höckerunterseitenmetallisierungsschicht auf einem Bereich der Passivierungsschicht und einem Bereich der letzten Passivierungsschicht gebildet ist.
  5. Verfahren mit: Bilden einer Höckerunterseitenmetallisierungsschicht auf einer freigelegten kupferenthaltenden Oberfläche eines Kontaktgebiets einer Metallisierungsschicht; Bilden eines Kontakthöckers auf der Höckerunterseitenmetallisierungsschicht über der kupferenthaltenden Oberfläche; und Strukturieren der Höckerunterseitenmetallisierungsschicht in Anwesenheit des Kontakthöckers.
  6. Verfahren nach Anspruch 5, das ferner umfasst: Bilden einer letzten Passivierungsschicht über der Passivierungsschicht und der kupferenthaltenden Oberfläche und Strukturieren der Passivierungsschicht und der letzten Passivierungsschicht, um einen Teil der kupferenthaltenden Oberfläche freizulegen.
  7. Verfahren nach Anspruch 6, wobei die Passivierungsschicht vor dem Bilden der letzten Passivierungsschicht strukturiert wird, und wobei das Verfahren ferner Bilden einer Kupferschutzschicht auf dem Teil der kupferenthaltenden Oberfläche umfasst.
  8. Verfahren nach Anspruch 7, wobei Bilden der Kupferschutzschicht umfasst: Strukturieren der Passivierungsschicht, um den Teil der kupferenthaltenden Oberfläche freizulegen, und Abscheiden der Kupferschutzschicht.
  9. Verfahren nach Anspruch 8, wobei die Kupferschutzschicht vor der Passivierungsschicht gebildet wird, und wobei das Verfahren ferner umfasst: Strukturieren der Passivierungsschicht, um einen Teil der Kupferschutzschicht freizulegen, der dem Teil der kupferenthaltenden Oberfläche entspricht.
  10. Verfahren nach Anspruch 7, das ferner Freilegen des Bereichs der kupferenthaltenden Oberfläche vor dem Bilden der Höckerunterseitenmetallisierungsschicht umfasst.
  11. Verfahren nach Anspruch 10, wobei der Teil der kupferenthaltenden Oberfläche in-situ mit dem Bilden der Höckerunterseitenmetallisierungsschicht freigelegt wird.
  12. Verfahren nach Anspruch 11, wobei mindestens eine Teilschicht der Höckerunterseitenmetallisierungsschicht durch einen Sputter-Abscheideprozess gebildet wird, und wobei der Teil der kupferenthaltenden Oberfläche während eines Vorreinigungsschritts des Sputter-Abscheideprozesses freigelegt wird.
  13. Verfahren nach Anspruch 6, wobei die Passivierungsschicht und die letzte Passivierungsschicht nach dem Bilden der Passivierungsschicht und der letzten Passivierungsschicht strukturiert werden.
  14. Verfahren nach Anspruch 13, wobei die Passivierungsschicht und die letzte Passivierungsschicht in einem gemeinsamen Ätzprozess strukturiert werden.
  15. Verfahren nach Anspruch 13, wobei Strukturieren der Passivierungsschicht und der letzten Passivierungsschicht umfasst: Strukturieren der letzten Passivierungsschicht unter Anwendung einer Lackmaske und Strukturieren der Passivierungsschicht unter Anwendung der strukturierten letzten Passivierungsschicht als eine Ätzmaske.
  16. Verfahren nach Anspruch 15, wobei Bilden der Passivierungsschicht und der letzten Passivierungsschicht umfasst: Abschätzen einer Materialmenge der letzten Passivierungsschicht, die voraussichtlich während des Strukturierens der Passivierungsschicht entfernt wird, und Abscheiden der letzten Passivierungsschicht auf der Grundlage einer Solldicke, die auf der Grundlage der abgeschätzten Materialmenge bestimmt wird.
DE102005035771.7A 2005-07-29 2005-07-29 Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall Expired - Fee Related DE102005035771B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005035771.7A DE102005035771B4 (de) 2005-07-29 2005-07-29 Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
US11/382,152 US7569937B2 (en) 2005-07-29 2006-05-08 Technique for forming a copper-based contact layer without a terminal metal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005035771.7A DE102005035771B4 (de) 2005-07-29 2005-07-29 Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall

Publications (2)

Publication Number Publication Date
DE102005035771A1 true DE102005035771A1 (de) 2007-02-01
DE102005035771B4 DE102005035771B4 (de) 2020-06-18

Family

ID=37650363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005035771.7A Expired - Fee Related DE102005035771B4 (de) 2005-07-29 2005-07-29 Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall

Country Status (2)

Country Link
US (1) US7569937B2 (de)
DE (1) DE102005035771B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
US9881858B2 (en) 2015-07-13 2018-01-30 Micron Technology, Inc. Solder bond site including an opening with discontinuous profile
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
US11024593B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Metal bumps and method forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321982A2 (de) * 2001-12-21 2003-06-25 Texas Instruments Incorporated Verfahren auf Waferebene zum direkten Lötverbinden von Kupferkontakten in integrierten Schaltungen
US20050006759A1 (en) * 2003-07-10 2005-01-13 Min-Lung Huang [wafer structure and bumping process thereof]

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649533B1 (en) * 1999-05-05 2003-11-18 Advanced Micro Devices, Inc. Method and apparatus for forming an under bump metallurgy layer
US6583039B2 (en) * 2001-10-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
JP2006511938A (ja) * 2002-12-20 2006-04-06 アギア システムズ インコーポレーテッド 銅相互接続構造に結合するための構造および方法
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321982A2 (de) * 2001-12-21 2003-06-25 Texas Instruments Incorporated Verfahren auf Waferebene zum direkten Lötverbinden von Kupferkontakten in integrierten Schaltungen
US20050006759A1 (en) * 2003-07-10 2005-01-13 Min-Lung Huang [wafer structure and bumping process thereof]

Also Published As

Publication number Publication date
US7569937B2 (en) 2009-08-04
DE102005035771B4 (de) 2020-06-18
US20070023918A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102006033319B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102013101935B4 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102016100258B4 (de) Verfahren zur Bildung einer Zwischenschicht für Kupferstrukturierung
DE102012104270A1 (de) Halbleiterkomponente und Verfahren zum Herstellen einer Halbleiterkomponente
DE102005035772A1 (de) Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
DE102009032263A1 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102004005697A1 (de) Widerstandsfähige Via-Struktur und zugehöriges Herstellungsverfahren
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee