DE102004058915B4

DE102004058915B4 - Thermometrischer Digital-Analog-Umsetzer

Info

Publication number: DE102004058915B4
Application number: DE102004058915A
Authority: DE
Inventors: Nicola Da Dalt; Peter Gregorius
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2003-12-15
Filing date: 2004-12-07
Publication date: 2010-10-21
Anticipated expiration: 2024-12-08
Also published as: DE102004058915A1; US20050128116A1; CN1638285B; US6911930B1; CN1638285A

Abstract

Thermometrischer Digital-Analog-Umsetzer mit einem Zellenarray, welches eine Vielzahl von Zellenelementen aufweist, die auf einem Wafer in einer zweidimensionalen Matrix angeordnet sind,
wobei jedes integrierte Zellenelement eine Abweichung infolge von Randnäheeffekten aufweist, die zwischen ihrer aktuellen physikalischen Eigenschaft und dem Nennwert der Eigenschaft liegt,
wobei die Zellenelemente in einem ersten Verdrahtungsschema längs Diagonalen mit einem Winkel von 45 Grad zu den Zellenelementspalten und zu den Zellenelementezeilen verbunden sind.

Description

Die Erfindung betrifft einen thermometrischen Digital-Analog-Umsetzer mit einem Zellenarray.
Ein Digital-Analog-Umsetzer (DAC) setzt ein digitales Eingabewort mit mehreren Datenbits um und gibt eine analoge Ausgabe aus, die proportional zu dem Wert des eingegebenen binären Datenworts ist. Das analoge Ausgabesignal ist zum Beispiel ein Strom, eine Spannung, eine Ladung oder ein analoges Signal oder eine Frequenz proportional zu dem Wert des eingegebenen Datenworts.
Die Druckschrift US 6 124821 A zeigt ein kapazitives Array für einen binären Digital-Analog-Umsetzer mit einem korrekten kapazitiven Verhältnis zwischen den verschiedenen kapazitiven Komponenten, das diagonale Verbindungen aufweist.
Weiter ist in Y. Cong, R. L. ”Switiching Sequence Optimization for Gradient Error Compensation in Thermometer-Decoded DAC Arrays”, in IEEE Transactions an Circuits and Systems II: Analog und Digital Signal Processing, Vol. 47, S. 585–595, ein Umschaltschema für einen thermometrischen Digital-Analog-Umsetzer (DAC) dargestellt.
Weiterhin beschreibt die Druckschrift US 6 507 272 B1 eine hinsichtlich Linearität verbesserte Matrix aus Widerständen.
Ein idealer Digital-Analog-Umsetzer weist eine Eingabe-Ausgabe- bzw. Eingangs-Ausgangs-Charakteristik auf, welche eine Gerade durch den Ursprung ist, wie in 1 ersichtlich ist. In dem Digital-Analog-Umsetzer (DAC) nach dem Stand der Technik ist die aktuelle Eingangs-Ausgangs-Charakteristik eine Linie, die von der idealen Geraden abweicht, das heißt, die Eingangs-Ausgangs-Charakteristik des herkömmlichen Digital-Analog-Umsetzers nach dem Stand der Technik ist eine nichtlineare Eingangs-Ausgangs-Charakteristik. Die Nichtlinearität der Eingangs-Ausgangs-Charakteristik des herkömmlichen Digital-Analog-Umsetzers ist zurückzuführen auf Offset und Verstärkungsfehler. Digital-Analog-Umsetzer sind integrierte Schaltungen, welche in den meisten Fällen als Digital-Analog-Umsetzer mit einem Array von Zellenelementen ausgeführt sind, die eigentlich die Umsetzung von dem digitalen Wert in das analoge Signal durchführen. Diese Zellenarrayelemente weisen eine Vielzahl von Zellenelementen auf, beispielsweise solche wie Stromquellen, Kondensatoren, Widerstände, welche mittels Schaltern geschaltet werden, die von den umzusetzenden digitalen Eingabedaten gesteuert sind. Ein Digital-Analog-Umsetzer (DAC) mit einem Zellenarray aus Stromquellen, wird als ein Stromschalter-Digital-Analog-Umsetzer bezeichnet, ein Digital-Analog-Umsetzer (DAC) mit einem Zellenarray aus Widerstandselementen, wird als ein Widerstandsketten- bzw. Widerstandsnetzwerk-Digital-Analog-Umsetzer bezeichnet, und ein Digital-Analog-Umsetzer mit einem Zellenarray aus Kondensatoren wird als ein Ladungsumverteilungs-Digital-Analog-Umsetzer bezeichnet.
Das Zellenarray ist in Abhängigkeit von der Anwendung des Digital-Analog-Umsetzers im Wesentlichen auf drei verschiedene Wege organisiert, das heißt als ein binär gewichtetes Array, als ein thermometrisches Array oder als ein gemischtes Array.
Bei dem binär gewichteten Zellenarray verläuft das Maß bzw. die Dimension der Zellenelemente als Potenz von Zwei. Bei einem thermometrischen Zellenarray weisen alle Zellenelemente das gleiche Maß auf. Bei einem gemischten Zellenarray ist ein Abschnitt des Array thermometerkodiert, und der andere Abschnitt des Zellenarrays ist binär kodiert.
In angewandten integrierten Schaltungen gibt es zwischen den Zellenelementen innerhalb des Zellenarrays eines Digital-Analog-Umsetzers eine Abweichung (mismatch). Die Abweichung, das heißt der Unterschied zwischen der tatsächlichen physikalischen Eigenschaft des Zellenelementes und dem Nennwert der Eigenschaft des Zellenelementes kann aus verschiedenen Gründen auftreten.
Die erste Ursache für die Abweichung besteht darin, dass der Waferherstellungsprozess nicht vollständig homogen über die ganze Waferoberfläche ist. Als eine Folge des inhomogenen Waferherstellungsprozesses zeigen nominell identische Zellenelemente, die auf dem Wafer in einem bestimmten Abstand von einander angeordnet sind, tatsächlich ein unterschiedliches physikalisches Verhalten. Je näher die Zellenelemente an einander angeordnet sind, je geringer ist die Abweichung zwischen beiden Zellenelementen. Aus diesem Grund ist es übliche Praxis, die Ausdehnung des Waferbereichs zu begrenzen, auf welchem die Zellenelemente des Zellenarrays angeordnet sind. Dieses wird gewöhnlich dadurch erreicht, dass die Zellenelemente auf dem Wafer in einem zweidimensionalen Arrayaufbau organisiert sind. Die Nichthomogenität des Herstellungsprozesses auf der Oberfläche des Wafers führt zum Vorhandensein eines Gradienten in dem physikalischen Verhalten der Zellenelemente. Dieses bedeutet, dass eine gegebene physikalische Eigenschaft der Zellenelemente von ihrem Nennwert in einer mehr oder weniger linearen Weise entlang einer gegebenen Richtung auf dem Wafer abweicht.
In 2 ist eine Abweichung von auf einem Wafer integrierten Zellenelementen als eine zweidimensionale Gaußsche Funktion des Abstand von der Zellenmitte des Zellenarrays modelliert, wobei die Abweichung als eine gekrümmte Fläche in dem oberen Abschnitt des Bildes dargestellt ist. Die normierte Abweichung ist in Bezug auf einen Referenzwert R₀, wie ein solcher als R_i/R₀ normiert, wobei R₀ ein Referenzwiderstandswert eines Zellenelementes in der Mitte des Zellenarrays ist.
Eine weitere Quelle von Abweichung unter Zellenelementen, die zu einer Verteilung wie in 2 gezeigt führt ist der so genannte „Randnäheeffekt” bzw. „Border Proximity Effekt”. In einem integrierten Schaltkreis hängt die physikalische Eigenschaft eines Zellenelementes, wie beispielsweise eines Widerstands, eines Kondensators oder eines Transistors, auch von den nahe an ihm ausgebildeten Siliziumaufbauten ab. In einem zweidimensionalen Array von Zellenelementen weisen die Zellenelemente, die nahe am Rand des Zellenarrays angeordnet sind, einen „lokalen” Siliziumaufbau auf, der unterschiedlich zu dem Siliziumaufbau der Zellenelemente ist, die in der Nähe der Mitte des Zellenarrays liegen. Dieses verursacht eine Abweichung in dem physikalischen Verhalten der Zellenelemente. Diese Abweichung ist hauptsächlich eine Funktion des Abstands des Zellenelementes von der Mitte des Zellenarrays, wie aus 3 ersichtlich ist. Ein Digital-Analog-Umsetzer (DAC), der ein Zellenarray wie in 3 dargestellt aufweist, zeigt eine Nichtlinearität dieser Eingabe-Ausgabe-Eigenschaft, wobei die Nichtlinearität davon abhängt, wie die Zellenarrayelemente in einem Verdrahtungsschema miteinander verbunden sind.
3 zeigt ein Zellenarray mit einer Vielzahl von Zellenelementen, die auf einem Wafer in einer zweidimensionalen Zellenmatrix integriert angeordnet sind. In dem in 3 dargestellten Beispiel weist die Zellenmatrix 8×8 Zellenelemente auf, wobei jedes Zellenelement ein Widerstand, ein Kondensator, ein Transistor, eine Stromquelle oder eine Diode sein kann. Die Abweichungsverteilung ist kreissymmetrisch, wie aus 3 ersehen werden kann.
4 zeigt ein Verdrahtungs- oder ein Abtastungs- bzw. Scanningschema zur Verbindung der Zellenelemente eines Zellenarrays in Reihe nach dem Stand der Technik. Der übliche Weg des Scanning oder der Verdrahtung eines thermometerkodierten Digital-Analog-Umsetzers wird durch Scanning der Zellenarrays Zeile für Zeile wie in 4 gezeigt ausgeführt.
Der Nachteil dieses herkömmlichen Verdrahtungsschemas besteht darin, dass bei Vorhandensein von Randnäheeffekten das Integral oder die akkumulierte Nichtlinearität des Digital-Analog-Umsetzers groß ist. Da das Zellenarray zeilenweise abgetastet wird, werden die Zellenelemente mit einer höheren Abweichung, das heißt die Zellenelemente in Reihe 8, wie in 4 dargestellt ist, eins nach dem anderen zu Beginn der Verdrahtungs oder Abtastfolge summiert. Deshalb kumuliert die Abweichung. Bei Verwendung eines Zellenarrays mit dem in 4 dargestellten Verdrahtungsschema weist der Digital-Analog-Umsetzer eine vergrößerte Nichtlinearität der Eingabe-Ausgabe-Charakteristik auf.
Dementsprechend besteht die Aufgabe der Erfindung darin, einen thermometrischen Digital-Analog-Umsetzer mit verringerten Randnäheeffekten zu schaffen.
Diese Aufgabe wird durch einen thermometrischen Digital-Analog-Umsetzer mit den Merkmalen des Hauptanspruchs 1 gelöst.
Die Erfindung schafft einen thermometrischen Digital-Analog-Umsetzer mit einem Zellenarray, welches eine Vielzahl von Zellenelementen aufweist, die auf einem Wafer in einer zweidimensionalen Matrix angeordnet sind,
wobei jedes integrierte Zellenelement eine Abweichung infolge von Randnäheeffekten aufweist, die zwischen ihrer aktuellen physikalischen Eigenschaft und dem Nennwert der Eigenschaft liegt,
wobei die Zellenelemente in einem ersten Verdrahtungschema längs Diagonalen mit einem Winkel von 45 Grad zu den Zellenelementspalten und zu den Zellenelementezeilen verbunden sind.
In einer bevorzugten Ausführungsform des Digital-Analog-Umsetzers ist das Zellenarray von Dummy- bzw. Scheinzellenelementen umgeben.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente in einem zweiten Verdrahtungsschema mit einer Mäandergestalt verbunden.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers ist jedes Zellenelement des integrierten Zellenarrays durch einen korrespondierenden Schalter überbrückbar ausgebildet.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers ist der Schalter innerhalb des integrierten Zellenarrays vorgesehen.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers ist der Schalter außerhalb des integrierten Zellenarrays vorgesehen.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente als Kondensatoren ausgebildet.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente als Varaktoren oder Kapazitätsdioden ausgebildet.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente als Widerstände ausgebildet.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente als Stromquellen ausgebildet.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente als Transistoren ausgebildet.
In einer weiteren bevozugten Ausführungsform des Digital-Analog-Umsetzers sind die Zellenelemente als Dioden ausgebildet.
Im Folgenden werden die bevorzugten Ausführungsformen eines Zellenarrays gemäß der vorliegenden Erfindung mit Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben.
1 zeigt die Eingabe-Ausgabe-Charakteristik eines Digital-Analog-Umsetzers nach dem Stand der Technik;
2 zeigt die zweidimensionale Verteilung der Abweichung eines Zellenarrays nach dem Stand der Technik;
3 zeigt eine Verteilung einer kreisförmigen Abweichung eines Zellenarrays nach dem Stand der Technik;
4 zeigt ein Verdrahtungsschema zur Verbindung von Zellenelementen innerhalb eines Zellenarrays nach dem Stand der Technik;
5 zeigt ein erstes Verdrahtungsschema zur Verdrahtung eines thermometerkodierten zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
6 zeigt ein zweites Verdrahtungsschema zur Verdrahtung eines thermometerkodierten zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
7 zeigt ein drittes Verdrahtungsschema zur Verdrahtung eines thermometerkodierten zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
8 zeigt ein zweidimensionales Zellenarray mit Bereichen von gleicher Abweichung;
9 zeigt ein viertes Verdrahtungsschema zur Verdrahtung eines zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
10a, 10b zeigen weitere Verdrahtungsschemen zur Verdrahtung von Zellenelementen gemäß der vorliegenden Erfindung;
11 zeigt ein weiteres Verdrahtungsschema zur Verdrahtung von Zellenelementen in einem Zellenarray gemäß der vorliegenden Erfindung;
12a, 12b zeigen weitere Verdrahtungsschemen zur Verbindung von Zellenelementen innerhalb eines Zellenarrays gemäß der vorliegenden Erfindung;
13a, 13b zeigen Diagramme zur Darstellung der Unterdrückungswirkung durch Verwendung von Dummy-Zellen in einer bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden Erfindung;
14a, 14b zeigen Verdrahtungsschemen zur Verbindung von Zellenelementen innerhalb eines Zellenarrays gemäß der vorliegenden Erfindung;
15 zeigt eine Zusammenschaltung eines ersten Zellenarrays mit relevanten Zusammenschaltungen eines zweiten Zellenarrays gemäß der vorliegenden Erfindung über Busse;
16a, 16b zeigen in Reihe geschaltete und durch Schalter kurzgeschlossene Widerstandsketten bzw. -netzwerke gemäß einer Ausführungsform der vorliegenden Erfindung;
17a, 17b zeigen eine Ausgestaltung eines Zellenarrays, das die Widerstände als Zellenelemente gemäß einer Ausführungsform der vorliegenden Erfindung verwendet;
18a, 18b zeigen ein Zellenarray, das Widerstände als Zellenelemente gemäß einer weiteren Ausführungsform der vorliegenden Erfindung verwendet;
19 zeigt eine weitere Ausgestaltung eines Zellenarrays, das Widerstände als Zellenelemente gemäß einer Ausführungsform der vorliegenden Erfindung verwendet;
20a, 20b zeigen ein Zellenarray gemäß der vorliegenden Erfindung, wobei die Zahl von Spalten von der Zahl der Zeilen abweicht;
21 zeigt eine digitale Varactorsteuerschaltkreis, der einen Digital-Analog-Umsetzer mit einem Zellenarray gemäß der vorliegenden Erfindung benutzt;
22 zeigt ein Diagramm, welches die Verbesserung der integrierten Nichtlinearität eines Digital-Analog-Umsetzers mit dem Zellenarray gemäß der vorliegenden Erfindung darstellt;
23 zeigt einen Verstärkerschaltkreis gemäß der vorliegenden Erfindung mit einem Zellenarray gemäß der vorliegenden Erfindung;
24 zeigt einen invertierenden Verstärkerschaltkreis mit Zellenarrays gemäß der vorliegenden Erfindung.
Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben.
5 zeigt eine erste Ausführungsform eines Verdrahtungsschemas zur Verbindung von Zellenelementen, die auf einem Wafer in einer zweidimensionalen Zellenmatrix gemäß der vorliegenden Erfindung integriert sind.
In der in 5 dargestellten Ausführungsform weist die Zellenmatrix 8×8 Zellenelemente C_ij auf, wobei die Zellenelemente in Zeilen und Spalten angeordnet sind. In diesem gegebenen Beispiel weist die Zellenmatrix acht Zellenelementzeilen und acht Zellenelementspalten auf. Es ist bevorzugt, dass die Zahl (N) der Zellenelementzeilen gleich der Zahl (M) der Zellenelementspalten ist.
Wie aus der 5 entnommen werden kann, sind die Zellenelemente im Gegensatz zur Verdrahtung der Zellenelemente Zeile für Zeile (wie in 4 dargestellt ist) miteinander dergestalt verbunden, dass die Verbindung längs der Diagonalen des Zellenarrays mit einem Winkel von 45 Grad verläuft. Selbst verständlich gibt es verschiedene Möglichkeiten, das Zellenarray unter Verwendung einer 45-Grad-Richtung zu verdrahten, so dass unterschiedliche Verdrahtungsschemen möglich sind.
In der in 5 gezeigten Ausführungsform beginnt die Verdrahtung mit dem Zellenelement C₈₈ und endet mit dem Zellenelement C₁₁. Der Vorteil der Verdrahtung der Zellenelemente längs der Diagonalen der Zellenarraymatrix besteht darin, dass die Abweichung der Randzellenelemente, wie beispielsweise Zellenelement C₈₈, schnell durch die Zellenelemente kompensiert wird, die näher an der Mitte der Zellenarraymatrix angeordnet sind, und welche weniger durch Randnäheeffekt beeinflusst sind und somit in Bezug auf den Nennwert geringere Abweichungen aufweisen. Auf diese Weise wird die integrale Nichtlinearität des Zellenarrays bedeutend verringert.
6 zeigt eine weitere Ausführungsform des Verdrahtungsschemas gemäß der vorliegenden Erfindung, wobei die Zellenelemente längs Diagonalen verbunden sind, die in Bezug auf die Zeilen und Spalten der Matrix einen Winkel von 45 Grad aufweisen.
7 stellt ein ähnliches Verdrahtungsschema dar, wobei die Zellenelemente über Diagonalen verbunden sind, die einen Winkel von 45 Grad in Bezug auf die Zeilen und Spalten der Zellenmatrix aufweisen.
8 zeigt ein 8×8 Zellenarray mit 64 Zellenelementen mit vier Bereichen I, II, III, IV von gleicher Abweichung. Der Nennwert eines jeden Zellenelementes ist gleich 1. Aufgrund des Randnäheeffekts weist jedes Zellenelement eine Abweichung auf, die im Groben proportional zu dem Abstand des Zellenelementes von der Mitte der Zellenmatrix ist. Mit Bezugnahme auf 8 weisen die vier Zellenelemente C₄₅, C₅₅, C₄₄, C₅₄ in dem ersten Bereich I einen Wert von 1 + 3·ε auf, wobei ε ein kleiner Wert ist, verglichen mit einem, der einen relativ kleinen Betrag von Abweichung anzeigt. Die Zellenelemente in dem zweiten Bereich II weisen einen Wert von 1 + 2ε auf. Weiterhin weisen die Zellenelemente in dem dritten Bereich III einen Wert von 1 + ε auf, während die Elemente in dem Bereich IV einen Wert von 1 – 96·ε/28 aufweisen, ist die Summe von allen Werten von allen Zellen gleich 64, so dass der durchschnittliche Zellenwert gleich dem Nennwert 1 entspricht.
Wenn die ersten acht Zellenelemente C₁₈, C₂₈, C₃₈, ..., C₈₈ nach dem Stand der Technik in dem Verdrahtungsschema wie in 4 gezeigt verbunden sind, ist der Ausgabewert des Digital-Analog-Umsetzers 8 – 8·96·ε/28. Der ideale Ausgabewert ist 8, so dass der integrale Nichtlinearitätsfehler bei Verwendung des herkömmlichen Verdrahtungsverfahrens sich auf einen Wert von –27,4·ε beläuft.
In dem Fall, dass die acht Zellenelemente mit dem Verdrahtungsschema gemäß der vorliegenden Erfindung wie in 6 gezeigt verbunden sind, beginnen sie mit dem Zellenelement C₁₁.
In diesem Fall beträgt die DAC-Ausgabe (1 – 96·ε/28) + (1 + ε) + (1 + 2·ε) + (1 + 3·ε) + (1 – 96·ε/28) + (1 + ε) + (1 + 2·ε) + (1 – 96·ε/28).
Der integrale Nichtlinearitätsfehler beläuft sich in diesem Fall auf lediglich –1,3·ε.
Wie aus diesem Beispiel ersichtlich ist, ist die integrale Nichtlinearität einer Zellenmatrix mit Verwendung eines Verdrahtungsschemas gemäß der vorliegenden Erfindung bedeutend reduziert im Vergleich zu einer herkömmlichen Zellenmatrix mit einem herkömmlichen Verdrahtungsschema.
9 stellt eine 6×6 Zellenmatrix mit 36 Zellenelementen dar. Wenn ein Verdrahtungsvorgang ausgeführt wird, wird die Matrix durch ein karthesisches Koordinatensystem indexiert. Die Verbindung der Zellenelemente in einer N×N Zellenmatrix wird so ausgeführt, dass die Zellenmatrix in vier Bereiche aufgeteilt werden kann, die durch die folgenden Gleichungen bestimmt sind:
Für die 6×6 Zellenelementmatrix sind zehn Gleichungen zur Verdrahtung der Zellenelemente vorgesehen.
Berechnung des linken und rechten Bereiches: iε1, n2 – 1 = {1,2}
Folglich wird ein Verdrahtungsschema wie in 9 gezeigt erzeugt. Die separaten Ketten y₁(x) – y₃(x), y_1b(x) – y_3b(x), x₁(y) – x₂(y) und x_1b(y), x_2b(y) können miteinander verbunden werden.
10a zeigt ein mögliches Verdrahtungsschema gemäß der vorliegenden Erfindung, wobei die Zellenelemente in einer Mäanderform verbunden sind. Die erzeugte Reihenverbindung der Zellenelemente weist zwei Anschlüsse A1, A2 auf.
In 10b ist ein weiteres mögliches Verdrahtungsschema gemäß der vorliegenden Erfindung dargestellt, wobei zwei Ketten von Zellenelementen untereinander verbunden sind. Jede Kette weist eine Vielzahl von Zellenelementen auf, die in Reihe miteinander verbunden sind. Die erste Kette weist Anschlüsse A1, A2 und die zweite Kette weist Anschlüsse B1, B2 auf.
11 zeigt ein weiteres Verdrahtungsschema gemäß der vorliegenden Erfindung mit zwei untereinander verbundenen Zellenelementketten, wobei die Zellenelemente miteinander längs Diagonalen mit 45 Grad in Bezug auf die Zeilen und Spalten der Matrix verbunden sind. Der Aufbau hat den Vorteil, dass jedes Zellenelement einer Kette beide aufweist, nämlich Zellenelemente seiner eigenen Kette und Zellenelemente der anderen Kette als benachbarte Elemente. Dieses schafft insbesondere eine Vorteil, wenn zwei Zellenelemente der Zellenmatrix zusammenwirken.
12a, 12b zeigen ein 12×12 Zellenarray mit einem Verdrahtungsschema gemäß der vorliegenden Erfindung, um die integrale Nichtlinearität eines thermometerkodierten Digital-Analog-Umsetzers zu verbessern.
In einer wie in 12b dargestellten Ausführungsform ist die integrale Nichtlinearität verbessert, indem sichergestellt ist, dass alle Zellenelemente innerhalb des Zellenarrays die gleichen Umgebungsbedingungen aufweisen. Zellenelemente, die am Rand des Zellenarrays wie in 12a gezeigt angeordnet sind, weisen normalerweise nicht die gleichen Umgebungsbedingungen auf wie andere Zellenelemente innerhalb des Zellenarrays. Zur Unterdrückung dieser ungleichen Bedingungen sind gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung Dummy-Zellenelemente um das Zellenarray herum zur Bildung eines Rands angeordnet.
12b zeigt die Konfiguration des Zellenarrays mit den von Dummy-Zellen umgebenen aktiven Zellenelementen.
13a, 13b zeigen Diagramme zur Darstellung der Unterdrückung von Randeffekten in einer 6×6 Zellenelementmatrix. Innere Zellenelemente sind an allen Seiten von weiteren Zellenelementen umgeben, wie aus 13a ersichtlich ist. Zellenelemente am Rand des Zellenarrays, wie beispielsweise solche wie das Zellenelement C₅₅, sind nicht vollständig von anderen Zellenelementen umgeben. Um gleiche Bedingungen für alle Zellenelemente zu schaffen, sind Dummy-Zellen als Umrandung für das Zellenarray angeordnet. Wie aus der 13b zu entnehmen ist, ist das Zellenelement C₅₅ von drei aktiven Zellenelementen und fünf Dummy-Zellenelementen umgeben. Dementsprechend ist das Randzellenelement C₅₅ vollständig von Zellenelementen umgeben und weist die gleichen Bedingungen auf wie zum Beispiel Zellenelement C₂₂ innerhalb des Zellenarrays.
14a stellt eine bevorzugte Ausführungsform eines Zellenarrays mit einem Verdrahtungsschema gemäß der vorliegenden Erfindung dar. Die Zellenelemente sind in einer solchen Weise verbunden, dass alle dreieckförmigen Konfigurationen zusammengebunden sind.
14b zeigt eine weitere Ausführungsform mit einer verbesserten Verbindung der dreieckförmigen Konfiguration, wobei nur zwei Verbindungen mit großem Abstand vorgesehen sind. Die erste Verbindung mit großem Abstand verläuft zwischen Zellenelementen C_0,6 und C_0,11, und die zweite Verbindung mit großem Abstand verläuft zwischen Zellenelementen C_5,11 und C_11,10.
15 zeigt die Möglichkeit der parallelen Verbindung von zwei Zellenarrays gemäß der vorliegenden Erfindung. Ein Zellenarray A gemäß der vorliegenden Erfindung ist mit einem Zellenarray B der vorliegenden Erfindung zusammen über Busse Bus₀ bis Bus₁₂ verbunden. Dieses ist vorteilhaft, wenn unterschiedliche Zellenelemente zusammen innerhalb eines zusätzlichen Digital-Analog-Umsetzers verwendet werden sollen.
16a stellt eine erste Widerstandskette innerhalb in Reihe verbundenen Widerständen R₁₁–R₁₈ dar, welche unter Verwendung von überbrückenden Schaltern S₁₁–S₁₈ kurzgeschlossen werden können. Wie aus 16b in der dargestellten Ausführungsform ersehen werden kann, sind die Schalter S₁₁–S₁₈ separat außerhalb des Widerstandsarrays gemäß einer Ausführungsform der vorliegenden Erfindung angeordnet.
17a, 17b zeigen eine alternative Ausführungsform, wobei die Schalter S₁₁–S₁₈ innerhalb des Widerstandsarrays gemäß der vorliegenden Erfindung angeordnet sind.
18a zeigt eine unterschiedliche Version der in 16a dargestellten Ausführungsform, wobei die Schalter und die Widerstände ausgetauscht sind. Diese Konfiguration resultiert in einer unterschiedlichen Verbindung der Zellenelemente. Die Widerstände in dem in 18b dargestellten Zellenarray sind in der gleichen Weise angeordnet wie die Zellenelemente in 16b.
19b zeigt eine allgemeinere Konfiguration der Zellenelemente, die parallel verbunden sind und über einen Bus gesteuert werden. Die integrale Nichtlinearität ist durch Anwendung eines Verdrahtungsschemas gemäß der vorliegenden Erfindung reduziert. In bevorzugten Ausführungsformen sind die dargestellten Zellenarrays von Dummy-Zellenelementen umgeben, welche mit den Zellenelementen innerhalb des aktiven Zellenarrays identisch sind.
20 stellt ein Zellenarray mit einem Verdrahtungsschema gemäß der vorliegenden Erfindung dar, wobei das Zellenarray eine unterschiedliche Anzahl von Zellenspalten und Zellenzeilen aufweist.
In dem in 20a gezeigten Beispiel weist das Zellenarray sieben Spalten und sechs Zeilen von Zellenelementen auf.
In dem in 20b gezeigten Beispiel weist das Zellenarray acht Spalten von Zellenelementen und sechs Zeilen von Zellenelementen auf. Dementsprechend ist die vorliegende Erfindung ebenfalls für Zellenarrays anwendbar, bei denen die Anzahl von Zeilen und Spalten unterschiedlich ist.
21 zeigt einen Digital-Analog-Umsetzer (DAC) mit einer Zellenmatrix gemäß der vorliegenden Erfindung innerhalb eines Anwendungsschaltkreises. Die Grundfrequenz eines LC-Oszillators wird durch Änderung der wirksamen Kapazität zwischen den Ausgabeknoten out n/out p gesteuert. Die Grundfrequenz des Oszillators wird von dem Digital-Analog-Umsetzer (DAC) gesteuert. Die Zellenelemente der Zellenmatrix innerhalb des Digital-Analog-Umsetzers (DAC) sind Varaktoren bzw. Kapazitätsdioden, welche innerhalb der Zellenmatrix angeordnet und gemäß eines der oben erläuterten Verdrahtungsschemen verdrahtet sind.
22 zeigt die integrierte Nichtlinearität (INL) eines zweidimensionalen 16×16 Zellenarrays gemäß der vorliegenden Erfindung im Vergleich zu der integralen Nichtlinearität eines Zellenarrays, welches in einer konventionellen Weise wie in 4 gezeigt verdrahtet ist. Wie aus 22 ersichtlich ist, ist die integrierte Nichtlinearität für die Zellenmatrix mit der Verwendung eines Verdrahtungsschemas gemäß der vorliegenden Erfindung erheblich reduziert.
23 stellt einen Verstärkerschaltkreis mit einem Zellenarray gemäß der vorliegenden Erfindung dar. 23a zeigt den logischen Aufbau eines Abschnitts des Zellenarrays gemäß der vorliegenden Erfindung.
23b zeigt die Topologie einer bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden Erfindung, wobei die Widerstände in Reihe verbunden sind und durch Schalter kurzgeschlossen werden können, die außerhalb des Zellenarrays angeordnet sind. Das Zellenarray weist drei Anschlüsse A1, A2, A3 auf.
Wie aus 23c ersichtlich ist, weist der nicht invertierende Verstärkerschaltkreis einen Operationsverstärker OP auf, dessen Ausgangsanschluss am Anschluss A1 des Zellenarrays angeschlossen ist, wie in 23b gezeigt ist. Der nicht invertierende Eingang des Operationsverstärkers erhält eine Referenzspannung. Der invertierende Eingang des Operationsverstärkers ist am Anschluss A3 des Zellenarrays angeschlossen. Der Anschluss A2 des Zellenarrays ist mit Masse verbunden. Ein digitales Steuersignal zur Steuerung der Schalter wird dem Zellenarray zugeführt.
24 zeigt einen invertierenden Verstärkerschaltkreis, der zwei Zellenarrays mit einer Topologie gemäß der vorliegenden Erfindung aufweist.
24a stellt einen Abschnitt einer Kette von Zellenelementen dar, welche mittels Schalter überbrückbar sind.
24b zeigt eine Ausführungsform eines Zellenarrays mit einem Verdrahtungsschema oder Verdrahtungsaufbau gemäß der vorliegenden Erfindung. Das Zellenarray weist zwei Anschlüsse A1, A2 auf, welche aneinander durch eine Kette von Widerständen verbunden sind, die in Reihe gemäß einem Verdrahtungsschema der vorliegenden Erfindung verbunden sind. Bei dem gegebenen Beispiel weist das Zellenarray 8×8 Widerstände auf, so dass die Widerstandskette 64 in Reihe verbundene Widerstände aufweist. Zu jedem Widerstand ist ein korrespondierender Schalter parallel geschaltet und kann von einem externen digitalen Signal gesteuert werden. In der in 24b dargestellten Ausführungsform sind 64 Schalter in dem Zellenarray integriert.
Die in 24c dargestellte invertierende Verstärkung weist zwei Zellenarrays (Array A, Array B) auf, wobei jedes Array A, B die Topologie wie in 24b gezeigt aufweist. Das erste Array A ist zwischen einer Referenzspannung und einem invertierenden Eingang des Operationsverstärkers OP angeschlossen. Das zweite Array B ist zwischen dem Ausgang des Operationsverstärkers und dem invertierenden Eingang des Operationsverstärkers angeschlossen. Der nicht invertierende Eingang des Operationsverstärkers ist mit Masse verbunden. Die Verstärkung des invertierenden Verstärkerschaltkreises wird von den digitalen Signalen gesteuert, die beiden Arrays A, B zugeführt werden.

Claims

Thermometrischer Digital-Analog-Umsetzer mit einem Zellenarray, welches eine Vielzahl von Zellenelementen aufweist, die auf einem Wafer in einer zweidimensionalen Matrix angeordnet sind, wobei jedes integrierte Zellenelement eine Abweichung infolge von Randnäheeffekten aufweist, die zwischen ihrer aktuellen physikalischen Eigenschaft und dem Nennwert der Eigenschaft liegt, wobei die Zellenelemente in einem ersten Verdrahtungsschema längs Diagonalen mit einem Winkel von 45 Grad zu den Zellenelementspalten und zu den Zellenelementezeilen verbunden sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei das Zellenarray von Dummyzellenelementen umgeben ist.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente in einem zweiten Verdrahtungsschema mit einer Mäandergestalt verbunden sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei jedes Zellenelement des integrierten Zellenarrays durch einen korrespondierenden Schalter überbrückbar ausgebildet ist.
Digital-Analog-Umsetzer nach Anspruch 4, wobei der Schalter innerhalb des integrierten Zellenarrays vorgesehen ist.
Digital-Analog-Umsetzer nach Anspruch 4, wobei der Schalter außerhalb des integrierten Zellenarrays vorgesehen ist.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente als Kondensatoren ausgebildet sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente als Varaktoren oder Kapazitätsdioden ausgebildet sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente als Widerstände ausgebildet sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente als Stromquellen ausgebildet sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente als Transistoren ausgebildet sind.
Digital-Analog-Umsetzer nach Anspruch 1, wobei die Zellenelemente als Dioden ausgebildet sind.