CN114556789A - 用于补偿可配置输出电路及装置中的电气装置可变性的方法 - Google Patents
用于补偿可配置输出电路及装置中的电气装置可变性的方法 Download PDFInfo
- Publication number
- CN114556789A CN114556789A CN201980101405.5A CN201980101405A CN114556789A CN 114556789 A CN114556789 A CN 114556789A CN 201980101405 A CN201980101405 A CN 201980101405A CN 114556789 A CN114556789 A CN 114556789A
- Authority
- CN
- China
- Prior art keywords
- electrical
- matrix
- component
- cell
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/808—Simultaneous conversion using weighted impedances using resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开已公开了一种涉及用于可配置输出电路的电气可变性补偿技术的方法。所述补偿技术可应用于大多数电路,所述电路的输出必须根据作为输入给出的特定代码在两个电气限制之间的范围内在所述两个电气限制之间变化。本公开已公开了一种过程梯度方向不可知的切换顺序,所述切换顺序限制了可变性。本公开还公开了一种包括处理梯度方向不可知的可配置输出电路的电气装置。
Description
技术领域
本发明大体上涉及电气装置领域,且更具体地涉及可配置输出电路以及用于可配置输出电路的电气装置可变性补偿技术。
背景技术
如此项技术领域中众所周知,随着众多数模转换技术的发明,数字信号处理给数据通信领域带来了巨大的革命性改变。数模转换器涉及将离散数字化信号转换为非离散或连续信号。数据转换器几乎用于所有通信领域;例如,卫星通信、无线通信、光纤通信及数字通信。其它领域是电气测量、机器人以及需要变量引用的任何时候。
在最近几年期间,各种技术已被实施到大多数电气装置或电路,所述电气装置或电路的输出必须根据作为输入给出的特定代码在两个电气限制之间的范围内在所述两个电气限制之间变化。
例如,通用电气装置或电路可包含第一组电气组件,其耦合到两个电气变量中的第一个,例如偏压参考电压,而另一子组第二电气组件耦合到第二电气变量,例如另一参考电压,例如接地电压。共用端子提供整个电路的输出。
两个子组电气组件的配置可根据一组特定的输入信号而变化。然而,输入-输出关系由于每一实际组件可能偏离标称电气值而偏离理想状况。
换句话说,电路内部的电气组件的实际布置对给定编码输入的电路输出的值有影响。
此外,电子装置的缩放为可变性增加形式的新挑战做好准备,可变性增加被认为是电子装置进一步缩放的主要障碍。此外,为了提高性能及/或降低成本,电气装置或电路被设计为在对变化更敏感的条件下操作。
当电气装置或电路是由包括微量材料的数百万个组件组装形成时,如在VLSI电气装置或电路的制造中,可变性具有最大的重要性。可变性甚至可导致装置故障。
本公开的目的是提供一种用于补偿在半导体衬底上实现的可配置输出电路中的电气装置可变性的解决方案。
附图说明
参考所附图式自以下详细描述将更佳地理解本公开的实施例,其中:
图1展示说明根据现有技术结构化的电路装置(例如TDAC(测温数模转换器))的实例的示意图;
图2展示说明在根据预定输入值加偏压时如图1中结构化但跨越由63个电阻组件获得的转换的TDAC电路装置的理想输出响应的图表的实例;
图3展示方阵8×8,其中每一单元格指示包含64个电阻组件的TDAC电路装置的电阻值,且其中相应电阻值从矩阵的第一顶行到最后底行增加。与每一电阻组件相关联的数字指示电阻组件从VL参考电压切换到VH参考电压的顺序;
图4展示参考图3且说明在根据预定输入值加偏压时如图1中结构化但包含至少63个电阻组件的TDAC电路装置的可能实际输出响应的示意图;
图5展示方阵8×8,其中每一单元格指示包含63个电阻组件的TDAC电路装置的电阻值且其中在与图3的实例比较的情况下偏压顺序是镜像的;
图6展示参考图5且说明在根据预定输入值加偏压时包含至少63个电阻组件的TDAC电路装置的可能实际输出响应的示意图;
图7展示又一方阵8×8,其中在与图4及5的实例比较的情况下,电阻组件切换的顺序已变化;
图8展示参考图7且说明图7的经顺序掉换的正方形8×8电阻组件矩阵的TDAC可能实际响应的示意图;
图9展示又一正方形8×8电阻组件矩阵,其中采用另一交错切换顺序;
图10展示参考图9且说明图9的交错正方形8×8电阻组件矩阵的TDAC可能实际响应的示意图;
图11根据本公开的实施例展示指示在硅上实现的电气装置的布局或拓扑的多个矩阵表示,且其中每一单元格表示距矩阵中心距离相同的电气组件(具有固有特性,例如电阻值);
图12根据本公开的实施例展示多个矩阵表示,所述矩阵表示以名为正的棋盘方式说明距矩阵中心距离相同的一子组电阻组件;
图13根据本公开的实施例展示多个矩阵表示,所述矩阵表示以名为负的棋盘方式说明距矩阵中心距离相同的一子组电阻组件;
图14根据本公开的实施例展示应用了本公开的互连顺序方法的图12的多个矩阵表示;
图15根据本公开的实施例展示应用了本公开的互连顺序方法的图13的多个矩阵表示;
图16根据本公开的实施例展示报告互连的单元格的顺序的矩阵的最终表示,其中每一单元格编号表示使用本公开的方法获得的互连顺序的次序;
图17根据本公开的实施例说明根据图16中所展示的矩阵互连电气装置的电气组件所采用的梯度方向不可知的最佳顺序状况的TDAC实际响应;
图18为根据本公开的方法的实例顺序互连电气组件所获得的电气装置的布局实例的示意图;
图19展示具有说明本公开的实例方法步骤的流程图的图;
图20展示具有说明根据本公开的实施例的替代方法步骤的流程图的又一图。
具体实施方式
本公开将涉及一种用于补偿在半导体衬底上实现的可配置输出电路中的电气装置可变性的方法及装置。
仅作为实例,所述方法应用于包含多个电气组件(例如电阻元件)的电路结构,但没有任何妨碍将本公开的教示应用于其它种类的电子组件,例如电容元件或电感元件或甚至晶体管。
然而,应理解,以下描述虽然指示优选实施例及其许多具体细节,但是以说明而非限制的方式给出。可在不背离本发明的精神的情况下在本文中的实施例的范围内做出许多改变及修改,且本文中的实施例包含所有此类修改。
参考在随附图式中说明且在以下说明中详述的非限制性实施例更全面地解释本文中的实施例及其各种特征及有利细节。
省略了对众所周知的组件及处理技术的描述,以免不必要地混淆本文中的实施例。本文中所使用的实例仅旨在促进对可实践本文中的实施例的方式的理解,并进一步使所属领域的技术人员能够实践本文中的实施例。因此,所述实例不应被解释为限制本文中的实施例的范围。
本公开的原理可用于互连的无源电子组件以及在半导体衬底上制造的集成电路内部实现的有源电子组件,并且在与标称理想值比较的情况下,经受可能修改其特性的可能的过程变化。
为了更好地理解本公开,首先应注意,变化可分类为拓扑相关的不可控(随机)变化及可控(系统)变化。
随机变化是不可控的,并且可为自发的,这会改变电气装置的功能,但不在本公开的范围之内。
相反,可调谐可控的或系统的变化以实现电气装置的所要最佳性能。在一些状况下,可控制的或系统的变化可描绘为影响装置的电气行为的表面梯度,根据其组件的几何布置。
一般来讲,装置或电路组件布置在最可能紧凑的区域,即“趋于正方形”的矩形或正方形。表面梯度的强度与工艺不良、机械应力引起的电变化、装置特性的电偏压依赖性有关。
图1示意性地展示TDAC(测温数模转换器),但强调本公开的概念也可应用于基于将一系列装置组件从一电平切换到另一电平的其它类型的电路。
仅作为实例,TDAC为由一组电阻组件组成的电路,所述组电阻组件共享共用端子OUT,即DAC的输出端。
例如,图1展示涉及分压器1的已知电路结构的示意图,所述分压器包含由第一(例如,较高)参考电压电平VH加偏压的第一组2电阻组件及由第二(例如,较低)参考电压电平VL加偏压的第二组3电阻组件。
一些电阻组件通过开关SWH连接到较高参考电压源VH,而一些其它电阻组件通过开关SWL连接到第二较低参考电压源VL。开关SWH及SWL可表示存在于电路的每一分支上的开关(未展示)。每一组件具有其自己的开关。
此类电路1表示电阻分压器,位于参考电压VH与另一参考电压VL之间,包含一系列“n”个并联电阻组件及“M-n”个并联电阻组件,其中M为电阻组件的总数,且“n”根据DAC输入代码在0与M之间变化。通常M是2的幂减1,且DAC输出具有M+1个配置。
已采用M=8且n=2来提供图1中所示出的TDAC实例;然而,在M=63的更复杂的配置中,理想的线性输出可由图2的图表中报告的线20定义。在图2中,输入代码值表示在水平轴上,而对应TDAC输出电压表示在垂直轴上。如可了解,假设理想TDAC的64个配置具有线性输入-输出关系。事实上,值M=63仅经提供用于本说明,但不应视为限制因素。此外,输出电压范围从VL(例如,当所有电阻组件耦合在VL与OUT之间)到VH(例如,当所有电阻组件耦合在VH与OUT之间);在此实例中,假定所有电阻组件均相等。
图3仅表示TDAC电路的可能实际响应,如以下公开内容所描绘的,包含63个电阻组件,且曲线30指示与理想值20的漂移。在一些状况下,此类偏差可归因于过程可变性,如下文所描述。
例如,实际TDAC电路的63个电阻组件(针对“闭合”+1)可通过图4中所展示的方阵8×8进行布局及表示。例如,由于在处理期间缺乏一致性,每一电阻组件的相应实际电阻值可从第一顶行到最后底行增加。优先梯度的假设仅用于解释。事实上,生产者通常并不知道它。最后,矩阵中的数字描述了电阻组件从VL换向到VH的顺序。
图4中所展示的方形8×8矩阵还包含表示每一电阻组件的耦合从较低参考VL切换到较高参考VH(另一节点保持耦合到OUT)的顺序的数字。最初(输入代码=0)所有组件经加偏压处于VL,然后第一(即,编号0)电阻组件R0切换到VH(输入代码=1),接下来第二电阻组件R1切换到VH(输入代码=2),依此类推。
侧箭头表示此实例的拓扑梯度,其影响非理想TDAC电路的电阻组件。过程梯度在制造半导体装置之前是未知的,并且可在不同批次及/或晶片及/或同一晶片上的位置之间在强度方面及在方向方面不同。
图3中的曲线30所表示的输入-输出特性响应是通过图4中所展示的电阻值的矩阵分布获得,且在与线20的理想线性状况进行比较的情况下,曲线30的偏差是明显的。
此实例的最大偏差为258AU[任意单位],表示非所要的高可变性,所述高可变性可能导致电路性能的下降。
作为替代,可考虑存在可考虑的各种状况,且其中每一电阻组件从较低参考VL切换到较高参考VH的顺序。例如,图5表示一种状况,其中方形8×8电阻组件矩阵的切换次序是镜像的以改进工艺、机械应力引起的电气变化或装置特性的电偏压依赖性。
图6为如同图3的图表的图表,且表示具有镜像的切换次序的图5中所展示方阵的TDAC响应。所述图表将从TDAC电阻组件的实际电阻获得的所得输入-输出特性曲线响应60与先前所论述的仍由线20表示的理想状况进行比较。在此状况下,最大偏差为254[任意单位],表示电路中非常微不足道的可变性的递减,且因此没有提供显著的改进。
扩展先前考虑因素,申请人已测试了使电阻组件切换的顺序变化的可能性,例如从可定义为与过程梯度“正交”的选择到可被认为与过程梯度“平行”的选择。
图7表示示意性实例,其中电阻组件切换的顺序已变化。先前地,参考图4及5,电阻组件切换的顺序与过程梯度正交。在图7的此进一步实例中,电阻组件切换的顺序与过程梯度平行。
图8展示如图7中所展示的电阻组件的不同顺序的TDAC响应,因此获得了由线80所描绘的输入-输出特性,在所述图中将其与由线20所描绘的通常理想状况的输入-输出特性进行比较。如可了解,电阻组件的顺序的此变化提供了很好的改进,其中最大偏差仅为32A.U.[任意单位],此类变化取决于过程梯度的定向,然而过程梯度在现实世界中为未知的。
图9表示又一正方形8×8电阻组件矩阵,其中采用另一交错切换顺序。在对称配置中,当一半的电阻组件由较高参考电压(VH)加偏压,且另一半由较低参考电压(VL)加偏压时,此顺序的输出良率将叠加在理想输出上。交错切换顺序的TDAC响应在图10中展示,且描绘曲线90与理想线20相似。此处曲线90表示所获得输入-输出特性,而线20照例表示输入-输出特性的理想状况。此图与申请人设计的硅TDAC的实验结果非常相似,除了移动“中间”点及弄脏曲线“末端”的其它电路限制。
先前公开的所采用梯度强度是根据申请人的测试活动而选择的,但在其它状况下可能不同。
先前公开的状况表明,电阻组件从一个参考电压切换到另一个参考电压的顺序对实际TDAC响应相对于理想TDAC响应的位移有明显的影响。
然而,如果过程梯度是已知的,那么恰当的电阻组件顺序可减少与理想TDAC状况的TDAC位移,例如如同在图8的实例中,其中已获得32[任意单位]的最大偏差。
不幸的是,在实际状况下,过程梯度的定向是未知的并且通常是不可预测的,并且现有的切换顺序方法中无一者提供避开这个问题的解决方案。
因此,考虑到上文所提及问题,需要一种方法来生成过程梯度方向不可知且因此不受过程梯度的定向影响的电阻组件的顺序。
本公开提出的解决方案克服了先前方法的缺点,并且建议通过棋盘/负棋盘图案生成过程梯度方向不可知的电阻组件的顺序,所述棋盘/负棋盘图案具有在不知道过程梯度定向的情况下达到理想输出响应的能力。
本公开主张一种用以通过棋盘/负棋盘图案生成过程梯度方向不可知的电阻组件的顺序的方法,所述棋盘/负棋盘图案具有在不知道过程梯度定向的情况下接近理想输出的能力。
此外,本公开主张一种用以提供关于过程可变性的补偿技术的方法。所述方法利用用于布置元件的算法来避开过程梯度问题。在电路元件的一个布置中,过程梯度的定向问题被最小化以减少输出变化。
此外,本公开主张一种用以生成梯度方向不可知的切换顺序的方法。根据所述方法,在实施棋盘(正及负)拓扑的情况下,使用了一系列电气组件(如前面解释实例中的电阻组件)来计算理想状况下的参数变化。
所述方法基于装置拓扑的矩阵表示,其中单元格表示装置的电气组件的固有特性。然后将矩阵视为从中央核心部分开始的一组环绕圆圈,并且与停留在任何圆圈上有关,选择所述圆圈上的任何电阻组件,考虑圆圈上较近的相邻电阻组件是与所选择电阻组件电阻最相似的那些电阻组件,且然后跟随前相邻电阻组件的电阻组件邻近者,依此类推,以实现过程梯度不可知的方法。
现在参考图11的实例,可了解,第一正方形8×8电阻组件矩阵100可被视为棋盘(根据情况为正或负),其中每一单元格表示具有由硅上制造过程得出的实际电阻值R的电气或电阻组件。
在这方面,可能识别从矩阵中心点扩展且(假设单位边的正方形单元格的矩阵)以任意单位A.U.可变的同心圆的半径RD。
图11左端角中的第一矩阵100用彩色圆形对称梯度展示一组由距矩阵中心点距离D相同的单元格形成的同心圆。此距离D当然是根据单元格圆圈的扩展可变的,并且将在下文中用多个编号的参考标记d1、d2、…、dN来指代不同的距离。
矩阵核心中的内部四个单元格与矩阵中心点的距离相等,并且此第一距离d1可用半对角线来识别,例如:SQR[(A.U./2)2+(A.U./2)2],其中先前假设单元格的边统一。
类似地,每一环绕圆圈中的每一单元格的距离d2、…、dN对于同一圆圈的所有其它单元格是相同的。
在此实例中,所有电气或电阻组件经设计为具有相同的电阻值R。然而,作为处理的结果,每一组件的实际电阻值将与设计的电阻值不同,其变化取决于梯度(方向及振幅两者)以及距离d1、d2、…、dN(也考虑方向)。
在图11中报告的后续矩阵中,单元格已被报告为组织成圆圈,从先前提及为距矩阵中心点具有第一距离d1的中心四个单元格的核心部分开始。此核心部分用编号110指示,其中所有四个单元格距矩阵中心距离d1相同,例如0.71A.U.值的空间距离。
核心部分110的单元格可被认为是具有第一半径RD1的第一圆圈的一部分。
如果考虑位于此中央核心部分110周围的八个单元格,可将此第二组单元格定义为环绕核心部分110的第二圆圈120。此第二圆圈的单元格距矩阵中心点的距离d2均相同,例如1.58A.U.值,并且可被视为具有第二半径RD2的第二圆圈的一部分。
以此方式从阵列的中心部分向外围继续,可识别可被视为具有更高半径RD3、RD4、…、RDN的外部圆圈的一部分的单元格组。
例如,位于第三圆圈130的拐角处的四个单元格表示共用组,所述共用组位于距矩阵中心点距离d3处,或换句话说,位于距矩阵中心半径RD3处。
作为圆圈的一部分的单元格的共用特性是距矩阵中心点的距离D相同,例如参见第三圆圈130的单元格,所述第三圆圈具有半径RD3以及距矩阵中心点的值为2.12A.U.的共同距离d3。
类似地,在与较内部的圆圈比较的情况下,可继续识别具有距矩阵中心点距离di相同的电气或电阻组件的其它外部圆圈。参见例如第四圆圈140,所述第四圆圈具有半径RD4且具有定位于距离距离d4(值为2.92A.U.)处的电阻组件。
图11展示已经识别为以下各项的其它剩余圆圈:第五圆圈150,其具有半径RD5且具有距矩阵中心点的值为2.55A.U.的距离d5;第六圆圈160,其具有半径RD6且具有距矩阵中心点的值为3.54A.U.的距离d6;第七圆圈170,其具有半径为RD7且具有距矩阵中心点的值为3.81A.U.的距离为d7;第八圆圈180,其具有半径RD8且具有距矩阵中心点的值为4.3A.U.的距离d8,及最后的第九圆圈190,其具有半径RD9且具有距矩阵中心点的值为4.95A.U.的距离d9。
本公开的方法确实利用任何未知定向的线性梯度;原理是基于切换元件,从内核110的元件(例如,因为彼此非常接近而电阻非常相似的单元格)开始,且然后继续半径逐渐递增的圆圈上的单元格(在直径上跳跃),然后添加以相反方式偏离的单元格,无论(线性)梯度是什么。此原理将参考随后图16进一步解释。
现在将注意力集中在图12及13的实例上,可了解,可在不同的观点下检查相同的正方形8×8电阻组件矩阵,且更特定地,将前圆圈的单元格分裂为两个主要组,分别包含正棋盘及负棋盘电阻值。
图12表示分裂电阻组件,挑选出属于正棋盘的电阻组件。正棋盘拓扑已被描绘为具有不同的半径。
类似地,图13表示分裂电阻组件,挑选出属于负棋盘的电阻组件。负棋盘拓扑已被描绘为具有不同的半径。
例如,图12中所展示的正方形8×8电阻组件矩阵300仅包含正棋盘电气组件。图12的其它矩阵仅展示位于距矩阵中心点相同距离D处并且按所公开方法的切换顺序选择的多个单元格。
图12中所展示的其它矩阵报告了先前参考图11所公开的且具有从RD1到RD9的半径但仅包含正棋盘电阻值的各种圆圈。
换句话说,数字310用于指示具有半径RD1并且位于距矩阵中心点距离d1的第一圆圈的单元格(例如,矩阵核心中的单元格)。数字320指示具有半径RD2并且位于正棋盘中距矩阵中心距离d2处的第二圆圈的单元格。这些单元格可根据相对于矩阵中心对称的相应位置进行配对。配对的单元格将按顺序切换以优化线性输出。
图12中展示的其它矩阵,从330到390,报告了半径增加的各种圆圈,其中相应的单元格位于正棋盘上。每一圆圈中的单元格可根据与矩阵中心对称的相应位置进行配对。配对的单元格将按顺序激活以优化线性输出。
类似地,图13展示电气或电阻组件的正方形8×8负棋盘矩阵400。图13的其它矩阵仅展示位于距矩阵中心点相同距离D处并且按所公开方法的切换顺序选择的多个单元格。
在此图13中,数字410用于指示具有半径RD1并且位于距矩阵中心点的距离d1对角线D上的第一圆圈的单元格(例如,矩阵核心中的单元格)。数字420指示具有半径RD2并且位于负棋盘中距矩阵中心距离d2处的第二圆圈的单元格。这些单元格可根据相对于矩阵中心对称的相应位置进行配对。配对的单元格将按顺序切换以优化线性输出。
图13中展示的其它矩阵,从430到490,报告了半径增加的各种圆圈,其中相应的单元格位于负棋盘上。每一圆圈中的单元格可根据与矩阵中心对称的相应位置进行配对。配对的单元格将按顺序激活以优化线性输出。
为了完全清楚,随本文公开的关于具有含固有电阻值的特定电阻特性的电气组件的非限制性实例中,切换矩阵的单元格中的每一元件,从内核的元件(例如,因为彼此非常接近而电阻非常相似的单元格)开始,且然后继续半径逐渐递增的圆圈上的单元格(在位于距矩阵中心相同距离处的相对单元格上跳跃),然后添加以相反方式偏离的单元格,无论梯度是什么。
先前考虑因素也可以不同方式表达。
如果将第一中心组或圆圈的单元格110、310或410视为具有固有电阻值的电气组件及位于第一中心圆圈的任何直径上的其它电阻组件的第一参考,那么可意识到这些电阻值相对于平均RD值存在差异,且此差异由+DR及-DR给出,其中DR可从零到DRmax(>0,根据单元格的位置,例如,圆圈的半径及方向两者)不同。
然后,如果考虑先前由半径RD(从RD1到RD9)识别的任何其它可能圆圈,那么可意识到,停留在任何圆圈上并且选择所述圆圈上的任何电阻组件,较接近于所选电阻组件的电阻组件是在电阻值上具有最相似值的电阻组件。
此证据来自先前报告的矩阵表示,包含位于环绕所考虑的圆圈的外部圆圈上的每一下一个相邻电阻组件的实际值。从中心部分到外围都是如此,但在相反的方向上也是如此。
在下文中,描述本公开的方法。
首先,可采用用于互连组件的“中间顺序”交错模式,以使得特定配置通过构造对称于由于过程变量引起的任何梯度,因此即使从未知方向拓扑梯度开始达到理想输出也产生更好的性能。
其次,所述顺序可沿着图式中用虚线所指示的对角线在选定圆圈上继续,所述虚线连接位于距矩阵中心相同距离处的理想相对的单元格,以选择最佳电阻值以补偿互连顺序中的先前元件,因为这些单元格的两个相对元件受到与平均电阻值相同及相反的偏差的影响。
鉴于上述考虑因素并且根据优选实施例中的一个,公开了一种方法以提供关于过程可变性的补偿技术。所述方法利用切换或互连顺序来互连电路装置的电气组件以补偿过程梯度问题。在电路元件的一种布置中,过程梯度的定向问题被最小化以减少输出变化,这在图19的流程图中进行了报告。
根据本公开的一个实施例,公开了一种用于补偿可配置输出电路中的电气装置可变性的方法,所述方法包括:
-将第一组电气组件耦合到共用节点;
-将第二组电气组件耦合到所述共用节点;
-选择所述第一组的一些电气组件并将其互连到第一参考电压,及选择所述第二组的一些电气组件并将其互连到第二参考电压,以基于配置在所述共用节点处提供介于所述第二参考电压与所述第一参考电压之间的可变输出;
-基于所述电气组件的固有特性并且根据所述电气组件的物理位置的不可知的梯度方向来实施所述电气组件的互连顺序。
所公开的实例中的所述电气组件为电阻组件,且所述固有特性是所述组件的所述电阻值。然而,没有抑制使用其它电气组件,例如电容或电感组件,在此类状况下,对应固有特性将分别是电容或电感。
仅作为实例,可向其很好地实施所述方法的电气装置是TDAC(测温数模转换器);然而,其它电路装置也可采用本公开的补偿方法。
在本公开的又一实施例中,所述方法涉及一种用于可配置输出电路中的电气装置可变性的补偿技术,所述方法包括:
-将所述电气装置布局及形貌表示为单元格矩阵,每一单元格表示具有固有特性值的电气组件;
-在所述矩阵中识别从包含第一正方形单元格组的第一中心圆圈开始的具有递增半径的多个环绕单元格圆圈;
-根据所述电气组件的物理形貌位置的梯度方向不可知的互连顺序选择及互连所述矩阵中表示的所述电气组件。
本公开的另一实施例涉及一种电气装置或电路,其包含在半导体衬底上实现并且具有固有特性的多个电气或电子组件,包括:
-第一组电气组件,其耦合到共用节点,所述共用节点经配置以提供输出;
-第二子组第二电气组件,其耦合到所述共用节点;
-所述电气组件基于所述电气组件的物理形貌位置的不可知的梯度方向根据顺序互连到第一参考电压或第二参考电压,因此限制制造过程可变性。在一些实施例中,所述第一参考电压是比所述第二参考电压高的电压。在一些实施例中,所述第二参考电压是接地电压。在一些实施例中,所述输出是介于所述第二参考电压与所述第一参考电压之间的可变输出电压。在一些实施例中,所述电气组件包括电阻器、电容器或电感器中的一个。在一些实施例中,所述电气组件具有相同的标称值,例如,包括具有除了与工艺相关的电阻变化之外的相同电阻的电阻器。
在实施例中的一个中,公开了一种用以生成电气组件的切换或互连顺序的方法,所述顺序是梯度方向不可知的并且显著降低了影响所述电气组件的可能的制造过程可变性。
所述方法首先建议定义表示电气装置布局及形貌的单元格矩阵,且其中每一单元格表示具有固有特性(例如电阻值)的电气组件。然后,从电气组件的任何圆圈表示开始,选择所选电气组件的任何固有特性,例如所述特定组件的电阻值,选择及互连具有最相似特性值(例如在外形上横越所述圆圈的对角线上电阻值)的较近相邻组件,继续选择及互连更外部圆圈的相邻组件,依此类推,直到矩阵的末端,以实现过程梯度不可知的方法。
当结合图14及15的以下描述及实例考虑时,将更好地了解及理解本文中的实施例的这些及其它方面。
实施一种系统方法来避开过程梯度的问题,并且为可配置输出电路引入本公开的补偿技术。
图19展示一种用以生成梯度方向不可知的切换顺序的方法。
首先,如果与梯度平行的“中间顺序”交错图案可产生比“中间顺序”棋盘/负棋盘图案更好的性能,那么对于未知方向的拓扑梯度可达到理想的输出。
其次,如果考虑分配电阻组件的矩形的中心,那么可认为相反地位于以矩形的中心为中心的圆圈的任何直径上的电阻组件相对于等于+DR及–DR的平均R值具有不同的值,其中DR可从零到DRmax(>0,根据单元格的位置,例如,圆圈的半径及方向两者)不同。
最后,停留在前一点中所说的任何圆圈上,选择所述圆圈上的任何电阻组件,其最接近的相邻电阻组件是与所选电阻组件的电阻最相似的电阻组件,然后跟随前相邻电阻组件的电阻组件邻近者,依此类推。
为了更好地理解所述方法,从图14的矩阵棋盘300的第一步“A”开始,其中电阻组件组已被分裂为电阻组件子组,其特征在于距中心区域的中心或中央核心的距离相同,承载第一圆圈的电阻组件。范围从RD1到RD9的不同子组已由网格图表表示及展示。
图14呈现了对此处所考虑的电气组件(也就是说:所公开实例的电阻组件)的最方便的切换及/或互连顺序的方法步骤的概述。
从矩阵300的正棋盘Ck子组的最内圆圈开始,作为第二步骤“B”可选择主对角线的电阻组件作为第一切换元件,并且作为第三步互连具有RD1同一圆圈的相同对角线上的相反电阻组件。
选择了互连顺序的第二组件,所述方法建议返回相同的圆圈,但在此第一转变中,已涵盖所有电阻组件。
因此,顺序在后面的或环绕的圆圈上继续,选择最接近前初始电阻组件的电阻组件。此在图14中显而易见,其中弯曲的虚线箭头500指示转变到具有更大半径的圆圈。
因此,在第四步“D”中已到达半径为RD2的新圆圈,并且算法继续选择位于同一圆圈的对角线上在相对侧上的对称(相对于矩阵的中心)电阻组件;参见图14中的步骤“E”。
对于所述圆圈的所有其余组件,重复上述转变。
因此,在同一圆圈上,待选定的下一组件是与上一个选定组件对角线相对的组件。然后,在同一圆圈上跳跃或返回,将根据方便的旋转方向(顺时针或逆时针)选择对角线跳跃之前的下一最接近的组件,例如,参见指示选择同一圆圈上的后续单元格的逆时针弯曲虚线箭头510。图14还呈现方便时使用旋转反转的电阻组件的棋盘子组的顺序实例。
此转变由图14中的第六步骤“F”证明,致使选择单元格4中的组件。
一旦完成圆圈的单元格(例如,进一步选择单元格5,与单元格4对称地位于相同的对角线上),选择转变到下一环绕圆圈,如由虚线箭头520所展示,所述虚线箭头指示转变到具有较大半径的圆圈。
对同一圆圈的所有其它单元格(及对应组件)重复程序,因此重复步骤“D”、“E”及“F”。
所述程序将以此方式继续,直到其中完成正Ck子组的所有可用电阻组件(即,单元格)为止,因此到达矩阵300的最后右下角中报告的步骤“G”。
然后,选择在步骤“G”中转变或继续另一负棋盘格,其中切换顺序以新第二步骤“B”继续,所述新第二步骤“B”应用于图15中所展示的负棋盘格400,从核心内部四个单元格中的两个剩余负单元格410开始。
此处,从矩阵400的负CkN子组的最内圆圈开始,作为第三步骤“C”可选择主对角线的电阻组件作为第一切换元件,且互连到具有RD1的同一圆圈的相同对角线上的相反电阻组件。
因此,在第四步骤“D”中已到达半径为RD2的新圆圈,并且算法继续选择位于同一圆圈的对角线上在相对侧上的相对对称的(相对于矩阵的中心)电阻组件;参见图15中第五步骤“E”。
图15还呈现方便时使用旋转反转(顺时针)的电阻组件的负棋盘子组的顺序实例。
因此,对于所有CkN子组,类似地重复整个程序,以在步骤“结束”中到达矩阵400的最后左下角单元格。当TDAC的所有电阻组件都被划掉时,算法停止。
图16展示报告互连的单元格的顺序的矩阵600的最终表示。每一单元格编号表示通过先前所公开的方法获得的互连顺序的次序,例如,相应单元格中的电气组件从低参考电压切换到高参考电压(例如,图1中的VL及VH)。
图17基于图16的矩阵中所展示顺序展示实际TDAC输出与理想TDAC输出的图形表示。可了解,结果特别接近于理想值,因为这两个线大体上重叠,因为已补偿了电气组件的可变性。
图18展示说明集成电路装置的实例的示意图,所述集成电路装置在半导体衬底上实现且具有根据本公开的方法根据其物理形貌变化的不可知的梯度方向进行互连的多个电气组件。
图18展示电阻组件,然而电路可用电感组件或电容组件或其混合物来实现。在布置成矩形或正方形矩阵(作为矩阵100)的电阻组件的中心部分900的两侧上,存在电路部分700及800,包含多个用作开关的逆变器,用于选择性地将各种电气组件互连到第一参考电压值VH或第二参考电压值VL。每一电阻组件具有耦合到共用节点OUT的一个端子及耦合到相应开关的另一端子(在所描绘的实例中为逆变器)。
中央矩阵部分900的电气组件的互连顺序基于先前所公开的方法。相应地,耦合到相应电阻组件的逆变器被依次激活,以使得对应电阻器的端子从VL切换到VH,根据参考图式11到16所描述的顺序,从位于矩阵的中央核心中的电阻器开始,且后续接着是同一圆圈中的对称电阻器,且然后是半径递增的环绕圆圈中的电阻器。在共用节点OUT处提供的可变电压基于驱动逆变器或开关的电路输入在VL与VH之间改变。
应注意,虽然电路部分被描绘在外围(例如,在中央矩阵部分900的左侧及右侧处),但在其它实施例中,布置可不同;例如,逆变器及/或开关可经定位与相应组件邻近。应进一步注意,本公开的方法可以不同方式实施。替代从正Ck及负CkN棋盘图案的矩阵中央核心开始,将可能从两个图案的外圆圈开始并且向内继续。
作为进一步的替代方案,将可能从正Ck棋盘图案矩阵的中央核心部分开始并且从负CkN棋盘图案的外圆圈重复。
另一可能的替代方案将建议从正Ck棋盘图案的外圆圈开始并且从负CkN棋盘图案的内圆圈(中心)重复,或将Ck及CkN调换为上述任何可能性。
此外,还在选定图案内,待切换的初始电阻组件也不是唯一的。所有这些程序都给出相同的结果,它们可根据实际梯度方向及TDAC设计而变化(即:如果电阻组件最初都连接到VL,且最后都连接到VH,或反之亦然)。
旨在实现输出在两个极端之间变化的电路的组件的过程/机械/偏压梯度驱动的电气变化使与理论输入与输出曲线相关的预期结果相对于变化梯度的强度偏离。
所提出的方法/算法/技术可比通用的“自然”切换顺序好四倍。
用更一般的术语来说,所提出的方法依赖于以下事实:当将可配置输出电路的电气组件按顺序从一个参考源移动到另一参考源时,可方便地交替移动具有一定变化的一个组件,后续接着具有相似强度的相对变化的一个元件,从而试图根据一般规则最小化绝对变化的可变性。
以此方式,不同组件的电气行为的组成趋于平均化,而不是潜在地相互加强。
在此策略下,所提出的方法是获得相对于“自然绘制”设计更好的工作配置的合理方式。
具体实施例的上述说明将如此充分地揭示本文中实施例的一般性质,以致于其它人可在不背离一般概念的情况下通过运用现有知识容易地修改及/或调适此类具体实施例以用于各种应用,且因此此类调适及修改应且打算涵盖在所揭示实施例的等效物的含义及范围内。
应了解,本文中所采用的措辞或术语是出于描述而非限制的目的。因此,尽管已根据优选实施例描述了本文中的实施例,但所属领域的技术人员将认识到可在所附权利要求书的精神及范围内进行修改来实践本文中实施例。
Claims (25)
1.一种用于补偿可配置输出电路中的电气装置可变性的方法,所述方法包括:
-将第一组电气组件耦合到共用节点;
-将第二组电气组件耦合到所述共用节点;
-选择所述第一组的一些电气组件并将其互连到第一参考电压,及选择所述第二组的一些电气组件并将其互连到第二参考电压,以基于配置在所述共用节点处提供介于所述第二参考电压与所述第一参考电压之间的可变输出值;
-基于所述电气组件的固有特性并且根据所述电气组件的物理形貌位置的不可知的梯度方向来实施所述电气组件的互连顺序。
2.根据权利要求1所述的方法,其中所述电气组件包括电阻组件,并且所述固有特性是所述组件的电阻值。
3.根据权利要求1所述的方法,其中所述电气组件包括电容组件,并且所述固有特性是所述组件的电容值。
4.根据权利要求1所述的方法,其中所述电气组件包括电感组件,并且所述固有特性是所述组件的电感值。
5.根据权利要求1所述的方法,其中所述电气装置是温度数模转换器(TDAC)。
6.根据权利要求1所述的方法,其中所述互连顺序基于所述电气装置的所述电气组件的矩阵表示,所述矩阵中的每一单元格表示具有固有特性的电气组件,所述矩阵的所述单元格被组织成多个单元格圆圈,所述多个单元格圆圈围绕包含第一单元格组的中央核心;所述电气组件经互连,从所述中央核心的第一单元格开始并且以位于具有逐渐递增半径的圆圈中的单元格继续。
7.根据权利要求6所述的方法,其中互连位于从所述中央核心的所述第一单元格经过的对角线上的第二单元格。
8.根据权利要求6所述的方法,其中在所述互连顺序中,在环绕所述矩阵的所述中央核心并且与所述中央核心的所述第一单元格邻近的第一圆圈上选择第三单元格。
9.根据权利要求6所述的方法,其中在所述互连顺序中,在半径小于所述圆圈的半径的圆圈的单元格被用完之后,选择所述多个圆圈中的圆圈上的单元格。
10.根据权利要求6所述的方法,其中所述互连顺序包括通过所述单元格矩阵的正棋盘表示获得的第一部分及通过所述相同单元格矩阵的负棋盘表示获得的第二部分。
11.一种用于补偿可配置输出电路中的电气装置可变性的方法,所述方法包括:
-将所述电气装置布局及形貌表示为单元格矩阵,每一单元格表示具有固有特性值的电气组件;
-在所述矩阵中识别从包含第一单元格组的所述矩阵的中央核心开始的具有递增半径的多个环绕单元格圆圈;
-根据互连顺序基于与所述电气组件的物理形貌位置的不可知的梯度方向选择及互连所述矩阵中表示的所述电气组件。
12.根据权利要求11所述的方法,其中所述互连顺序包括通过所述单元格矩阵的正棋盘表示获得的第一部分及通过所述相同单元格矩阵的负棋盘表示获得的第二部分。
13.根据权利要求11所述的方法,其中所述互连顺序从所述矩阵的所述中央核心的单元格开始,并且以位于所述环绕圆圈中的单元格继续。
14.根据权利要求13所述的方法,其中在所述顺序中选择所述第一单元格之后,选择位于从所述第一单元格经过的所述矩阵的对角线上的第二单元格。
15.根据权利要求14所述的方法,其中在所述互连顺序中,在环绕所述矩阵的所述中央核心并且与所述第一单元格邻近的第一圆圈上选择第三单元格。
16.根据权利要求11所述的方法,其中在所述互连顺序中,在半径小于所述圆圈的半径的圆圈上的单元格被用完之后,选择所述多个圆圈中的圆圈上的单元格。
17.根据权利要求11所述的方法,其中所述电气组件包括电阻组件,并且所述固有特性是所述组件的电阻值。
18.根据权利要求11所述的方法,其中所述电气组件包括电容组件,并且所述固有特性是所述组件的电容值。
19.根据权利要求11所述的方法,其中所述电气组件包括电感组件,并且所述固有特性是所述组件的电感值。
20.一种电气装置或电路,其包含在半导体衬底上实现并且具有固有特性的多个电气或电子组件,包括:
-第一组电气组件,其耦合到共用节点,所述共用节点经配置以提供输出;
-第二子组第二电气组件,其耦合到所述共用节点;
-所述电气组件根据顺序基于所述电气组件的物理形貌位置的不可知的梯度方向互连到第一参考电压或第二参考电压。
21.根据权利要求20所述的电气装置,其中所述电气组件包括电阻组件,并且所述固有特性是所述组件的电阻值。
22.根据权利要求20所述的电气装置,其中所述电气组件包括电容组件,并且所述固有特性是所述组件的电容值。
23.根据权利要求20所述的电气装置,其中所述电气组件包括电感组件,并且所述固有特性是所述组件的电感值。
24.根据权利要求20所述的电气装置,其中所述装置是温度数模转换器(TDAC)。
25.根据权利要求20所述的电气装置,其中所述电气组件以矩阵结构布置,所述矩阵结构在两侧处具有电路部分,所述电路部分包含用于根据所述顺序互连所述电气组件的多个切换元件。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2019/001113 WO2021084289A1 (en) | 2019-10-30 | 2019-10-30 | Method for compensating electrical device variabilities in configurable-output circuit and device |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114556789A true CN114556789A (zh) | 2022-05-27 |
Family
ID=75715772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980101405.5A Pending CN114556789A (zh) | 2019-10-30 | 2019-10-30 | 用于补偿可配置输出电路及装置中的电气装置可变性的方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11387836B2 (zh) |
CN (1) | CN114556789A (zh) |
WO (1) | WO2021084289A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387836B2 (en) | 2019-10-30 | 2022-07-12 | Micron Technology, Inc. | Method for compensating electrical device variabilities in configurable-output circuit and device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266526B1 (en) | 1996-11-27 | 2007-09-04 | Diebold, Incorporated | Automated banking machine system with multiple browsers |
TW521223B (en) * | 1999-05-17 | 2003-02-21 | Semiconductor Energy Lab | D/A conversion circuit and semiconductor device |
US6911930B1 (en) | 2003-12-15 | 2005-06-28 | Infineon Technologies Ag | Cell array with mismatch reduction |
DE602005018012D1 (de) * | 2005-02-10 | 2010-01-14 | St Microelectronics Srl | Dynamikbereichsverbesserung eines Multibit-Analog-Digital-Wandlers |
US7719369B2 (en) * | 2008-09-17 | 2010-05-18 | Texas Instruments Incorporated | Sigma delta digital to analog converter with wide output range and improved linearity |
US7804433B1 (en) * | 2009-04-14 | 2010-09-28 | Texas Instruments Incorporated | Methods and apparatus for error cancelation in calibrated current sources |
WO2013048450A1 (en) * | 2011-09-30 | 2013-04-04 | Intel Corporation | Resistor-based sigma-delta dac |
US9094042B2 (en) | 2013-08-09 | 2015-07-28 | Silicon Laboratories Inc. | DAC current source matrix patterns with gradient error cancellation |
US9065463B2 (en) * | 2013-10-11 | 2015-06-23 | Analog Devices Global | Method and apparatus for reducing capacitor induced ISI in DACS |
DE102014113922B4 (de) * | 2014-09-25 | 2021-10-14 | Apple Inc. | Digital-zu-Analog-Wandler-Schaltungen, Sender und Verfahren zum Erzeugen eines Hochfrequenz-Sendesignals und Verfahren einer Digital-zu-Analog-Umwandlung |
JP6666993B2 (ja) * | 2016-03-01 | 2020-03-18 | ローム株式会社 | 液晶駆動装置 |
US10649477B2 (en) * | 2017-05-18 | 2020-05-12 | Cypress Semiconductor Corporation | Programmable shunt regulator |
US11387836B2 (en) | 2019-10-30 | 2022-07-12 | Micron Technology, Inc. | Method for compensating electrical device variabilities in configurable-output circuit and device |
US20210159906A1 (en) * | 2019-11-27 | 2021-05-27 | Vervesemi Microelectronics Private Limited | Analog to digital converter |
US11711090B2 (en) * | 2019-11-27 | 2023-07-25 | Vervesemi Microelectronics Private Limited | Current steering digital to analog converter (DAC) system to perform DAC static linearity calibration |
US10848171B1 (en) * | 2020-01-16 | 2020-11-24 | Xilinx, Inc. | Hybrid multiplying capacitive digital-to-analog converter (MC-DAC) based loop regulation |
-
2019
- 2019-10-30 US US16/760,750 patent/US11387836B2/en active Active
- 2019-10-30 CN CN201980101405.5A patent/CN114556789A/zh active Pending
- 2019-10-30 WO PCT/IB2019/001113 patent/WO2021084289A1/en active Application Filing
-
2022
- 2022-06-22 US US17/846,683 patent/US11942958B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210391868A1 (en) | 2021-12-16 |
US11387836B2 (en) | 2022-07-12 |
WO2021084289A1 (en) | 2021-05-06 |
US20220329251A1 (en) | 2022-10-13 |
US11942958B2 (en) | 2024-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chung et al. | Universal cycles for combinatorial structures | |
CN103872007B (zh) | 电容元件、电容器阵列和a/d转换器 | |
CN110120384B (zh) | 金属对金属电容器 | |
WO2013047258A1 (en) | Method for determining quasi-cyclic low-density parity-check code, and system for encoding data based on quasi-cyclic low-density parity-check code | |
EP3499567A1 (en) | Fringe capacitor for high resolution adc | |
JP2008187748A (ja) | セルアレイ回路 | |
CN114556789A (zh) | 用于补偿可配置输出电路及装置中的电气装置可变性的方法 | |
Sayed et al. | Automatic generation of common-centroid capacitor arrays with arbitrary capacitor ratio | |
US10630307B1 (en) | Optimized arrays for segmented successive-approximation-register (SAR) analog-to-digital converter (ADC) | |
JP2002517095A (ja) | キャパシタアレイマッチングを向上させるためのキャパシタアレイ構成 | |
JP3843942B2 (ja) | D/a変換器およびa/d変換器 | |
US20180323135A1 (en) | Method And System For Improved Matching For On-Chip Capacitors | |
US7057491B2 (en) | Impedance network with minimum contact impedance | |
CN107612549B (zh) | 一种双绞式共用中心电容阵列及其版图设计方法 | |
CN106160667A (zh) | 谐振器的电感电容槽 | |
Karmokar et al. | Constructive common-centroid placement and routing for binary-weighted capacitor arrays | |
CN101978604B (zh) | 闪速模数转换器 | |
Huang et al. | PACES: A partition-centering-based symmetry placement for binary-weighted unit capacitor arrays | |
US20100271126A1 (en) | Matched integrated electronic components | |
Dresselhaus et al. | Stacked Nb-MoSi/sub 2/-Nb Josephson junctions for AC voltage standards | |
Karmokar et al. | Minimum unit capacitance calculation for binary-weighted capacitor arrays | |
US7126206B2 (en) | Distributed capacitor array | |
KR101674909B1 (ko) | 커먼 센트로이드 레이아웃 기법, 커먼 센트로이드 레이아웃 기법을 이용한 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터 | |
Pilipko et al. | Development and Efficiency Analysis of a Switching Scheme for INL Reduction in Unary DACs | |
CN1638285B (zh) | 数字模拟转换器、放大器电路及其最小失配胞元阵列 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |