-
Die
Erfindung betrifft ein Zellenarray bzw. einen Zellenanordnung mit
minimaler Abweichung, welches eine Vielzahl von Zellenelementen
aufweist, die auf einem Wafer in einer zweidimensionalen Zellenmatrix
integriert sind, insbesondere ein Zellenarray, welches in einen
Digital-Anlalog-Umsetzer (DAC) integriert ist.
-
Ein
Digital-Anlalog-Umsetzer (DAC) setzt ein digitales Eingabewort mit
mehreren Datenbits um und gibt eine analoge Ausgabe aus, die proportional
zu dem Wert des eingegebenen binären
Datenworts ist. Das analoge Ausgabesignal ist zum Beispiel ein Strom,
eine Spannung, eine Ladung oder ein analoges Signal oder eine Frequenz
proportional zu dem Wert des eingegebenen Datenworts.
-
Ein
idealer Digital-Anlalog-Umsetzer weist eine Eingabe-Ausgabe- bzw. Eingangs-Ausgangs-Charakteristik
auf, welche eine Gerade durch den Ursprung ist, wie in 1 ersichtlich ist. In dem
Digital-Anlalog-Umsetzer (DAC) nach dem Stand der Technik ist die
aktuelle Eingangs-Ausgangs-Charakteristik eine Linie, die von der
idealen Geraden abweicht, das heißt, die Eingangs-Ausgangs-Charakteristik
des herkömmlichen
Digital-Anlalog-Umsetzers nach dem Stand der Technik ist eine nichtlineare
Eingangs-Ausgangs-Charakteristik. Die Nichtlinearität der Eingangs-Ausgangs-Charakteristik
des herkömmlichen
Digital-Anlalog-Umsetzers ist zurückzuführen auf Offset und Verstärkungsfehler.
Digital-Anlalog-Umsetzer sind integrierte Schaltungen, welche in
den meisten Fällen
als Digital-Anlalog-Umsetzer
mit einem Array von Zellenelementen ausge führt sind, die eigentlich die
Umsetzung von dem digitalen Wert in das analoge Signal durchführen. Diese
Zellenarrayelemente weisen eine Vielzahl von Zellenelementen auf,
beispielsweise solche wie Stromquellen, Kondensatoren, Widerstände, welche
mittels Schaltern geschaltet werden, die von den umzusetzenden digitalen
Eingabedaten gesteuert sind. Ein Digital-Anlalog-Umsetzer (DAC)
mit einem Zellenarray aus Stromquellen, wird als ein Stromschalter-Digital-Anlalog-Umsetzer bezeichnet,
ein Digital-Anlalog-Umsetzer (DAC) mit einem Zellenarray aus Widerstandselementen,
wird als ein Widerstandsketten- bzw. Widerstandsnetzwerk-Digital-Anlalog-Umsetzer bezeichnet,
und ein Digital-Anlalog-Umsetzer mit einem Zellenarray aus Kondensatoren
wird als ein Ladungsumverteilungs-Digital-Anlalog-Umsetzer bezeichnet.
-
Das
Zellenarray ist in Abhängigkeit
von der Anwendung des Digital-Anlalog-Umsetzers im Wesentlichen
auf drei verschiedene Wege organisiert, das heißt als ein binär gewichtetes
Array, als ein thermometrisches Array oder als ein gemischtes Array.
-
Bei
dem binär
gewichteten Zellenarray verläuft
das Maß bzw.
die Dimension der Zellenelemente als Potenz von Zwei. Bei einem
thermometrischen Zellenarray weisen alle Zellenelemente das gleiche
Maß auf. Bei
einem gemischten Zellenarray ist ein Abschnitt des Array thermometerkodiert,
und der andere Abschnitt des Zellenarrays ist binär kodiert.
-
In
angewandten integrierten Schaltungen gibt es zwischen den Zellenelementen
innerhalb des Zellenarrays eines Digital-Anlalog-Umsetzers eine Abweichung (mismatch).
Die Abweichung, das heißt
der Unterschied zwischen der tatsächlichen physikalischen Eigenschaft
des Zellenelementes und dem Nennwert der Eigenschaft des Zellenelementes
kann aus verschiedenen Gründen
auftreten.
-
Die
erste Ursache für
die Abweichung besteht darin, dass der Waferherstellungsprozess
nicht vollständig
homogen über
die ganze Waferoberfläche
ist. Als eine Folge des inhomogenen Waferherstellungsprozesses zeigen
nominell identische Zellenelemente, die auf dem Wafer in einem bestimmten
Abstand von einander angeordnet sind, tatsächlich ein unterschiedliches
physikalisches Verhalten. Je näher
die Zellenelemente an einander angeordnet sind, je geringer ist
die Abweichung zwischen beiden Zellenelementen. Aus diesem Grund
ist es übliche
Praxis, die Ausdehnung des Waferbereichs zu begrenzen, auf welchem
die Zellenelemente des Zellenarrays angeordnet sind. Dieses wird
gewöhnlich
dadurch erreicht, dass die Zellenelemente auf dem Wafer in einem
zweidimensionalen Arrayaufbau organisiert sind. Die Nichthomogenität des Herstellungsprozesses
auf der Oberfläche
des Wafers führt
zum Vorhandensein eines Gradienten in dem physikalischen Verhalten
der Zellenelemente. Dieses bedeutet, dass eine gegebene physikalische
Eigenschaft der Zellenelemente von ihrem Nennwert in einer mehr
oder weniger linearen Weise entlang einer gegebenen Richtung auf dem
Wafer abweicht.
-
In 2 ist eine Abweichung von
auf einem Wafer integrierten Zellenelementen als eine zweidimensionale
Gaußsche
Funktion des Abstand von der Zellenmitte des Zellenarrays modelliert,
wobei die Abweichung als eine gekrümmte Fläche in dem oberen Abschnitt
des Bildes dargestellt ist. Die normierte Abweichung ist in Bezug
auf einen Referenzwert R0, wie ein solcher
als Ri/R0 normiert,
wobei R0 ein Referenzwiderstandswert eines
Zellenelementes in der Mitte des Zellenarrays ist.
-
Eine
weitere Quelle von Abweichung unter Zellenelementen, die zu einer
Verteilung wie in 2 gezeigt
führt ist
der so genannte „Randnäheeffekt" bzw. „Border
Proximity Effekt".
In einem integrierten Schaltkreis hängt die physikalische Eigenschaft
eines Zellenelementes, wie beispielsweise eines Widerstands, eines Kondensators
oder eines Transistors, auch von den nahe an ihm ausgebildeten Siliziumaufbauten
ab. In einem zweidimensionalen Array von Zellenelementen weisen
die Zellenelemente, die nahe am Rand des Zellenarrays angeordnet
sind, einen „lokalen" Siliziumaufbau auf,
der unterschiedlich zu dem Siliziumaufbau der Zellenelemente ist,
die in der Nähe
der Mitte des Zellenarrays liegen. Dieses verursacht eine Abweichung
in dem physikalischen Verhalten der Zellenelemente. Diese Abweichung
ist hauptsächlich
eine Funktion des Abstands des Zellenelementes von der Mitte des
Zellenarrays, wie aus 3 ersichtlich
ist. Ein Digital-Analog-Umsetzer (DAC), der ein Zellenarray wie
in 3 dargestellt aufweist,
zeigt eine Nichtlinearität
dieser Eingabe-Ausgabe-Eigenschaft, wobei die Nichtlinearität davon
abhängt,
wie die Zellenarrayelemente in einem Verdrahtungsschema miteinander
verbunden sind.
-
3 zeigt ein Zellenarray
mit einer Vielzahl von Zellenelementen, die auf einem Wafer in einer
zweidimensionalen Zellenmatrix integriert angeordnet sind. In dem
in 3 dargestellten Beispiel
weist die Zellenmatrix 8×8
Zellenelemente auf, wobei jedes Zellenelement ein Widerstand, ein
Kondensator, ein Transistor, eine Stromquelle oder eine Diode sein
kann. Die Abweichungsverteilung ist kreissymmetrisch, wie aus 3 ersehen werden kann.
-
4 zeigt ein Verdrahtungs-
oder ein Abtastungs- bzw. Scanningschema zur Verbindung der Zellenelemente
eines Zel lenarrays in Reihe nach dem Stand der Technik. Der übliche Weg
des Scanning oder der Verdrahtung eines thermomterkodierten Digital-Analog-Umsetzers
wird durch Scanning der Zellenarrays Zeile für Zeile wie in 4 gezeigt ausgeführt.
-
Der
Nachteil dieses herkömmlichen
Verdrahtungsschemas besteht darin, dass bei Vorhandensein von Randnäheeffekten
das Integral oder die akkumulierte Nichtlinearität des Digital-Analog-Umsetzers groß ist. Da das
Zellenarray zeilenweise abgetastet wird, werden die Zellenelemente
mit einer höheren
Abweichung, das heißt
die Zellenelemente in Reihe 8, wie in 4 dargestellt
ist, eins nach dem anderen zu Beginn der Verdrahtungs oder Abtastfolge
summiert. Deshalb kumuliert die Abweichung. Bei Verwendung eines
Zellenarrays mit dem in 4 dargestellten
Verdrahtungsschema weist der Digital-Analog-Umsetzer eine vergrößerte Nichtlinearität der Eingabe-Ausgabe-Charakteristik auf.
-
Dementsprechend
besteht die Aufgabe der Erfindung darin, ein Zellenarray mit einer
minimierten kumulierten Abweichung zu schaffen.
-
Diese
Aufgabe wird durch ein Zellenarray mit den Merkmalen des Hauptanspruchs
1 gelöst.
-
Die
Erfindung schafft ein Zellenarray mit einer Vielzahl von Zellenelementen,
die in einer zweidimensionalen Zellenmatrix auf einem Wafer integriert
sind,
wobei jedes integrierte Zellenelement eine Abweichung
aufweist, die zwischen ihrer aktuellen physikalischen Eigenschaft
und dem Nennwert der Eigenschaft liegt,
wobei die Abweichung
eines jeden Zellenelementes eine Funktion des Abstands des jeweiligen
Zellenelementes zu einem Mit telpunkt des Zellenarrays mit einer
zweidimensionalen Abweichungsverteilung ist, die kreissymmetrisch
ausgebildet ist,
wobei die Zellenelemente in Reihe in einem
Verdrahtungsschema längs
der kreissymmetrischen Abweichungsverteilung des Zellenarrays zur
Minimierung der akkumulierten Abweichung verbunden sind.
-
In
einer bevorzugten Ausführungsform
des Zellenarrays gemäß der vorliegenden
Erfindung vergrößert sich
die Abweichung eines Zellenelementes mit dem Abstand des jeweiligen
Zellenelementes zur Mitte des Zellenarrays.
-
In
einer bevorzugten Ausführungsform
weist die Zellenmatrix eine erste Zahl (N) von Zellenelementzeilen
und eine zweite Zahl (M) von Zellenelementspalten auf.
-
Vorzugsweise
ist die erste Zahl (N) von Zellenelementzeilen gleich der zweiten
Zahl (M) von Zellenelementspalten.
-
In
einer bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung ist das Zellenarray von Dummy- bzw. Scheinzellenelementen
umgeben.
-
Dieses
schafft den Vorteil, dass Randeffekte unterdrückt sind, welche die peripheren
Zellenelemente des Zellenarrays beeinflussen.
-
In
einer bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind die Zellenelemente in einem ersten Verdrahtungsschema
längs Diagonalen
mit einem Winkel von 45 Grad zu den Zellenelementspalten und zu
den Zellenelementezeilen verbunden.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind die Zellenelemente in einem zweiten Verdrahtungsschema
mit einer Mäandergestalt
verbunden.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind die Zellenelemente in einem dritten Verdrahtungsschema
in einer Spiralform verbunden.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung ist jedes Zellenelement des integrierten Zellenarrays
durch einen korrespondierenden Schalter überbrückbar ausgebildet.
-
In
einer bevorzugten Ausführungsform
des Zellenarrays sind die Schalter innerhalb des integrierten Zellenarrays
vorgesehen.
-
In
einer alternativen Ausführungsform
des Zellenarrays sind die Schalter außerhalb des integrierten Zellenarrays
vorgesehen.
-
In
einer bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind diese Elemente als Kondensatoren ausgebildet.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind diese Elemente als Varaktoren bzw. Kapazitätsdioden
ausgebildet.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind diese Elemente als Widerstände ausgebildet.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind diese Elemente als Stromquellen ausgebildet.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind diese Elemente als Transistoren ausgebildet.
-
In
einer weiteren bevorzugten Ausgestaltung des Zellenarrays gemäß der vorliegenden
Erfindung sind diese Elemente als Dioden ausgebildet.
-
Die
Erfindung schafft weiterhin einen Digital-Analog-Umsetzer mit einem
Zellenarray, welches eine Vielzahl von Zellenelementen aufweist,
die auf einem Wafer in einer zweidimensionalen Matrix angeordnet sind,
wobei
jedes integrierte Zellenelement eine Abweichung aufweist, die zwischen
ihrer aktuellen physikalischen Eigenschaft und dem Nennwert der
Eigenschaft liegt,
wobei die Abweichung eines jeden Zellenelementes
eine Funktion des Abstands des jeweiligen Zellenelementes zu einem
Mittelpunkt des Zellenarrays mit einer zweidimensionalen Abweichungsverteilung
ist, die kreissymmetrisch ausgebildet ist,
wobei die Zellenelemente
in Reihe in einem Verdrahtungsschema längs der kreissymmetrischen
Abweichungsverteilung des Zellenarrays zur Minimierung der akkumulierten
Abweichung verbunden sind.
-
Die
Erfindung schafft weiterhin einen Verstärkerschaltkreis mit einem Operationsverstärker und
mindestens einem Zellenarray, welches eine Vielzahl von Zellenelementen
aufweist, die auf einem Wafer in einer zweidimensionalen Matrix
angeordnet sind, wobei jedes integrierte Zellenelement eine Abweichung
aufweist, die zwischen ihrer aktuellen physikalischen Eigenschaft
und dem Nennwert der Eigenschaft liegt,
wobei die Abweichung
eines jeden Zellenelementes eine Funktion des Abstands des jeweiligen
Zellenelementes zu einem Mittelpunkt des Zellenarrays mit einer
zweidimensionalen Abweichungsverteilung ist, die kreissymmetrisch
ausgebildet ist,
wobei die Zellenelemente in Reihe in einem
Verdrahtungsschema längs
der kreissymmetrischen Abweichungsverteilung des Zellenarrays zur
Minimierung der akkumulierten Abweichung verbunden sind.
-
Im
Folgenden werden die bevorzugten Ausführungsformen eines Zellenarrays
gemäß der vorliegenden
Erfindung mit Bezugnahme auf die beigefügten Zeichnungen im Detail
beschrieben.
-
1 zeigt
die Eingabe-Ausgabe-Charakteristik eines Digital-Analog-Umsetzers
nach dem Stand der Technik;
-
2 zeigt
die zweidimensionale Verteilung der Abweichung eines Zellenarrays
nach dem Stand der Technik;
-
3 zeigt
eine Verteilung einer kreisförmigen
Abweichung eines Zellenarrays nach dem Stand der Technik;
-
4 zeigt
ein Verdrahtungsschema zur Verbindung von Zellenelementen innerhalb
eines Zellenarrays nach dem Stand der Technik;
-
5 zeigt
ein erstes Verdrahtungsschema zur Verdrahtung eines thermometerkodierten
zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
-
6 zeigt
ein zweites Verdrahtungsschema zur Verdrahtung eines thermometerkodierten
zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
-
7 zeigt
ein drittes Verdrahtungsschema zur Verdrahtung eines thermometerkodierten
zweidimensionalen Zellenarrays gemäß der vorliegenden Erfindung;
-
8 zeigt
ein zweidimensionales Zellenarray mit Bereichen von gleicher Abweichung;
-
9 zeigt
ein viertes Verdrahtungsschema zur Verdrahtung eines zweidimensionalen
Zellenarrays gemäß der vorliegenden
Erfindung;
-
10a, 10b zeigen
weitere Verdrahtungsschemen zur Verdrahtung von Zellenelementen
gemäß der vorliegenden
Erfindung;
-
11a, 11b zeigen
weitere Verdrahtungsschemen zur Verdrahtung von Zellenelementen
in einem Zellenarray gemäß der vorliegenden
Erfindung;
-
12a, 12b zeigen
weitere Verdrahtungsschemen zur Verdrahtung von Zellenelementen
in einem Zellenarray gemäß der vorliegenden
Erfindung;
-
13a, 13b zeigen
weitere Verdrahtungsschemen zur Verbindung von Zellenelementen innerhalb
eines Zellenarrays gemäß der vorliegenden
Erfindung;
-
14a, 14b zeigen
Diagramme zur Darstellung der Unterdrückungswirkung durch Verwendung
von Dummy-Zellen in einer bevorzugten Ausgestaltung des Zellenarrays
gemäß der vorliegenden
Erfindung;
-
15a, 15b zeigen
Verdrahtungsschemen zur Verbindung von Zellenelementen innerhalb
eines Zellenarrays gemäß der vorliegenden
Erfindung;
-
16 zeigt
eine Zusammenschaltung eines ersten Zellenarrays mit relevanten
Zusammenschaltungen eines zweiten Zellenarrays gemäß der vorliegenden
Erfindung über
Busse;
-
17a, 17b zeigen
in Reihe geschaltete und durch Schalter kurzgeschlossene Widerstandsketten bzw.
-netzwerke gemäß einer
Ausführungsform
der vorliegenden Erfindung;
-
18a, 18b zeigen
eine Ausgestaltung eines Zellenarrays, das die Widerstände als
Zellenelemente gemäß einer
Ausführungsform
der vorliegenden Erfindung verwendet;
-
19a, 19b zeigen
ein Zellenarray, das Widerstände
als Zellenelemente gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung verwendet;
-
20 zeigt
eine weitere Ausgestaltung eines Zellenarrays, das Widerstände als
Zellenelemente gemäß einer
Ausführungsform
der vorliegenden Erfindung verwendet;
-
21a, 21b zeigen
ein Zellenarray gemäß der vorliegenden
Erfindung, wobei die Zahl von Spalten von der Zahl der Zeilen abweicht;
-
22 zeigt
eine digitale Varactorsteuerschaltkreis, der einen Digital-Analog-Umsetzer
mit einem Zellenarray gemäß der vorliegenden
Erfindung benutzt;
-
23 zeigt
ein Diagramm, welches die Verbesserung der integrierten Nichtlinearität eines
Digital-Analog-Umsetzers
mit dem Zellenarray gemäß der vorliegenden
Erfindung darstellt;
-
24 zeigt
einen Verstärkerschaltkreis
gemäß der vorliegenden
Erfindung mit einem Zellenarray gemäß der vorliegenden Erfindung;
-
25 zeigt
einen invertierenden Verstärkerschaltkreis
mit Zellenarrays gemäß der vorliegenden
Erfindung.
-
Im
Folgenden werden bevorzugte Ausführungsformen
der vorliegenden Erfindung im Detail beschrieben.
-
5 zeigt
eine erste Ausführungsform
eines Verdrahtungsschemas zur Verbindung von Zellenelementen, die
auf einem Wafer in einer zweidimensionalen Zellenmatrix gemäß der vorliegenden
Erfindung integriert sind.
-
In
der in 5 dargestellten Ausführungsform weist die Zellenmatrix
8×8 Zellenelemente
Cij auf, wobei die Zellenelemente in Zeilen
und Spalten angeordnet sind. In diesem gegebenen Beispiel weist
die Zellenmatrix acht Zellenelementzeilen und acht Zellenelementspalten
auf. Es ist bevorzugt, dass die Zahl (N) der Zellenelementzeilen
gleich der Zahl (M) der Zellenelementspalten ist.
-
Wie
aus der 5 entnommen werden kann, sind
die Zellenelemente im Gegensatz zur Verdrahtung der Zellenelemente
Zeile für
Zeile (wie in 4 dargestellt ist) miteinander
dergestalt verbunden, dass die Verbindung längs der Diagonalen des Zellenarrays
mit einem Winkel von 45 Grad verläuft. Selbstverständlich gibt es
verschiedene Möglichkeiten,
das Zellenarray unter Verwendung einer 45-Grad-Richtung zu verdrahten,
so dass unterschiedliche Verdrahtungsschemen möglich sind.
-
In
der in 5 gezeigten Ausführungsform beginnt die Verdrahtung
mit dem Zellenelement C88 und endet mit
dem Zellenelement C11. Der Vorteil der Verdrahtung
der Zellenelemente längs
der Diagonalen der Zellenarraymatrix besteht darin, dass die Abweichung
der Randzellenelemente, wie beispielsweise Zellenelement C88, schnell durch die Zellenelemente kompensiert
wird, die näher
an der Mitte der Zellenarraymatrix angeordnet sind, und welche weniger
durch Randnäheeffekt
beeinflusst sind und somit in Bezug auf den Nennwert geringere Abweichungen
aufweisen. Auf diese Weise wird die integrale Nichtlinearität des Zellenarrays bedeutend
verringert.
-
6 zeigt
eine weitere Ausführungsform
des Verdrahtungsschemas gemäß der vorliegenden
Erfindung, wobei die Zellenelemente längs Diagonalen verbunden sind,
die in Bezug auf die Zeilen und Spalten der Matrix einen Winkel
von 45 Grad aufweisen.
-
7 stellt
ein ähnliches
Verdrahtungsschema dar, wobei die Zellenelemente über Diagonalen
verbunden sind, die einen Winkel von 45 Grad in Bezug auf die Zeilen
und Spalten der Zellenmatrix aufweisen.
-
8 zeigt
ein 8×8
Zellenarray mit 64 Zellenelementen mit vier Bereichen I, II, III,
IV von gleicher Abweichung. Der Nennwert eines jeden Zellenelementes
ist gleich 1. Aufgrund des Randnäheeffekts
weist jedes Zellenelement eine Abweichung auf, die im Groben proportional
zu dem Abstand des Zellenelementes von der Mitte der Zellenmatrix
ist. Mit Bezugnahme auf 8 weisen die vier Zellenelemente
C45, C55, C44, C54 in dem ersten
Bereich I einen Wert von 1 + 3·ε auf, wobei ε ein kleiner
Wert ist, verglichen mit einem, der einen relativ kleinen Betrag
von Abweichung anzeigt. Die Zellenelemente in dem zweiten Bereich
II weisen einen Wert von 1 + auf. Weiterhin weisen die Zellenelemente
in dem dritten Bereich III einen Wert von 1 + ε auf, während die Elemente in dem Bereich
IV einen Wert von 1 – 96·ε/28 aufweisen,
ist die Summe von allen Werten von allen Zellen gleich 64, so dass
der durchschnittliche Zellenwert gleich dem Nennwert 1 entspricht.
-
Wenn
die ersten acht Zellenelemente C18, C28, C38, ..., C88 nach dem Stand der Technik in dem Verdrahtungsschema
wie in
-
4 gezeigt
verbunden sind, ist der Ausgabewert des Digital-Analog-Umsetzers
8 – 8·96·ε/28. Der ideale
Ausgabewert ist 8, so dass der integrale Nichtlinearitätsfehler
bei Verwendung des herkömmlichen
Verdrahtungsverfahrens sich auf einen Wert von –27,4·ε beläuft.
-
In
dem Fall, dass die acht Zellenelemente mit dem Verdrahtungsschema
gemäß der vorliegenden
Erfindung wie in 6 gezeigt verbunden sind, beginnen
sie mit dem Zellenelement C11.
-
In
diesem Fall beträgt
die DAC-Ausgabe (1 – 96·ε/28) + (1
+ ε) + (1
+ 2·ε) + (1 +
3·ε) + (1 – 96·ε/28) + (1
+ ε) + (1
+ 2·ε) + (1 – 96·ε/28).
-
Der
integrale Nichtlinearitätsfehler
beläuft
sich in diesem Fall auf lediglich –1,3·ε.
-
Wie
aus diesem Beispiel ersichtlich ist, ist die integrale Nichtlinearität einer
Zellenmatrix mit Verwendung eines Verdrahtungsschemas gemäß der vorliegenden
Erfindung bedeutend reduziert im Vergleich zu einer herkömmlichen
Zellenmatrix mit einem herkömmlichen
Verdrahtungsschema.
-
9 stellt
eine 9×9
Zellenmatrix mit 36 Zellenelementen dar. Wenn ein Verdrahtungsvorgang
ausgeführt
wird, wird die Matrix durch ein karthesisches Koordinatensystem
indexiert. Die Verbindung der Zellenelemente in einer N×N Zellenmatrix
wird so ausgeführt,
dass die Zellenmatrix in vier Bereiche aufgeteilt werden kann, die
durch die folgenden Gleichungen bestimmt sind:
-
Für die 6×6 Zellenelementmatrix
sind zehn Gleichungen zur Verdrahtung der Zellenelemente vorgesehen.
-
-
-
-
Folglich
wird ein Verdrahtungsschema wie in 9 gezeigt
erzeugt. Die separaten Ketten y1(x) – y3(x), y1b(x) – Y3b(x), x1(y) – x2(y) und x1b(y),
x2b(y) können
miteinander verbunden werden.
-
10a zeigt ein mögliches Verdrahtungsschema
gemäß der vorliegenden
Erfindung, wobei die Zellenelemente in einer Mäanderform verbunden sind. Die
erzeugte Reihenverbindung der Zellenelemente weist zwei Anschlüsse A1,
A2 auf.
-
In 10b ist ein weiteres mögliches Verdrahtungsschema
gemäß der vorliegenden
Erfindung dargestellt, wobei zwei Ketten von Zellenelementen untereinander
verbunden sind. Jede Kette weist eine Vielzahl von Zellenelementen
auf, die in Reihe miteinander verbunden sind. Die erste Kette weist
Anschlüsse
A1, A2 und die zweite Kette weist Anschlüsse B1, B2 auf.
-
11a zeigt eine weitere Ausführungsform
eines Verdrahtungsschemas gemäß der vorliegenden
Erfindung. In dieser Ausführung
sind die Zellenelemente spiralförmig
in Reihe verbunden, wobei die Zellenelementkette zwei Anschlüsse A1,
A2 aufweist.
-
11b zeigt eine weitere Ausführungsform
des Verdrahtungsschemas gemäß der vorliegenden
Erfindung, wobei zwei spiralförmige
Ketten miteinander verbunden sind. Die erste Zellenelementkette
weist Anschlüsse
A1, A2 und die zweite Zellenelementkette weist Anschlüsse B1,
B2 auf.
-
12a zeigt ein weiteres Verdrahtungsschema
gemäß der vorliegenden
Erfindung mit zwei untereinander verbundenen Zellenelementketten,
wobei die Zellenelemente miteinander längs Diagonalen mit 45 Grad
in Bezug auf die Zeilen und Spalten der Matrix verbunden sind. Der
Aufbau hat den Vorteil, dass jedes Zellenelement einer Kette beide
aufweist, nämlich
Zellenelemente seiner eigenen Kette und Zellenelemente der anderen
Kette als benachbarte Elemente. Dieses schafft insbesondere eine
Vorteil, wenn zwei Zellenelemente der Zellenmatrix zusammenwirken.
-
12b stellt ein alternatives Verdrahtungsschema
mit zwei untereinander verbundenen Zellenelementketten dar.
-
13a, 13b zeigen
ein 12×12
Zellenarray mit einem Verdrahtungsschema gemäß der vorliegenden Erfindung,
um die integrale Nichtlinearität
eines thermometerkodierten Digital-Analog-Umsetzers zu verbessern.
-
In
einer wie in 13b dargestellten Ausführungsform
ist die integrale Nichtlinearität
verbessert, indem sichergestellt ist, dass alle Zellenelemente innerhalb
des Zellenarrays die gleichen Umgebungsbedingungen aufweisen. Zellenelemente,
die am Rand des Zellenarrays wie in 13a gezeigt
angeordnet sind, weisen normalerweise nicht die gleichen Umgebungsbedingungen
auf wie andere Zellenelemente innerhalb des Zellenarrays. Zur Unterdrückung dieser
ungleichen Bedin gungen sind gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung Dummy-Zellenelemente um das Zellenarray
herum zur Bildung eines Rands angeordnet.
-
13b zeigt die Konfiguration des Zellenarrays
mit den von Dummy-Zellen umgebenen aktiven Zellenelementen.
-
14a, 14b zeigen
Diagramme zur Darstellung der Unterdrückung von Randeffekten in einer
6×6 Zellenelementmatrix.
Innere Zellenelemente sind an allen Seiten von weiteren Zellenelementen
umgeben, wie aus 14a ersichtlich ist.
Zellenelemente am Rand des Zellenarrays, wie beispielsweise solche
wie das Zellenelement C55, sind nicht vollständig von anderen Zellenelementen
umgeben. Um gleiche Bedingungen für alle Zellenelemente zu schaffen,
sind Dummy-Zellen als Umrandung für das Zellenarray angeordnet.
Wie aus der 14b zu entnehmen ist,
ist das Zellenelement C55 von drei aktiven Zellenelementen und fünf Dummy-Zellenelementen
umgeben. Dementsprechend ist das Randzellenelement C55 vollständig von
Zellenelementen umgeben und weist die gleichen Bedingungen auf wie
zum Beispiel Zellenelement C22 innerhalb
des Zellenarrays.
-
15a stellt eine bevorzugte Ausführungsform
eines Zellenarrays mit einem Verdrahtungsschema gemäß der vorliegenden
Erfindung dar. Die Zellenelemente sind in einer solchen Weise verbunden,
dass alle dreieckförmigen
Konfigurationen zusammengebunden sind.
-
15b zeigt eine weitere Ausführungsform
mit einer verbesserten Verbindung der dreieckförmigen Konfiguration, wobei
nur zwei Verbindungen mit großem
Abstand vorgesehen sind. Die erste Verbindung mit großem Abstand
verläuft
zwischen Zellen elementen C0,6 und C0,11, und die zweite Verbindung mit großem Abstand
verläuft
zwischen Zellenelementen C5,11 und C11,10
-
16 zeigt
die Möglichkeit
der parallelen Verbindung von zwei Zellenarrays gemäß der vorliegenden Erfindung.
Ein Zellenarray A gemäß der vorliegenden
Erfindung ist mit einem Zellenarray B der vorliegenden Erfindung
zusammen über
Busse Bus0 bis Bus12 verbunden.
Dieses ist vorteilhaft, wenn unterschiedliche Zellenelemente zusammen
innerhalb eines zusätzlichen
Digital-Analog-Umsetzers verwendet werden sollen.
-
17a stellt eine erste Widerstandskette
innerhalb in Reihe verbundenen Widerständen R11 – R18 dar, welche unter Verwendung von überbrückenden
Schaltern S11 – S18 kurzgeschlossen
werden können.
Wie aus 17b in der dargestellten Ausführungsform
ersehen werden kann, sind die Schalter S11 – S18 separat außerhalb des Widerstandsarrays
gemäß einer
Ausführungsform
der vorliegenden Erfindung angeordnet.
-
18a, 18b zeigen
eine alternative Ausführungsform,
wobei die Schalter S11 – S18 innerhalb
des Widerstandsarrays gemäß der vorliegenden
Erfindung angeordnet sind.
-
19a zeigt eine unterschiedliche Version
der in 17a dargestellten Ausführungsform,
wobei die Schalter und die Widerstände ausgetauscht sind. Diese
Konfiguration resultiert in einer unterschiedlichen Verbindung der
Zellenelemente. Die Widerstände
in dem in 19a dargestellten Zellenarray
sind in der gleichen Weise angeordnet wie die Zellenelemente in 17b.
-
20b zeigt eine allgemeinere Konfiguration
der Zellenelemente, die parallel verbunden sind und über einen
Bus gesteu ert werden. Die integrale Nichtlinearität ist durch
Anwendung eines Verdrahtungsschemas gemäß der vorliegenden Erfindung
reduziert. In bevorzugten Ausführungsformen
sind die dargestellten Zellenarrays von Dummy-Zellenelementen umgeben,
welche mit den Zellenelementen innerhalb des aktiven Zellenarrays
identisch sind.
-
21 stellt
ein Zellenarray mit einem Verdrahtungsschema gemäß der vorliegenden Erfindung
dar, wobei das Zellenarray eine unterschiedliche Anzahl von Zellenspalten
und Zellenzeilen aufweist.
-
In
dem in 21a gezeigten Beispiel weist
das Zellenarray sieben Spalten und sechs Zeilen von Zellenelementen
auf.
-
In
dem in 21b gezeigten Beispiel weist
das Zellenarray acht Spalten von Zellenelementen und sechs Zeilen
von Zellenelementen auf. Dementsprechend ist die vorliegende Erfindung
ebenfalls für
Zellenarrays anwendbar, bei denen die Anzahl von Zeilen und Spalten
unterschiedlich ist.
-
22 zeigt
einen Digital-Analog-Umsetzer (DAC) mit einer Zellenmatrix gemäß der vorliegenden
Erfindung innerhalb eines Anwendungsschaltkreises. Die Grundfrequenz
eines LC-Oszillators
wird durch Änderung
der wirksamen Kapazität
zwischen den Ausgabeknoten out n/ out p gesteuert. Die Grundfrequenz
des Oszillators wird von dem Digital-Analog-Umsetzer (DAC) gesteuert.
Die Zellenelemente der Zellenmatrix innerhalb des Digital-Analog-Umsetzers
(DAC) sind Varaktoren bzw. Kapazitätsdioden, welche innerhalb
der Zellenmatrix angeordnet und gemäß eines der oben erläuterten
Verdrahtungsschemen verdrahtet sind.
-
23 zeigt
die integrierte Nichtlinearität
(INL) eines zweidimensionalen 16×16 Zellenarrays gemäß der vorliegenden
Erfindung im Vergleich zu der integralen Nichtlinearität eines
Zellenarrays, welches in einer konventionellen Weise wie in 4 gezeigt
verdrahtet ist. Wie aus 23 ersichtlich
ist, ist die integrierte Nichtlinearität für die Zellenmatrix mit der
Verwendung eines Verdrahtungsschemas gemäß der vorliegenden Erfindung
erheblich reduziert.
-
24 stellt
einen Verstärkerschaltkreis
mit einem Zellenarray gemäß der vorliegenden
Erfindung dar. 24a zeigt den logischen
Aufbau eines Abschnitts des Zellenarrays gemäß der vorliegenden Erfindung.
-
24b zeigt die Topologie einer bevorzugten
Ausgestaltung des Zellenarrays gemäß der vorliegenden Erfindung,
wobei die Widerstände
in Reihe verbunden sind und durch Schalter kurzgeschlossen werden können, die
außerhalb
des Zellenarrays angeordnet sind. Das Zellenarray weist drei Anschlüsse A1,
A2, A3 auf.
-
Wie
aus 24c ersichtlich ist, weist der
nicht invertierende Verstärkerschaltkreis
einen Operationsverstärker
OP auf, dessen Ausgangsanschluss am Anschluss A1 des Zellenarrays
angeschlossen ist, wie in 24b gezeigt
ist. Der nicht invertierende Eingang des Operationsverstärkers erhält eine
Referenzspannung. Der invertierende Eingang des Operationsverstärkers ist
am Anschluss A3 des Zellenarrays angeschlossen. Der Anschluss A2
des Zellenarrays ist mit Masse verbunden. Ein digitales Steuersignal
zur Steuerung der Schalter wird dem Zellenarray zugeführt.
-
25 zeigt
einen invertierenden Verstärkerschaltkreis,
der zwei Zellenarrays mit einer Topologie gemäß der vorliegenden Erfindung
aufweist.
-
25a stellt einen Abschnitt einer Kette
von Zellenelementen dar, welche mittels Schalter überbrückbar sind.
-
25b zeigt eine Ausführungsform eines Zellenarrays
mit einem Verdrahtungsschema oder Verdrahtungsaufbau gemäß der vorliegenden
Erfindung. Das Zellenarray weist zwei Anschlüsse A1, A2 auf, welche aneinander
durch eine Kette von Widerständen
verbunden sind, die in Reihe gemäß einem
Verdrahtungsschema der vorliegenden Erfindung verbunden sind. Bei
dem gegebenen Beispiel weist das Zellenarray 8×8 Widerstände auf, so dass die Widerstandskette
64 in Reihe verbundene Widerstände
aufweist. Zu jedem Widerstand ist ein korrespondierender Schalter
parallel geschaltet und kann von einem externen digitalen Signal gesteuert
werden. In der in 25b dargestellten
Ausführungsform
sind 64 Schalter in dem Zellenarray integriert.
-
Die
in 25c dargestellte invertierende
Verstärkung
weist zwei Zellenarrays (Array A, Array B) auf, wobei jedes Array
A, B die Topologie wie in 25b gezeigt
aufweist. Das erste Array A ist zwischen einer Referenzspannung
und einem invertierenden Eingang des Operationsverstärkers OP
angeschlossen. Das zweite Array B ist zwischen dem Ausgang des Operationsverstärkers und
dem invertierenden Eingang des Operationsverstärkers angeschlossen. Der nicht
invertierende Eingang des Operationsverstärkers ist mit Masse verbunden.
Die Verstärkung
des invertierenden Verstärkerschaltkreises
wird von den digitalen Signalen gesteuert, die beiden Arrays A,
B zugeführt
werden.