DE102004057791A1 - Trenchtransistor sowie Verfahren zu dessen Herstellung - Google Patents

Trenchtransistor sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102004057791A1
DE102004057791A1 DE102004057791A DE102004057791A DE102004057791A1 DE 102004057791 A1 DE102004057791 A1 DE 102004057791A1 DE 102004057791 A DE102004057791 A DE 102004057791A DE 102004057791 A DE102004057791 A DE 102004057791A DE 102004057791 A1 DE102004057791 A1 DE 102004057791A1
Authority
DE
Germany
Prior art keywords
cell field
areas
trench
trenches
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004057791A
Other languages
English (en)
Other versions
DE102004057791B4 (de
Inventor
Markus Dr. Zundel
Franz Dr. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004057791.9A priority Critical patent/DE102004057791B4/de
Priority to US11/288,519 priority patent/US20060145247A1/en
Publication of DE102004057791A1 publication Critical patent/DE102004057791A1/de
Application granted granted Critical
Publication of DE102004057791B4 publication Critical patent/DE102004057791B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

Ein Trenchtransistor weist einen Halbleiterkörper (1) auf, in dem mehrere durch Mesagebiete voneinander getrennte Zellenfeldtrenches (5) ausgebildet sind. In den Zellenfeldtrenches (5) sind Elektroden (9) eingebettet. In den Mesagebieten (11) sind jeweils ein Sourcegebiet (21), ein Bodygebiet (17) sowie ein Bodykontaktgebiet (19) vorgesehen. Die Elektroden (9) mehrerer Zellenfeldtrenches (5) liegen auf Sourcepotenzial. Zumindest einige Bodykontaktgebiete (19) sind in Form einer Schicht ausgebildet, die zumindest einen Teil eines oberen Bereichs (15) der Innenwand eines Zellenfeldtrenches (5), dessen Elektrode auf Sourcepotenzial liegt, bildet, und deren horizontale Ausdehnung weniger als die Hälfte der horizontalen Ausdehnung eines Mesagebiets (11) beträgt.

Description

  • Die Erfindung betrifft einen Trenchtransistor sowie Verfahren zu dessen Herstellung.
  • Trenchtransistoren werden in einer Vielzahl technischer Produkte eingesetzt und sind in der Regel so konzipiert, dass sie einen geringen spezifischen Durchlasswiderstand Ron·A (Ron = Durchlasswiderstand; A = aktive Chipfläche) aufweisen, da ein geringer spezifischer Einschaltwiderstand eine geringe Verlustleistung nach sich zieht. Trenchtransistoren können jedoch auch bezüglich anderer Parameter optimiert werden. Soll beispielsweise verlustarmes und schnelles Schalten ermöglicht werden, sollten die Gatekapazitäten möglichst gering ausfallen. Um gute Durchbruchseigenschaften ("Avalanche-Festigkeit") zu erzielen, ist es hingegen notwendig, den Platzbedarf des Trenchtransistors so klein wie möglich zu halten sowie einen guten elektrischen Anschluss der Bodygebiete an die Stromversorgung sicherzustellen.
  • Der elektrische Anschluss der Bodygebiete an die Stromversorgung erfolgt in der Regel über hochleitfähige Bodykontaktgebiete. Die Herstellung der Bodykontaktgebiete gestaltet sich in Trenchtransistoren mit kleinen Abmessungen ("Dense-Trench-Transistoren", Breite des Mesagebiets ist kleiner als die Breite der Trenches) schwierig, da nur wenig Platz für die Bodykontaktgebiete zur Verfügung steht (nur ein Teil der Oberfläche der zwischen den Trenches ausgebildeten Mesagebiete kann genutzt werden, da der Rest der Oberfläche für die Sourcegebiete benötigt wird), die Bodykontaktgebiete in der Regel jedoch ausdiffundiert werden und die Ausdiffusion einen hohen lateralen Platzbedarf der Bodykontaktgebiete nach sich zieht.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, einen Trenchtransistor anzugeben, dessen Bodykontaktgebiete trotz geringer Abmessungen des Trenchtransistors ("Dense-Trench-Transistoren") einen guten, zuverlässigen Anschluss der Bodygebiete an die Stromversorgung ermöglichen. Weiterhin soll ein Verfahren zur Herstellung der Sourcegebiete, Bodygebiete sowie Bodykontaktgebiete in den Mesagebieten des Trenchtransistors angegeben werden.
  • Zur Lösung dieser Aufgabe stellt die Erfindung einen Trenchtransistor gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung ein Verfahren zum Herstellen der Sourcegebiete, Bodygebiete sowie Bodykontaktgebiete in den Mesagebieten eines erfindungsgemäßen Trenchtransistors gemäß Patentanspruch 6 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der erfindungsgemäße Trenchtransistor weist einen Halbleiterkörper auf, in dem mehrere durch Mesagebiete voneinander getrennte Zellenfeldtrenches ausgebildet sind. In die Zellenfeldtrenches sind Elektroden eingebettet. In den Mesagebieten sind jeweils ein Sourcegebiet, ein Bodygebiet sowie ein Bodykontaktgebiet vorgesehen. Die Elektroden mehrerer Zellenfeldtrenches liegen auf Sourcepotenzial. Zumindest einige Bodykontaktgebiete sind in Form einer Schicht ausgebildet, die zumindest einen Teil des oberen Bereichs der Innenwand eines Zellenfeldtrenches, dessen Elektrode auf Sourcepotenzial liegt, bildet, und deren horizontale Ausdehnung weniger als die Hälfte der horizontalen Ausdehnung eines Mesagebiets beträgt.
  • Erfindungsgemäß werden die Innenwände der Zellenfeldtrenches, deren Elektroden auf Sourcepotenzial liegen, als Bodykontaktgebiete ausgestaltet. Da prinzipiell ein beliebig großer Bereich der Innenwände zur Ausbildung der Bodykontaktgebiete herangezogen werden kann, wird einerseits eine gute Kontaktierung der Bodygebiete sichergestellt, andererseits muss das Bodykontaktgebiet nur einen geringen Teil der Breite der Mesagebiete in Anspruch nehmen. Dies hat den Vorteil, dass ein Großteil der Breite der Mesagebiete zur Ausbildung der Sourcegebiete zur Verfügung steht, womit die Abmessungen der Trenchtransistoren (insbesondere der Mesagebiete) weiter verringert werden können, ohne Einbußen bei der Qualität der elektrischen Anschlüsse durch die Bodykontaktgebiete in Kauf nehmen zu müssen.
  • Unter "Mesagebiet" wird der Bereich des Halbleiterkörpers zwischen zwei Zellenfeldtrenches verstanden.
  • In einer bevorzugten Ausführungsform grenzen zumindest einige Bodykontaktgebiete an die Oberfläche des jeweiligen Mesagebiets an. Dies ist jedoch nicht zwingend erforderlich. Es ist ausreichend, wenn die Bodykontaktgebiete unter der Oberfläche der jeweiligen Mesagebiete "vergraben" sind. Um dennoch eine ausreichende Kontaktierung der Bodygebiete sicherzustellen, sollte zumindest in diesem Fall die vertikale Ausdehnung der Bodykontaktgebiete höher ausfallen als die vertikale Ausdehnung der Sourcegebiete.
  • Erfindungsgemäß werden demnach die Sourcegebiete im Wesentlichen über die Oberfläche der Mesagebiete, und die Bodykontaktgebiete im Wesentlichen über die Innenwände der Zellenfeldtrenches, deren Elektroden auf Sourcepotenzial liegen, kontaktiert.
  • Die Erfindung lässt sich insbesondere im Zusammenhang mit Dense-Trench-Transistoren (Transistoren mit einer hohen Integrationsdichte) anwenden: Dense-Trench-Transistoren ermöglichen eine hohe Dotierung des Driftgebiets und damit einen niedrigen spezifischen Durchlasswiderstand, können andererseits jedoch im Sperrzustand auf Grund der geringen Breite der Mesagebiete vollständig (an Ladung) ausgeräumt werden und ermöglichen damit eine hohe Avalanche-Festigkeit.
  • Die Zellenfeldtrenches, in denen auf Sourcepotenzial liegende Elektroden eingebettet sind, dienen der Verringerung der Gatekapazität und ermöglichen somit ein schnelles und präzises Schalten des Trenchtransistors. Prinzipiell können Elektroden beliebiger Zellenfeldtrenches auf Sourcepotenzial gelegt werden. Besonders vorteilhaft ist jedoch, wenn die Zellenfeldtrenches, in denen auf Gatepotenzial liegende Elektroden eingebettet sind, mit Zellenfeldtrenches alternieren, in denen auf Gatepotenzial liegende Elektroden eingebettet sind.
  • Die Erfindung stellt weiterhin ein Verfahren zum Herstellen der Sourcegebiete, Bodygebiete sowie Bodykontaktgebiete in den Mesagebieten eines erfindungsgemäßen Trenchtransistors bereit, das, ausgehend von einem Halbleiterkörper, in dem Zellenfeldtrenches, die gegenüber dem Halbleiterkörper isolierte Elektroden enthalten, ausgebildet sind, folgende Schritte aufweist:
    Zunächst werden im oberen Bereich der Mesagebiete Bodygebiete ausgebildet, derart, dass sich die Bodygebiete über die gesamte Breite der Mesagebiete erstrecken (d. h. den oberen Bereich der Mesagebiete "ausfüllen"). Dann wird eine Zellenfeldtrench-Maskierung, die so beschaffen ist, dass zumindest die Zellenfeldtrenches, in denen auf Gatepotenzial liegende Elektroden vorgesehen sind, maskiert werden, jedoch wenig stens ein Bereich jedes an diese Zellenfeldtrenches angrenzenden Bodygebiets freiliegt. Die Zellenfeldtrench-Maskierung darf zumindest die Innenwände der Zellenfeldtrenches, die auf Sourcepotenzial liegende Elektroden enthalten, nicht bedecken. Nun werden die Bodykontaktgebiete ausgebildet, in dem die freiliegenden Bereiche der Bodygebiete, insbesondere die Innenwände der unmaskierten Zellenfeldtrenches bildenden Bereiche der Bodygebiete, mit Dotierstoffen beaufschlagt werden, wobei zur Beaufschlagung der Innenwände der unmaskierten Zellenfeldtrenches eine Schrägimplantation oder ein Belegungsprozess zum Einsatz kommt. Die Zellenfeldtrench-Maskierung wird anschließend entfernt und eine weitere Zellenfeldtrench-Maskierung erzeugt, die so beschaffen ist, dass zumindest die Zellenfeldtrenches, in denen auf Sourcepotenzial liegende Elektroden vorgesehen sind, maskiert werden, jedoch wenigstens ein Bereich jedes an diese Zellenfeldtrenches angrenzenden Bodygebiets und/oder Bodykontaktgebiets freiliegt. Dann werden die Sourcegebiete durch Beaufschlagen der freiliegenden Bereiche der Bodygebiete erzeugt. Hierzu wird eine Standardimplantation verwendet.
  • Ein wesentlicher Aspekt des erfindungsgemäßen Verfahrens ist, die Body-Kontaktgebiete mittels einer Schrägimplantation (der Implantationswinkel ist größer als 10° und beträgt vorzugsweise zwischen 30° Und 45°) zu erzeugen, die Sourcegebiete jedoch mittels einer Standardimplantation (Implantationswinkel liegt zwischen 0° bis 10°) zu erzeugen.
  • In einer bevorzugten Ausführungsform ist die Zellenfeldtrench-Maskierung zur Maskierung der Zellenfeldtrenches, in denen auf Sourcepotenzial liegende Elektroden vorgesehen sind, im Wesentlichen komplementär zur Zellenfeldtrench-Maskierung zur Maskierung der Zellenfeldtrenches, in denen auf Gatepotenzial liegende Elektroden vorgesehen sind. Die Zel lenfeldtrench-Maskierung zur Maskierung der Zellenfeldtrenches, in denen auf Sourcepotenzial liegende Elektroden vorgesehen sind, sollte weniger als die Hälfte der Breite der an diese Zellenfeldtrenches angrenzenden Mesagebiete bedecken. Damit wird gewährleistet, dass die Breite der Sourcegebiete größer ist als die Breite der Bodykontaktgebiete.
  • Das erfindungsgemäße Verfahren ermöglicht die Herstellung von Trenchtransistoren mit sehr schmalen Mesagebieten bei gleichzeitig relativ großen Kontaktflächen für Source- und Bodykontaktgebiete.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 einen ersten Prozessschritt eines bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 2 einen zweiten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 3 einen dritten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 4 einen vierten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 5 einen fünften Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 6 einen sechsten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 7 einen siebten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 8 einen achten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 9 einen neunten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 10 einen zehnten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 11 einen elften Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 12 einen zwölften Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 13 einen dreizehnten Prozessschritt des bekannten Herstellungsverfahrens eines Trenchtransistors.
  • 14 einen ersten Prozessschritt einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 15 einen zweiten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 16 einen dritten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfah rens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 17 einen vierten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 18 einen fünften Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 19 einen sechsten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 20 einen siebten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 21 einen achten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 22 einen neunten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 23 einen zehnten Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • 24 einen elften Prozessschritt der bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Bodygebieten, Bodykontaktgebieten sowie Sourcegebieten.
  • In der Beschreibung sind identische bzw. einander entsprechende Bereiche, Bauteile bzw. Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Weiterhin können in sämtlichen Ausführungsformen die Dotiertypen miteinander vertauscht werden, d. h., p-Gebiete können durch n-Gebiete ersetzt werden und umgekehrt.
  • In 1 ist ein erster Prozessschritt 100 eines bekannten Trenchtransistor-Herstellungsverfahrens gezeigt. Auf der Oberfläche eines Halbleiterkörpers 1, der aus einer n+-dotierten Substratschicht 2 sowie einer darauf aufgebrachten n–-dotierten Epitaxieschicht 3 besteht, wird eine Hartmaske 4 (vorzugsweise TEOS) aufgebracht und anschließend strukturiert. Anschließend wird in einem Prozessschritt 102 (2) die Epitaxieschicht 3 unter Verwendung der Maske 4 geätzt, so dass innerhalb der Epitaxieschicht 3 ein Trench 5 erzeugt wird. Anschließend wird in einem weiteren Prozessschritt 103 die Maske 4 entfernt (3). In einem weiteren Prozessschritt 104 (4) wird auf der Oberfläche der Epitaxieschicht 3 eine Isolationsschicht (in der Regel ein Oxid) 6 erzeugt und darauf eine weitere Isolationsschicht 7 (in der Regel TEOS) abgeschieden. In einem weiteren Prozessschritt (5) werden die Isolationsschichten 6 und 7 bis auf den rechten Trench 5 (der ein Randtrench ist), in die Trenches 5 hinein zurückgeätzt. Nun wird im Prozessschritt 106 (6) auf der freiliegenden Oberfläche der Epitaxieschicht 3 eine Isolationsschicht 8 erzeugt (vorzugsweise durch thermisches Oxidieren der Oberfläche der Epitaxieschicht 3). Nun werden (7) die verbleibenden Freiräume innerhalb der Trenches 5 mit einem leitfähigen Material (in der Regel Polysilizium 9) aufgefüllt, wobei das leitfähige Material 9 auch die auf den Oberflächen 10 der Mesagebiete vorhandene Isolationsschicht 8 bedeckt. Im Prozessschritt 108 (8) wird die Schicht aus leitfähigem Material 9 so rückgeätzt, dass mit Ausnahme des Randtrenchs (rechter Trench 5) bis in die Trenches 5 hinein zurückgeätzt wird, so dass die Isolationsschicht 8 in den oberen Bereichen der Mesagebiete 11 freiliegt. Im Prozessschritt 109 (9) wird die Oberfläche der in 8 gezeigten Struktur mit einer Schicht aus isolierendem Material 12 (vorzugsweise TEOS) überzogen. Im Prozessschritt 110 (10) werden die Schicht aus isolierendem Material 12, die Isolationsschicht 6 sowie die Isolationsschicht 7 in die Trenches 5 hinein zurückgeätzt. Im Prozessschritt 111 (11) werden die freiliegenden Oberflächen der Mesagebiete 11 mit einer Streuoxidschicht 13 überzogen. Im Prozessschritt 112 (12) werden innerhalb der Mesagebiete 11 mittels Implantation Dotierstoffe eingebracht. Zuvor wird der Randtrench (der rechte Trench 5 sowie das rechts davon befindliche Gebiet der Epitaxieschicht 3 mit einer Maske 14 bedeckt. Die in die oberen Bereiche 15 der Mesagebiete eingebrachten Dotierstoffe l6 werden im Prozessschritt 113 (13) mittels einer Temperung zu Bodygebieten 17 ausdiffundiert.
  • Das anhand von 1 bis 13 beschriebene Herstellungsverfahren ist bekannt. In 14 (Prozessschritt 114) ist der erste Schritt des erfindungsgemäßen Herstellungsverfahrens gezeigt.
  • Auf der Oberfläche der in 13 gezeigten Struktur wird eine Maske 18 aufgebracht, die so strukturiert wird, dass jeder zweite Trench 5 sowie Teile der daran angrenzenden Mesagebiete 11 abgedeckt werden. Die Blöcke aus elektrisch leitfähigem Material 9 bilden Elektroden innerhalb der Trenches 5 aus, wobei die Elektrode jedes zweiten Trenchs auf Gatepotenzial liegt, und die Elektroden der restlichen Trenchs auf Sourcepotenzial liegen. In 14 liegt die Elektrode des linken Trenches auf Gatepotenzial, und die Elektrode des mittleren Trenches 5 auf Sourcepotenzial. Die Elektrode des rechten Trenches 5 kann auf ein geeignetes Randpotenzial gelegt werden.
  • Im Prozessschritt 115 (15) werden die durch die Maske 18 unbedeckten Teile der Schichten 12, 13 und 8 mittels eines Ätzprozesses entfernt.
  • Im Prozessschritt 116 (16) werden die durch die Maske 18 unbedeckten Teile der Isolationsschicht 8 sowie der leitfähigen Schicht 9 weiter zurückgeätzt.
  • Im Prozessschritt 117 (17) werden in die durch die Maske 18 unbedeckten Teile der Bodygebiete 17 sowie in die Oberfläche der leitfähigen Schicht 9 mittels einer Schrägimplantation Dotierstoffe eingebracht, womit Bodykontaktgebiete 19 erzeugt werden. Die Schrägimplantation erfolgt vorzugsweise unter einem Implantationswinkel von 45° und weist eine relativ hohe Dosis auf, um einen möglichst niedrigen Bodykontaktwiderstand zu erzielen.
  • Im Prozessschritt 118 (18) wird die Maske 18 entfernt und auf die Oberfläche der in 17 gezeigten Struktur eine Maske 20 aufgebracht. Die Maske 20 bedeckt die Trenches 5, deren Elektroden auf Sourcepotenzial liegen sowie Teile der an diese Teile angrenzenden Mesagebiete 11 (d. h. Teile der waagrecht verlaufenden Bereiche der Bodykontaktgebiete 19). Weiterhin bedeckt die Maske 20 den Randtrench sowie den rechts davon liegenden Teil der Epitaxieschicht 3. Die Maske 20 ist im Wesentlichen komplementär zu Maske 18, d. h. Bereiche, die durch die Maske 18 unbedeckt bleiben, werden durch die Maske 20 abgedeckt und umgekehrt.
  • Im Prozessschritt 119 (19) werden mittels einer Normalimplantation (Implantationswinkel liegt zwischen 0° und 10°) Sourcegebiete 21 in den Bodygebieten 17 erzeugt. Die horizontalen Ausdehnungen der einzelnen Bereiche der Maske 20 bestimmen hierbei die horizontalen Ausdehnungen der Sourcegebiete 21 und werden so gewählt, dass die horizontalen Ausdehnungen der Sourcegebiete 21 mehr als die Hälfte der horizontalen Ausdehnungen der Mesagebiete 11 betragen. Damit weisen sowohl die Bodygebiete 19 als auch die Sourcegebiete 21 große äußere Kontaktflächen auf.
  • Im Prozessschritt 120 (20) werden die Bodykontaktgebiete 19 sowie die Sourcegebiete 21 ausdiffundiert, so dass die in 20 gezeigte Struktur entsteht. Vor der Ausdiffusion wird die Maske 20 entfernt.
  • Im Prozessschritt 121 (21) werden auf der Oberfläche der in 20 gezeigten Struktur eine Schicht aus undotiertem Silikatglas 22 und darauf eine Schicht 23 aus Phosphor-dotiertem Glas abgeschieden. Im Prozessschritt 121 (22) werden die Schichten 22 und 23 bis auf einen Randbereich 24 wieder entfernt, beispielsweise mittels eines Ätzprozesses, weiterhin wird die Isolationsschicht 13 bis auf den Randbereich 24 entfernt. Nun erfolgt die Abscheidung einer Metallisierungsschicht 25 auf die Oberfläche der in 22 gezeigten Struktur, womit das Bauteil fertiggestellt ist. Wird der in 16 gezeigte Prozessschritt 116 (zusätzliches Zurückätzen) durchgeführt, dann ergibt sich die in 24 gezeigte Struktur (die Bodykontaktgebiete 19 ragen tiefer in die Epitaxieschicht 3 hinein).
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.
  • Wie bereits erwähnt wurde, spielt bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren, insbesondere von Trenchtransistoren, die Verringerung des spezifischen ("Durchlasswiderstand") Einschaltwiderstandes Ron·A und die Reduzierung der Gatekapazitäten für verlustarmes und schnelles Schalten eine große Rolle. Wenn zusätzlich auch noch gute Durchbruchseigenschaften bzw. gute Avalanche-Festigkeit realisiert werden sollen, ist eine Optimierung der Transistor-Zellen hinsichtlich möglichst geringem Platzbedarf, möglichst kleiner Gatekapazitäten und möglichst gutem Bodyanschluss vorteilhaft. Die Ausbildung guter Bodyanschlüsse ist auf Grund der lateralen Ausdiffusion der Bodyanschlussdotierstoffe und dem damit verbundenen relativ großen Platzbedarf bei einem Dense-Trench-Konzept schwierig.
  • Bisherige Konzepte zur Verringerung des Ron·A zielen auf eine möglichst dichte Packung der Trenches ab. Dabei gibt es verschiedene Ansätze, trotz geringer Abmessungen der Mesagebiete zwischen den Trenches (typisch ca. 500 nm breit) die Sourcegebiete und Bodyanschlussgebiete auszugestalten.
  • Eine Möglichkeit ist, Sourcegebiete und Bodyanschlussgebiete als Querstreifen auszugestalten (Querstreifen verlaufen 90° zu der Trenchrichtung). Nachteilig hierbei ist, dass auf Grund der geforderten Avalanche-Festigkeit der Abstand zwischen den Bodystreifen maximal bei ca. 2 μm liegt und dadurch die maximal realisierbare Kanalweite begrenzt ist. Ein weiterer Nachteil sind die hohen Gatekapazitäten, da jeder Trench aktiv (d. h. auf Gatepotenzial gelegt) ist.
  • Eine weitere Möglichkeit ist, Sourcegebiete und Bodykontaktgebiete als Streifen auszuführen, wobei innerhalb eines Mesagebiets jeweils ein Sourcegebietstreifen und ein Bodykontaktgebietstreifen die parallel zur Längsausrichtung der Mesagebiete und nebeneinander verlaufen, ausgebildet sind. Erfindungsgemäß wird der Sourceanschluss im Wesentlichen auf der Mesaoberfläche, und der Bodykontaktanschluss (Bodykontaktgebiet) im Wesentlichen in der Trenchseitenwand der inaktiven Trenches (d. h. nicht auf Gatepotenzial liegenden Trenches, sondern auf Sourcepotenzial liegend) ausgebildet. Damit steht den beiden Anschlüssen mehr als die doppelte Fläche zur Verfügung, verglichen zu Ausführungsformen, bei denen beide Anschlüsse in die Mesaoberfläche eingebracht werden. Das vorgeschlagene Verfahren hat weiterhin den Vorteil, dass in die Trenches bis auf die Tiefe des Polyrecesses eine recht hohe Bodykontaktdosis mittels Trenchseitenwandimplantation eingebracht werden und somit sehr gute Avalanche-Festigkeit erreicht werden kann.
  • Ein wesentlicher Aspekt der Erfindung ist demnach, bei einem auf Gatekapazitäten und Ron·A optimierten Dense-Trench-Transistor den Sourceanschluss im Wesentlichen auf der Mesaoberfläche, und den Bodyanschluss im Wesentlichen in der Trenchseitenwand der inaktiven Trenches (d. h. der nicht auf Gatepotenzial liegenden Trenches, sondern beispielsweise auf Sourcepotenzial liegend) auszubilden.
  • Das erfindungsgemäße Verfahren beginnt mit Prozessschritt 114. Unter Einsatz einer Fototechnik wird der Bodykontakt so aufgebracht, dass diejenigen Trenches, die später auf Gatepo tenzial liegen, mit Lack abgedeckt sind. Die Lackkante wird auf Mesamitte justiert mit einer Genauigkeit von vorzugsweise ca. ±100 nm bei Lackmaßschwankungen von ebenfalls vorzugsweise ±100 nm. Damit ist bei einer ca. 500 nm breiten Mesa sichergestellt, dass sich die Lackkante auf der Mesaoberfläche befindet. In Prozessschritt 115 wird an den freiliegenden Trenches das TEOS (Tetraethylorthosilikat) auf dem Poly entfernt. Optional kann (Prozessschritt 116) ein weiterer Polyrecess und ein HF-Dip (kurze Flusssäuren-Ätzung) durchgeführt werden, um den Polyrecess/Oxidrecess in diesen Trenches noch tiefer zu legen um später mehr Seitenwandbodykontaktfläche zu bekommen.
  • In Prozessschritt 117 folgt eine Bodykontaktimplantation mit niedriger Energie (platzsparend, geringe Eindringtiefe) und relativ hoher Dosis (für möglichst niedrigen Bodykontaktwiderstand) im "45° tilt dual mode" (Implantation erfolgt durch Einstrahlung aus zwei Richtungen unter einem Winkel von ca. 45°), um in die Trenchseitenwand hinein zu implantieren, oder im "45° tilt quad mode" (Implantation erfolgt durch Einstrahlung aus vier Richtungen unter einem Winkel von ca. 45°) (bei Trenchstreifen in unterschiedliche Richtungen z. B. für Randabschluss).
  • In Prozessschritt 118 wird unter Einsatz von Fototechnik eine Sourcekontaktmaske erzeugt, die im Wesentlichen komplementär zur Bodykontaktmaske ist und deren Lackkante leicht aus der Mesamitte heraus versetzt sein kann auf die Seite zum dem Trench hin, der später auf Sourcepotenzial liegt.
  • Durch Prozessschritt 119 wird erreicht, dass die nachfolgende Sourceimplantation tendenziell in ein größeres Gebiet der Mesaoberfläche hineinreicht und dort die möglicherweise schon vorhandene Bodykontaktdotierung umdotiert.
  • In Prozessschritt 120 wird ein Implantationsausheilschritt mit möglichst kleinem Temperaturbudget durchgeführt, so dass die meist aus As/P bestehende Sourceimplantation kaum mehr ausdiffundiert, jedoch die in der Trenchseitenwand befindliche Bodykontaktimplantation sich noch etwas Richtung zur Mitte des Mesagebiets ausweitet, um einen guten Bodyanschluss zu realisieren (zu weit ausdiffundieren sollte die Bodykontaktimplantation allerdings nicht, sonst würde sie den gegenüberliegenden Kanalbereich und damit die Einsatzspannung beeinflussen).
  • Die restlichen Prozessschritte sind Standardprozessschritte und dem Fachmann geläufig.
  • Die Besonderheit an der Struktur ist nun, dass der ohnehin auf Sourcepotenzial gelegte Trench über seine Seitenwand gewinnbringend einen großflächigen Seitenwandbodykontakt ausbildet; Die Mesaoberfläche kann im Wesentlichen durch den Sourcekontakt genutzt werden.
  • Zur Verbesserung des Trenchseitenwandkontaktes kann optional eine zusätzliche Silizidierung vorgesehen werden, die beispielsweise nach dem Prozessschritt 120 auf die Oberfläche der Mesagebiete bzw. auf die Oberfläche der Trenchseitenwände aufgebracht werden kann.
  • Die Erfindung ist bevorzugt auf alle Trenchtransistoren mit einer oder mehrerer Elektroden pro Trench, insbesondere aus dem Dense-Trench-Regime mit Mesaweite kleiner als Trenchweite anwendbar.
  • Anstelle der Bodykontaktimplantation kann alternativ auch eine Belegung der Trenchinnenwände beispielsweise mit Dotierstoffen, beispielsweise Bor-dotiertem Oxid oder Polysilizium zum Einsatz kommen. Zur Erzeugung des Bodykontaktgebiets ist also nicht zwingend ein Implantationsprozess notwendig.
  • Die Maskierung der Sourceimplantation kann auch selbstjustiert erfolgen. Vorteilhaft dazu ist ein möglichst tief in das Mesagebiet hineinreichendes Bodykontaktgebiet, z. B. durch einen zusätzlichen Recess wie oben beschrieben. Folgende Schritte werden durchgeführt: Abscheiden einer planarisierenden Hilfsschicht, Rückätzen der Hilfsschicht bis in die Trenches, im Zellenfeld erfolgt eine ganzflächige Source-Implantation. Gegebenenfalls kann die Sourceimplantation im Randbereich zusätzlich maskiert werden, um beispielsweise die Avalanche-Festigkeit zu verbessern.
    • 1
    Halbleiterkörper
    2
    Substratschicht
    3
    Epitaxieschicht
    4
    Maske
    5
    Trench
    6, 7, 8
    Isolationsschicht
    9
    leitfähiges Material
    10
    Oberfläche des Mesagebiets
    11
    Mesagebiet
    12
    Schicht aus isolierendem Material
    13
    Isolationsschicht
    14
    Maske
    15
    oberer Bereich der Mesagebiete
    16
    Dotierstoff
    17
    Bodygebiet
    18
    Maske
    19
    Bodykontaktgebiet
    20
    Maske
    21
    Sourcegebiet
    22
    Schicht aus undotiertem Silikatgls
    23
    Schicht aus Phosphor-dotiertem
    Silikatglas
    24
    Randbereich
    25
    Metallisierungsschicht
    100 bis 124
    erster Prozessschritt bis
    vierundzwanzigster Prozessschritt

Claims (9)

  1. Trenchtransistor, mit einem Halbleiterkörper (1), in dem mehrere durch Mesagebiete (11) voneinander getrennte Zellenfeldtrenches (5) ausgebildet sind, wobei – in den Zellenfeldtrenches (5) Elektroden (9) eingebettet sind, – in den Mesagebieten (11) jeweils ein Sourcegebiet (21), ein Bodygebiet (17) sowie ein Bodykontaktgebiet (19) vorgesehen ist, und – die Elektroden (9) mehrerer Zellenfeldtrenches (5) auf Sourcepotenzial liegen, dadurch gekennzeichnet, dass zumindest einige Bodykontaktgebiete (19) in Form einer Schicht ausgebildet sind, die zumindest einen Teil des oberen Bereichs (15) der Innenwand eines Zellenfeldtrenches (5), dessen Elektrode auf Sourcepotenzial liegt, bildet, und deren horizontale Ausdehnung weniger als die Hälfte der horizontalen Ausdehnung eines Mesagebiets (11) beträgt.
  2. Trenchtransistor nach Anspruch 1, dadurch gekennzeichnet, dass zumindest einige Bodykontaktgebiete (19) an die Oberfläche des jeweiligen Mesagebiets (11) angrenzen.
  3. Trenchtransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die vertikale Ausdehnung der Sourcegebiete (21) geringer ist als die vertikale Ausdehnung der Bodykontaktgebiete (19).
  4. Trenchtransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Trenchtransistor ein Dense-Trench-Transistor ist.
  5. Trenchtransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Zellenfeldtrenches (5), in denen auf Sourcepotenzial liegende Elektroden (9) eingebettet sind, mit Zellenfeldtrenches (5) alternieren, in denen auf Gatepotenzial liegende Elektroden (9) eingebettet sind.
  6. Verfahren zum Herstellen der Sourcegebiete (21), Bodygebiete (17) sowie Bodykontaktgebiete (19) in den Mesagebieten (11) eines Trenchtransistors nach einem der Ansprüche 1 bis 5, ausgehend von einem Halbleiterkörper (1), in dem Zellenfeldtrenches (5), die gegenüber dem Halbleiterkörper (1) isolierte Elektroden (9) enthalten, ausgebildet sind, mit den folgenden Schritten: – Ausbilden der Bodygebiete (17) im oberen Bereich der Mesagebiete (11), derart, dass sich die Bodygebiete (17) über die gesamte Breite der Mesagebiete (11) erstrecken, – Erzeugen einer Zellenfeldtrench-Maskierung (18), die so beschaffen ist, dass zumindest die Zellenfeldtrenches (5), in denen auf Gatepotenzial liegende Elektroden (9) vorgesehen sind, maskiert werden, jedoch wenigstens ein Bereich jedes an diese Zellenfeldtrenches angrenzenden Bodygebiets (17) freiliegt, – Ausbilden der Bodykontaktgebiete (19) durch Beaufschlagen der freiliegenden Bereiche der Bodygebiete (17), insbesondere der die Innenwände der Zellenfeldtrenches bildenden Bereiche der Bodygebiete, mit Dotierstoffen unter Einsatz einer Schrägimplantation oder eines Innenwand-Belegungsprozesses, – Entfernen der Zellenfeldtrench-Maskierung (18), – Erzeugen einer Zellenfeldtrench-Maskierung (20), die so beschaffen ist, dass zumindest die Zellenfeldtrenches (5), in denen auf Sourcepotenzial liegende Elektroden (9) vorgesehen sind, maskiert werden, jedoch wenigstens ein Bereich jedes an diese Zellenfeldtrenches angrenzenden Bodygebiets (17) und/oder Bodykontaktgebiets (19) freiliegt, – Ausbilden der Sourcegebiete (21) durch Beaufschlagen der freiliegenden Bereiche der Bodygebiete (17) mit Dotierstoffen unter Verwendung einer Normalimplantation.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Zellenfeldtrench-Maskierung (20) zur Maskierung der Zellenfeldtrenches (5), in denen auf Sourcepotenzial liegende Elektroden (9) vorgesehen sind, im Wesentlichen komplementär zur Zellenfeldtrench-Maskierung (18) zur Maskierung der Zellenfeldtrenches (5), in denen auf Gatepotenzial liegende Elektroden (9) vorgesehen sind, ist.
  8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Zellenfeldtrench-Maskierung (20) zur Maskierung der Zellenfeldtrenches (5), in denen auf Sourcepotenzial liegende Elektroden (9) vorgesehen sind, weniger als die Hälfte der Breite der an diese Zellenfeldtrenches (5) angrenzenden Mesagebiete (11) bedeckt.
  9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Ausbildung der Sourcegebiete (21) unter Verwendung eines vertikalen Implantationsprozesses erfolgt.
DE102004057791.9A 2004-11-30 2004-11-30 Trenchtransistor sowie Verfahren zu dessen Herstellung Expired - Fee Related DE102004057791B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004057791.9A DE102004057791B4 (de) 2004-11-30 2004-11-30 Trenchtransistor sowie Verfahren zu dessen Herstellung
US11/288,519 US20060145247A1 (en) 2004-11-30 2005-11-29 Trench transistor and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004057791.9A DE102004057791B4 (de) 2004-11-30 2004-11-30 Trenchtransistor sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102004057791A1 true DE102004057791A1 (de) 2006-06-01
DE102004057791B4 DE102004057791B4 (de) 2018-12-13

Family

ID=36371435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057791.9A Expired - Fee Related DE102004057791B4 (de) 2004-11-30 2004-11-30 Trenchtransistor sowie Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US20060145247A1 (de)
DE (1) DE102004057791B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
DE102013105134B4 (de) 2012-05-22 2019-03-07 Infineon Technologies Austria Ag Transistorvorrichtung, transistorstruktur, verfahren zur herstellung einer transistorstruktur und mosfet
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8618601B2 (en) 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
WO2008149800A1 (ja) * 2007-05-30 2008-12-11 Rohm Co., Ltd. 半導体装置
US7718505B2 (en) * 2007-06-22 2010-05-18 Infineon Technologies Austria Ag Method of forming a semiconductor structure comprising insulating layers with different thicknesses
US7767526B1 (en) * 2009-01-29 2010-08-03 Alpha & Omega Semiconductor Incorporated High density trench MOSFET with single mask pre-defined gate and contact trenches
WO2011019378A1 (en) * 2009-08-14 2011-02-17 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet device and fabrication
TW201403782A (zh) * 2012-07-04 2014-01-16 Ind Tech Res Inst 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
US9123802B2 (en) * 2013-10-03 2015-09-01 Texas Instruments Incorporated Vertical trench MOSFET device in integrated power technologies
US10056461B2 (en) 2016-09-30 2018-08-21 Alpha And Omega Semiconductor Incorporated Composite masking self-aligned trench MOSFET

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706223A1 (de) * 1994-10-04 1996-04-10 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
WO2003034470A2 (en) * 2001-10-17 2003-04-24 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US20040021173A1 (en) * 2002-07-30 2004-02-05 Fairchild Semiconductor Corporation Dual trench power mosfet

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50015742D1 (de) * 1999-06-25 2009-10-29 Infineon Technologies Ag Trench-mos-transistor
JP2001284584A (ja) 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
DE10262418B3 (de) * 2002-02-21 2015-10-08 Infineon Technologies Ag MOS-Transistoreinrichtung
JP3652322B2 (ja) * 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
JP2004241413A (ja) * 2003-02-03 2004-08-26 Toshiba Corp 半導体装置
DE10317381B4 (de) 2003-04-15 2005-04-14 Infineon Technologies Ag Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706223A1 (de) * 1994-10-04 1996-04-10 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
WO2003034470A2 (en) * 2001-10-17 2003-04-24 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US20040021173A1 (en) * 2002-07-30 2004-02-05 Fairchild Semiconductor Corporation Dual trench power mosfet

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013105134B4 (de) 2012-05-22 2019-03-07 Infineon Technologies Austria Ag Transistorvorrichtung, transistorstruktur, verfahren zur herstellung einer transistorstruktur und mosfet
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US10636883B2 (en) 2013-04-04 2020-04-28 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US10629676B2 (en) 2013-08-09 2020-04-21 Infineon Technologies Ag Semiconductor device with cell trench structures and recessed contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9653568B2 (en) 2013-09-13 2017-05-16 Infineon Technologies Ag Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9711641B2 (en) 2013-11-27 2017-07-18 Infineon Technologies Ag Semiconductor device with cell trench structures and a contact structure
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure

Also Published As

Publication number Publication date
US20060145247A1 (en) 2006-07-06
DE102004057791B4 (de) 2018-12-13

Similar Documents

Publication Publication Date Title
DE102004057791B4 (de) Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102004036330B4 (de) Halbleiterbauelement
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE112006002077T5 (de) Struktur und Verfahren zum Bilden eines Inter-Poly-Dielektrikums in einem Feldeffekttransistor mit abgeschirmtem Gate
DE3931711C2 (de) Dynamische Random-Access-Speicherzelle und Verfahren zur Herstellung
DE202004021554U1 (de) Anordnung zum Ausbilden eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE102005047058A1 (de) Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102009002813A1 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10258194B4 (de) Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE102004057235B4 (de) Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
DE102005047056B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE10208249A1 (de) Halbleiterspeicher mit vertikalem Auswahltransistor
DE102004009521A1 (de) Hochvolt-PMOS-Transistor
DE112007003230T5 (de) Hybrid-RESURF-Transistor mit PN-Übergang und MOS-Kondensator
DE112009003199T5 (de) Lateraler MOSFET mit einer Substrat-Drainverbindung
DE102005039666B3 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit selektiven Dotierstoffbereichen
DE102004063991B4 (de) Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
DE10361715A1 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee