DE10317381B4 - Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung - Google Patents

Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10317381B4
DE10317381B4 DE10317381A DE10317381A DE10317381B4 DE 10317381 B4 DE10317381 B4 DE 10317381B4 DE 10317381 A DE10317381 A DE 10317381A DE 10317381 A DE10317381 A DE 10317381A DE 10317381 B4 DE10317381 B4 DE 10317381B4
Authority
DE
Germany
Prior art keywords
conductivity type
body zone
shielding
power transistor
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10317381A
Other languages
English (en)
Other versions
DE10317381A1 (de
Inventor
Walter Dr.rer.nat. Rieger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10317381A priority Critical patent/DE10317381B4/de
Publication of DE10317381A1 publication Critical patent/DE10317381A1/de
Application granted granted Critical
Publication of DE10317381B4 publication Critical patent/DE10317381B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Vertikaler Leistungstransistor (1) mit einer auf einer Oberfläche eines Halbleiterbereichs (6) mit einer Dotierung eines ersten Leitungstyps aufgebrachten Bodyzone (3) mit einer Dotierung eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps, einer auf einer Oberfläche der Bodyzone (3) aufgebrachten Sourcezone (2) vom ersten Leitungstyp, mindestens einem durch die Sourcezone (2) und die Bodyzone (3) eingebrachten und bis in den Halbleiterbereich (6) hineinragenden und eine Gateelektrode (5) enthaltenden Gategraben (15), sowie einer unterhalb des Halbleiterbereichs (6) angeordneten Drain-Schicht (4), dadurch gekennzeichnet, dass im Halbleiterbereich (6) eine unterhalb der Bodyzone (3) angeordnete und von der Bodyzone (3) abgedeckte Abschirmelektrode (8) vorgesehen ist.

Description

  • Die Erfindung betrifft einen vertikalen Leistungstransistor mit einer auf einer Oberfläche eines Halbleiterbereichs mit einer Dotierung eines ersten Leitungstyps aufgebrachten Bodyzone mit einer Dotierung eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps, einer auf einer Oberfläche der Bodyzone aufgebrachten Sourcezone vom ersten Leitungstyp, mindestens einem durch die Sourcezone und die Bodyzone eingebrachten und bis in den Halbleiterbereich hineinragenden und eine Gateelektrode enthaltenden Gategraben, sowie einer unterhalb des Halbleiterbereichs angeordneten Drain-Schicht.
  • Ein wesentliches Ziel bei der Entwicklung von Leistungstransistoren ist es, für diese einen niedrigen Einschaltwiderstand Ron auf einer möglichst kleinen Chipfläche A bei gleichzeitig hoher Drain-Source-Durchbruchsspannung, also großer Spannungsfestigkeit, zu erzielen. Ein Leistungstransistor, der sich durch sehr kleine Werte eines spezifischen Einschaltwiderstandes, der definiert ist als das Produkt aus dem Einschaltwiderstand Ron und der Chipfläche A, auszeichnet, ist ein DMOS-Transistor (DMOS = double diffused MOS). Bei DMOS-Leistungstransistoren besteht ein Drainbereich aus einer hoch dotierten Drain-Schicht eines Leitungstyps auf der ein schwächer dotierter Halbleiterbereich angeordnet ist. Dieser Halbleiterbereich stellt eine Driftzone für Ladungsträger dar, deren Driftgeschwindigkeit zwischen Bodyzone und Drainschicht eine vertikale Richtung aufweist, also senkrecht zu einer Oberfläche eines Siliziumhalbleiterkörpers des Leistungstransistors verläuft. Eine Länge der Driftzone, die über eine Dicke einer auf einem Silizium-Halbleitersubstrat aufge wachsenen epitaktischen Schicht, die den Halbleiterbereich bildet, eingestellt wird, sowie eine Dotierungskonzentration in der Driftzone legen den spezifischen Einschaltwiderstand, sowie die Drain-Source-Durchbruchsspannung, also die Spannungsfestigkeit des DMOS-Transistors fest.
  • Ein weiteres wichtiges Ziel bei der Herstellung von Leistungstransistoren ist die Minimierung von Schaltverlusten. Für die Reduzierung der Schaltverluste werden üblicherweise die geometrischen Abmessungen des Leistungstransistors so optimiert, dass eine bei einem Schaltvorgang wirksame und den Schaltvorgang maßgeblich verzögernde Gate-Drain-Kapazität minimiert wird. Eine neue, beschriebene Möglichkeit die Gate-Drain-Kapazität zu minimieren, ist die Einführung einer Abschirmelektrode, die ein Drainpotential abschirmt, vorzugsweise auf Sourcepotential liegt und von einer Isolationsschicht umgeben ist.
  • In der 1 ist ein Querschnitt durch einen DMOS-Leistungstransistor 1 mit Abschirmelektroden, wie er in der EP 1 162 665 A2 beschrieben ist, schematisch dargestellt. Über einer n-dotierten Drain-Schicht 4 befindet sich ein schwächer n-dotierter Halbleiterbereich 6 auf dem eine p-dotierte Bodyzone 3 aufgebracht ist. Auf der Bodyzone 3 sind Sourcezonen 2 ausgebildet. Gateelektrode 5 und Abschirmelektrode 8 sind in einem Graben, der bis in den Halbleiterbereich 6 hineinragt angeordnet. Der Graben ist von einer ersten Isolationsschicht 13 ausgekleidet. Die erste Isolationsschicht 13 isoliert die Abschirmelektrode 8 von der Gateelektrode 5. Auf der Gateelektrode 8 ist eine zweite Isolationsschicht 16 vorgesehen. Ein Source-Kontakt S und ein Drain-Kontakt D sind durch Metallschichten 19 hergestellt, die sowohl auf der Drainschicht 4, als auch auf den Sourcezonen 2 aufgebracht sind. Ein Gatekontakt G ist durch eine gesonderte Elektrode ausgeführt.
  • Eine weitere Variante zur Anordnung einer Abschirmelektrode ist ebenfalls beschrieben.
  • Diese Variante ist in der 2 schematisch dargestellt. Über einem Halbleiterbereich 6 befindet sich eine Bodyzone 3 und auf der Bodyzone eine Sourcezone 2. Eine Gateelektrode 5 ist in einem bis in den Halbleitebereich 6 hineinragenden und mit einer ersten Isolationsschicht 13 ausgekleideten Graben untergebracht. Eine Abschirmelektrode 8 befindet sich in einem gesonderten tiefen Graben zwischen zwei Gateelektroden 5 und ist von einer Isolationsschicht 13 umgeben. Über der Abschirmelektrode 8 befindet sich ein durch einen Pfropf aus Polysilizium hergestellter Kontakt 10 zu Body- und Sourcezone 3,2 der im Graben von einer Titansilizidschicht 23 umgeben ist. Der Pfropf aus Polysilizium wird durch eine Metallschicht 19 kontaktiert. Die Gateelektroden 5 werden durch eine zweite Isolationsschicht 16 von der Metallschicht 19 isoliert.
  • In der US 521 62 75 wird ein vertikaler Leistungstransistor beschrieben bei dem die gewünschte Feldabschirmung und daher die gewünschten reduzierten Schaltverluste durch eine epitaktisch auf den Halbleiterbereich aufgebrachte Composit-Buffer-(CB)- Schicht realisiert wird. Es wird eine bis zur CB- Schicht reichende Gateelektrode in einem Gategraben verwendet. Unterhalb der Bodyzone sind die Abschirmschichten angeordnet.
  • In der DE 198 54 915 C2 ist der Aufbau eines vertikalen MOS-Feldeffekttransistors mit in den Halbleiterbereich implantierter Bodyzone und planar aufgebrachter Gateelektrode beschrieben, bei welchem als Hilfselektroden bezeichnete abgedeckte Abschirmelektroden unterhalb der Bodyzone angeordnet sind.
  • Das Verfahren zur Herstellung des in der 1 beschriebenen Leistungstransistors, bei dem die Abschirmelektrode und die Gateelektrode im selben Graben untergebracht sind, ist mit prozess-technischen Schwierigkeiten verbunden.
  • Das Verfahren zur Herstellung des in der 2 beschriebenen Leistungstransistors ist wegen der speziellen Kontaktierung der Body- und der Sourcezone prozess-technisch sehr aufwändig.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen Leistungstransistor mit reduzierten Schaltverlusten und ein einfaches Verfahren zu dessen Herstellung zur Verfügung zu stellen.
  • Diese Aufgabe wird mit einem Leistungstransistor der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale gelöst. Ein die Aufgabe lösendes Verfahren ist im Patentanspruch 6 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Ein die Aufgabe erfüllender vertikaler Leistungstransistor, bei dem auf einer Oberfläche eines Halbleiterbereichs mit einer Dotierung eines ersten Leitungstyps eine Bodyzone mit einer Dotierung eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufgebracht ist. Auf einer Oberfläche der Bodyzone ist eine Sourcezone des ersten Leitungstyps angeordnet. In die Sourcezone und die Bodyzone ist ein bis in den Halbleiterbereich hineinragender Gategraben eingebracht, in dem eine Gateelektrode angeordnet ist. Unterhalb des Halbleiterbereichs ist eine Drainschicht vorgesehen.
  • Erfindungsgemäß ist im Halbleiterbereich eine Abschirmelektrode unterhalb der Bodyzone angeordnet und von der Bodyzone abgedeckt.
  • Die erfindungsgemäße Anordnung der Abschirmelektrode unterhalb der Bodyzone hat den Vorteil, dass das über der Abschirmelektrode liegende Gebiet in einfacher Weise als Body- und als Source-Kontakt verwendet werden kann. Dadurch wird für eine Kontaktierung ein geringerer technischer Aufwand als für die in der 2 beschriebene Kontaktierung benötigt. Ein weiterer Vorteil besteht darin, dass der Leistungstransistor in seinen Abmessungen in einfacher Weise weiter reduziert werden kann. Die vergrabene Abschirmelektrode schirmt ein Drainpotential ab, wodurch Ladungsträger in lateraler Richtung ausgeräumt werden. Dadurch kann die Dotierung des Halbleiterbereichs bei gleichbleibender Durchbruchsspannung angehoben werden. Durch eine Anhebung der Dotierung geht eine Reduzierung des spezifischen Widerstandes einher. Bei gleichem Einschaltwiderstand Ron des Chips können somit die Fläche reduziert und die Kapazitäten verringert werden. Durch die Abschirmung des Drainpotentials verringern sich zusätzlich eine Gate-Drain-Kapazität und damit Verluste während eines Übergangs von einem leitenden in einen sperrenden bzw. vom sperrenden in den leitenden Zustand des Leistungstransistors. Gleichzeitig ist eine bessere Spannungsfestigkeit als bei dem in der 1 in der Einleitung beschriebenen Leistungstransistor zu erwarten, da die beim Spannungsdurchbruch entstandenen Löcher effektiv aus der Bodyzone abgeleitet werden.
  • Bei dem Leistungstransistor ist die Bodyzone in einer Weiterbildung der Erfindung als eine epitaktische Schicht ausgebildet.
  • Der Vorteil die Bodyzone durch einen Epitaxieschritt aufzubringen besteht darin, dass ein optimales Bodyprofil und eine definierte Leitungskanallänge eingestellt werden können.
  • In der Leistungstransistoranordnung ist in einer anderen Weiterbildung der Erfindung ein Kontaktloch für die elektrische Kontaktierung der Bodyzone oberhalb der Abschirmelektrode angeordnet. Das Kontaktloch erstreckt sich von einer Substratoberfläche aus bis in die Bodyzone.
  • Durch diese Anordnung des Kontaktloches liegen der Body- und der Sourceanschluss in vorteilhafter Weise platzsparend über der vergrabenen Abschirmelektrode und können mit konventionellen Technologien ausgeführt werden.
  • Vorteilhafterweise ist am Boden des Kontaktloches in der Bodyzone ein hoch dotierter Bereich vom zweiten Leitungstyp vorgesehen.
  • Durch den hochdotierten Bereich wird eine verbesserte Kontaktierung der Bodyzone erreicht.
  • Der erste Leitungstyp ist in bevorzugter Weise ein n-Leitungstyp.
  • Der erfindungsgemäße Leistungstransistor, der in bevorzugter Weise als ein n-Kanal Leistungstransistor ausgeführt ist, bleibt jedoch nicht auf diesen Typ beschränkt. Der Leistungstransistor ist auch als ein p-Kanal- oder als ein IGBT (Isolated Gate Bipolar Transistor)- Leistungstransistor ausführbar.
  • In bevorzugter Weise ist die Abschirmelektrode in einem Abschirmgraben angeordnet.
  • Im Halbleiterbereich ist ein Abschirmgraben vorgesehen, in dem eine Isolationsschicht und die Abschirmelektrode eingebracht sind.
  • Bei dem Verfahren zur Herstellung eines vertikalen Leistungstransistors mit einer geringen Gate-Drain-Kapazität und hoher Durchbruchsspannung wird in einem auf einer Drainschicht angeordneten Halbleiterbereich eines ersten Leitungstyps ein Abschirmgraben eingebracht. Der Abschirmgraben wird mit einer ersten Isolationsschicht ausgekleidet und mit einem Elektrodenmaterial für eine Abschirmelektrode aufgefüllt. Erfindungsgemäß wird nach dem Auffüllen des Abschirmgrabens mit dem Elektrodenmaterial auf einer abschnittsweise durch das Elektrodenmaterial und den Halbleiterbereich gebildeten Pro zessfläche, eine eine Bodyzone bildende obere epitaktische Schicht von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp aufgebracht. Oberhalb der Bodyzone werden Sourcezonen des ersten Leitungstyps vorgesehen. In einem sich bis in den Halbleiterbereich erstreckenden Gategraben werden Gateelektroden vorgesehen.
  • Bei diesem Verfahren lässt sich die Ausbildung der Abschirmelektroden in vorteilhafter Weise in den bestehenden Prozessablauf integrieren. Ein zusätzlicher Vorteil ergibt sich aus einer Selbstjustierung einer Lage der Abschirmelektrode bezüglich eines pn-Überganges.
  • Ein weiterer Vorteil besteht darin, dass die Bodyzone nach dem Einbringen der Abschirmgräben durch einen Epitaxieschritt aufgebracht wird und dadurch eine Dicke der Bodyzone und damit eine Kanallänge eingestellt werden können. Zusätzlich werden dabei die Abschirmgräben in einfacher Weise durch die Bodyzone abgedeckt.
  • In einer Weiterbildung des erfindungsgemäßen Verfahrens werden im Halbleiterbereich unterhalb der Prozessfläche an äußere Seitenwände des Abschirmgrabens angrenzende Abschnitte des zweiten Leitungstyps vorgesehen.
  • Der Halbleiterbereich wird als epitaktische Schicht vorgesehen.
  • Durch das Aufbringen des Halbleiterbereichs als epitaktische Schicht läßt sich ein, gegenüber Implantation eines Halbleitersubstrats mit einem Dotierstoff und anschließender Ausdiffusion, deutlich verbessertes Dotierprofil herstellen.
  • Zur Herstellung eines elektrischen Kontaktes zur Bodyzone wird auf eine die Bodyzone abdeckende und den Gategraben auskleidende zweite Isolationsschicht eine dritte Isolationsschicht aufgebracht. Über der Abschirmelektrode durch die zweite, die dritte Isolationsschicht und die Sourcezone wird ein in der Bodyzone endendes Kontaktloch eingebracht. Danach wird unterhalb des Kontaktloches erfindungsgemäß ein hoch dotierter Bereich vom zweiten Leitungstyp durch Implantation vorgesehen. Die zweite und die dritte Isolationsschicht werden bis auf einen Bereich oberhalb der Gateelektrode zurückgeätzt. Anschließend wird eine das Kontaktloch ausfüllende und die dritte Isolationsschicht abdeckende Metallschicht auf die Sourcezonen aufgebracht.
  • Vorteilhaft an dieser Vorgehensweise ist die vergleichsweise einfache und platzsparende Kontaktierung der Bodyzone, die oberhalb der Abschirmelektrode erfolgt. Der hochdotierte Bereich am Boden des Kontaktloches vermittelt einen verbesserten Kontakt zur Metallschicht, die durch das Kontaktloch sowohl die Bodyzone, als auch die Sourcezone kontaktiert.
  • Als Elektrodenmaterial für die Abschirmelektrode wird beispielsweise dotiertes Polysilizium vorgesehen, wobei das Polysilizium dieselbe Dotierung wie die Bodyzone aufweist.
  • In vorteilhafter Weise wird eine Länge eines zwischen Sourcezone und Halbleiterbereich ausgebildeten Leitungskanals durch eine Dicke der die Bodyzone bildenden oberen epitaktischen Schicht eingestellt.
  • Vorteilhaft an dieser Vorgehensweise ist, dass in einfacher Weise durch einen zweiten Epitaxieschritt ein optimales Profil der Bodyzone und eine genau definierte Leitungskanallänge eingestellt werden können.
  • Nachfolgend wird die Erfindung anhand der Figuren näher erläutert. Es zeigen:
  • 1 Einen schematischen Querschnitt durch eine erste Variante einer dem Stand der Technik entsprechenden Leistungstransistoranordnung,
  • 2 einen schematischen Querschnitt durch eine zweite Variante einer dem Stand der Technik entsprechenden Leistungstransistoranordnung,
  • 3A3J schematische Querschnitte einer erfindungsgemäßen Leistungstransistoranordnung nach einem ersten Ausführungsbeispiel in unterschiedlichen Stadien der Prozessierung.
  • Die 1 und 2 sind eingangs beschrieben worden.
  • Zur Herstellung einer erfindungsgemäßen Leistungstransistoranordnung mit einer geringen Gate-Drain-Kapazität und einer hohen Durchbruchsspannung werden in einen auf einer Drainschicht 4 angeordneten Halbleiterbereich 6 eines ersten Leitungstyps Abschirmgräben 12 eingebracht.
  • In der 3A sind zwei in den Halbleiterbereich 6 eingebrachte Abschirmgräben 12 dargestellt. Der Halbleiterbereich 6 wird in diesem Ausführungsbeispiel aus einer n-dotierten unteren epitaktischen Schicht 20, die auf einer n-dotierten Drainschicht 4 angeordnet ist, gebildet.
  • Der Abschirmgraben 12 wird mit einer ersten Isolationsschicht 13, die beispielsweise durch eine Oxidation entstanden ist, ausgekleidet und mit einem Elektrodenmaterial 21 für eine Abschirmelektrode 8 aufgefüllt. In diesem Beispiel ist das E lektrodenmaterial 21 dotiertes Polysilizium, wobei das Polysilizium die gleiche Dotierung aufweist wie eine in einem folgenden Prozessschritt aufgebrachte Bodyzone 3.
  • Der 3B sind die erste Isolationsschicht 13 und das durch einen Abscheideprozess abgelagerte Elektrodenmaterial 21 zu entnehmen.
  • Überschüssiges Material wird durch einen Planarisierungsschritt entfernt. Dieser kann beispielsweise ein CMP (Chemical-Mechanical-Polishing)-Schritt sein.
  • Dargestellt ist in der 3C das Elektrodenmaterial 21 für die Abschirmelektrode 8 und die erste Isolationsschicht 13, die nach dem Planarisierungsschritt nur noch die Abschirmgräben 12 auskleiden.
  • Anschließend werden im Halbleiterbereich 6 an eine Prozessfläche 22, die abschnittsweise durch das Elektrodenmaterial 21 und den Halbleiterbereich 6 gebildet wird, und äußere Seitenwände des Abschirmgrabens 12 angrenzenden Abschnitte 14 des zweiten Leitungstyps eingebracht. Die in diesem Ausführungsbeispiel p-dotierten Abschnitte 14 werden durch Implantation eingebracht.
  • Die Abschnitte 14 und die Prozessfläche 22 sind in der 3D dargestellt.
  • Nach dem Einbringen der dotierten Abschnitte 14 wird auf der Prozessfläche 22 eine eine Bodyzone 3 bildende obere epitaktische Schicht 9 von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp aufgebracht. Da die Bodyzone 3 nach dem Einbringen der Abschirmgräben 12 durch einen Epitaxieschritt aufgebracht wird, können eine Dicke der Bodyzone 3 und damit eine Kanallänge eingestellt werden. Außerdem werden die Abschirmgräben 12 in einfacher Weise durch die Bodyzone 3 abgedeckt.
  • In diesem Beispiel ist der erste Leitungstyp der n-Leitungstyp. Die Bodyzone 3 weist also den p-Leitungstyp auf.
  • Der 3E ist die Bodyzone 3, die aus der oberen epitaktischen Schicht 9 gebildet wird entnehmbar.
  • In die Bodyzone 3 wird zwischen die beiden Abschirmgräben 12 ein Gategraben 15 eingebracht, der bis in den Halbleiterbereich 6 hineinragt. Auf der Bodyzone 3 wird eine zweite beispielsweise aus einer Oxidation hervorgegangene Isolationsschicht 16, die den Gategraben 15 auskleidet, vorgesehen.
  • Der Gategraben 15 mit der Isolationsschicht 16 ist in der 3F dargestellt.
  • Anschließend wird in den Gategraben 15 eine Gateelektrode 5, durch Abscheidung eines Polysiliziums und anschließendem Zurückätzen von überflüssigem Material eingebracht. Unterhalb der zweiten Isolationsschicht 16 und auf der Gateelektrode 5 wird eine Sourcezone 2, beispielsweise durch Implantation vorgesehen.
  • Die 3G zeigt die Gateelektrode 5 und die unterhalb der zweiten Isolationsschicht 16 angeordnete Sourcezone 2.
  • Auf die zweite Isolationsschicht 16 und auf die Gateelektrode 5 wird eine dritte Isolationsschicht 17 aufgebracht. Oberhalb der Abschirmelektroden 8 werden in die dritte Isolationsschicht 17 und in die Sourcezone 2, bis in die Bodyzone 3 reichende Kontaktlöcher 18 eingebracht. Am Boden des Kontakt loches erfolgt eine Dotierung mit einem Dotierstoff für eine p-Dotierung. Dadurch entsteht ein hoch dotierter Bereich 11, der sich bei einer Kontaktierung positiv auswirkt.
  • Der 3H sind die dritte Isolationsschicht 17 und die Kontaktlöcher 18, an deren Boden sich der hoch dotierte Bereich 11 befindet, entnehmbar.
  • Anschließend wird die Isolationsschicht 17 bis auf einen Bereich oberhalb der Gateelektrode 5 beispielsweise mittels eines nasschemischen Ätzprozesses entfernt.
  • Der Rest der Isolationsschicht 17 über der Gateelektrode 5 ist in der 3I dargestellt.
  • Dann wird eine Metallschicht 19 aufgebracht. Durch diese Metallschicht 19 erfolgt die Kontaktierung von Bodyzone und Sourcezone in einer platzsparenden und prozess-technischen einfachen Art und Weise.
  • Die Leistungstransistoranordnung 1 mit der Metallschicht 19 ist der 3J entnehmbar.
  • 1
    Transistoranordnung
    2
    Sourcezone
    3
    Bodyzone
    4
    Drain-Schicht
    5
    Gateelektrode
    6
    Halbleiterbereich
    7
    Oberflächenbereich
    8
    Abschirmelektrode
    9
    epitaktische Schicht
    10
    Kontakt
    11
    hoch dotierter Bereich
    12
    Abschirmgraben
    13
    erste Isolationsschicht
    14
    Abschnitte
    15
    Gategraben
    16
    zweite Isolationsschicht
    17
    dritte Isolationsschicht
    18
    Kontaktloch
    19
    Metallschicht
    21
    Elektrodenmaterial
    22
    Prozessfläche
    23
    Titan-Silizidschicht
    S
    Source-Kontakt
    G
    Gate-Kontakt
    D
    Drain-Kontakt

Claims (12)

  1. Vertikaler Leistungstransistor (1) mit einer auf einer Oberfläche eines Halbleiterbereichs (6) mit einer Dotierung eines ersten Leitungstyps aufgebrachten Bodyzone (3) mit einer Dotierung eines zum ersten Leitungstyp entgegengesetzten zweiten Leitungstyps, einer auf einer Oberfläche der Bodyzone (3) aufgebrachten Sourcezone (2) vom ersten Leitungstyp, mindestens einem durch die Sourcezone (2) und die Bodyzone (3) eingebrachten und bis in den Halbleiterbereich (6) hineinragenden und eine Gateelektrode (5) enthaltenden Gategraben (15), sowie einer unterhalb des Halbleiterbereichs (6) angeordneten Drain-Schicht (4), dadurch gekennzeichnet, dass im Halbleiterbereich (6) eine unterhalb der Bodyzone (3) angeordnete und von der Bodyzone (3) abgedeckte Abschirmelektrode (8) vorgesehen ist.
  2. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Bodyzone (3) als epitaktische Schicht (9) ausgebildet ist.
  3. Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Kontaktloch (18) für die elektrische Kontaktierung der Bodyzone (3) über der Abschirmelektrode (8) angeordnet ist und das Kontaktloch (18) sich von einer Substratoberfläche aus bis in die Bodyzone (3) erstreckt.
  4. Leistungstransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass am Boden des Kontaktloches (18) in der Bodyzone (3) ein hoch dotierter Bereich (11) vom zweiten Leitungstyp vorgesehen ist.
  5. Leistungstransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der erste Leitungstyp ein n-Leitungstyp ist.
  6. Leistungstransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Abschirmelektrode in einem Abschirmgraben (12) angeordnet ist.
  7. Verfahren zur Herstellung eines vertikalen Leistungstransistors (1) mit einer geringen Gate-Drain-Kapazität und hoher Durchbruchsspannung bei dem, – in einen auf einer Drain-Schicht (4) angeordneten Halbleiterbereich (6) mit einer Dotierung eines ersten Leitungstyps mindestens ein Abschirmgraben (12) eingebracht wird, – der Abschirmgraben (12) mit einer ersten Isolationsschicht (13) ausgekleidet wird, – der Abschirmgraben (12) mit einem Elektrodenmaterial (21) für eine Abschirmelektrode (8) aufgefüllt wird, – oberhalb des Halbleiterbereichs (6) eine Bodyzone (3) mit einer Dotierung des zweiten Leitungstyps und über der Bodyzone Sourcezonen (2) mit einer Dotierung des ersten Leitungstyps vorgesehen werden und – in mindestens einem sich bis in den Halbleiterbereich (6) erstreckenden Gategraben (15), Gateelektroden (5) vorgesehen werden, dadurch gekennzeichnet, dass nach dem Auffüllen des Abschirmgrabens (12) mit dem Elektrodenmaterial (21) auf einer abschnittsweise durch das Elektrodenmaterial (21) und den Halbleiterbereich (6) gebildeten Prozessfläche (25), die Bodyzone (3) als eine epitaktische Schicht (9) mit einer Dotierung von einem dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyp aufgebracht wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass im Halbleiterbereich (6) unterhalb der Prozessfläche (25) an äußere Seitenwände des Abschirmgrabens (12) angrenzende Abschnitte (12) des zweiten Leitungstyps vorgesehen werden.
  9. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass der Halbleiterbereich (6) als epitaktische Schicht vorgesehen wird.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass zur Herstellung eines elektrischen Kontaktes zur Bodyzone (9) – eine die Bodyzone (3) abdeckende und den Gategraben (15) auskleidende zweite Isolationsschicht (16) aufgebracht wird, – auf die zweite Isolationsschicht (16) eine dritte Isolationsschicht (17) aufgebracht wird, – in einem Bereich über der Abschirmelektrode (8) durch die zweite, die dritte Isolationsschicht (16,17) und die Sourcezone (2), mindestens ein bis in die Bodyzone (3) reichendes Kontaktloch (18) eingebracht wird, – unterhalb des Kontaktloches (18) ein hoch dotierter Bereich (11) vom zweiten Leitungstyp durch Implantation vorgesehen wird, – die zweite und die dritte Isolationsschicht (16,17) bis auf einen Bereich oberhalb der Gateelektrode (8) zurückgeätzt werden und – eine das Kontaktloch (18) ausfüllende und die dritte Isolationsschicht (17) abdeckende Metallschicht (19) auf die Sourcezonen (2) aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass als Elektrodenmaterial für die Abschirmelektrode (8) ein dotiertes Poly-Silizium vorgesehen wird, wobei das Poly-Silizium dieselbe Dotierung wie die Bodyzone (3) aufweist.
  12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass eine Länge eines zwischen der Sourcezone (2) und dem Halbleiterbereich (6) ausgebildeten Leitungskanals durch eine Dicke der die Bodyzone (3) bildenden oberen epitaktischen Schicht (9) eingestellt wird.
DE10317381A 2003-04-15 2003-04-15 Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung Expired - Fee Related DE10317381B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10317381A DE10317381B4 (de) 2003-04-15 2003-04-15 Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10317381A DE10317381B4 (de) 2003-04-15 2003-04-15 Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10317381A1 DE10317381A1 (de) 2004-11-18
DE10317381B4 true DE10317381B4 (de) 2005-04-14

Family

ID=33304835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10317381A Expired - Fee Related DE10317381B4 (de) 2003-04-15 2003-04-15 Vertikaler Leistungstransistor mit niedriger Gate-Drain-Kapazität und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10317381B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004057791B4 (de) 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
US7276747B2 (en) * 2005-04-25 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor device having screening electrode and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
EP1162665A2 (de) * 2000-06-08 2001-12-12 Siliconix Incorporated MIS-Anordnung mit Graben-Gateelektrode und Verfahren zu deren Herstellung
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
EP1162665A2 (de) * 2000-06-08 2001-12-12 Siliconix Incorporated MIS-Anordnung mit Graben-Gateelektrode und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE10317381A1 (de) 2004-11-18

Similar Documents

Publication Publication Date Title
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE19913375B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE10255116A1 (de) LDMOS-Transistor
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE10312911A1 (de) Halbleiterbauelement mit platzsparendem Randabschluss
DE10310552B4 (de) Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
DE19906384A1 (de) IGBT mit PN-Isolation

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee