DE102004054819B3 - Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals - Google Patents

Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals Download PDF

Info

Publication number
DE102004054819B3
DE102004054819B3 DE102004054819A DE102004054819A DE102004054819B3 DE 102004054819 B3 DE102004054819 B3 DE 102004054819B3 DE 102004054819 A DE102004054819 A DE 102004054819A DE 102004054819 A DE102004054819 A DE 102004054819A DE 102004054819 B3 DE102004054819 B3 DE 102004054819B3
Authority
DE
Germany
Prior art keywords
signal
reference signal
receiving device
circuit arrangement
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004054819A
Other languages
English (en)
Inventor
Rainer Bartenschlager
Martin Brox
Thomas Hein
Ullrich Menczigar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004054819A priority Critical patent/DE102004054819B3/de
Priority to US11/664,011 priority patent/US20080061862A1/en
Priority to CNA200580038716XA priority patent/CN101057393A/zh
Priority to PCT/EP2005/011248 priority patent/WO2006050797A1/de
Application granted granted Critical
Publication of DE102004054819B3 publication Critical patent/DE102004054819B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Die Erfindung schafft eine elektronische Schaltungsanordnung zum Empfangen eines elektrischen Empfangssignals (101) mit einer ersten Empfangseinrichtung (100), einer zweiten Empfangseinrichtung (200) und einer Komparatoreinheit (301) zum Vergleichen einer von der zweiten Empfangseinrichtung (200) ausgegebenen zweiten Signaldifferenz (207) mit einem Zielwertsignal (303) und zum Ausgeben eines Steuersignals (305) in Abhängigkeit von dem Vergleich, wobei das Steuersignal (305) sowohl die erste Empfangseinrichtung (100) als auch die zweite Empfangseinrichtung (200) derart in einen jeweiligen Arbeitspunkt steuert, dass die verstärkte zweite Signaldifferenz (207) auf einem Pegel des Zielwertsignals (303) gehalten wird und eine aus der ersten Empfangseinrichtung (100) ausgegebene erste Signaldifferenz (107) ein Maß für das Empfangssignal (101) in Bezug auf ein vorgegebenes Referenzsignal (103) mit hoher Genauigkeit liefert.

Description

  • Die vorliegende Erfindung betrifft allgemein Schaltungsanordnungen zum Empfang von elektrischen Signalen, insbesondere von Spannungssignalen, und zur Ausgabe von digitalen Signalwerten, die von den elektrischen Empfangssignalen abhängig sind, und betrifft spezifisch eine Empfängereinrichtung mit aktiver Regelung.
  • Die Erfindung ist insbesondere auf eine elektronische Schaltungsanordnung zum Empfangen eines elektrischen Empfangssignals gerichtet, welche eine erste Empfangseinrichtung mit einer Empfangssignal-Eingabeeinheit zur Eingabe des zu verarbeitenden elektrischen Empfangssignals, einer Referenz-Signaleingabeeinheit zur Eingabe eines Referenzsignals, einer ersten Referenzverstärkereinheit zur Verstärkung einer ersten Signaldifferenz zwischen dem Empfangssignal und dem Referenzsignal und einer ersten Ausgabeeinheit zur Ausgabe der von der ersten Signalverstärkereinheit verstärkten ersten Signaldifferenz zwischen dem Empfangssignal und dem Referenzsignal aufweist.
  • Bei einem Empfangen elektrischer Empfangssignale tritt das Problem auf, dass diese in der elektronischen Empfangseinrichtung sehr exakt mit einem Referenzsignal verglichen werden müssen. Insbesondere mit der Einführung von Differenzverstärkern für eine Datenübertragung mit doppelter Datenrate (DDR, Double Data Rate) sind Empfangseinrichtungen erforderlich geworden, welche derartige Übertragungssignale, die beispielsweise bei einem Betrieb von dynamischen Schreiblesespeichern (DRAM, Dynamic Random Access Memory) auftreten, verstärken. Hierbei wird ein elektrisches Empfangssignal mit einer extern zugeführten Referenzspannung verglichen, wobei die Referenzspannung typischerweise auf die halbe Betriebs spannung der elektronischen Schaltungsanordnung eingestellt wird.
  • Die 1(a) und 1(b) veranschaulichen herkömmliche Schaltungsanordnungen einer derartigen Eingangsstufe. In der 1(a) ist ein aus n-FET (Feldeffekttransistoren) bestehendes Differenzverstärker-Transistorpaar T1 und T2 gezeigt. In der Schaltungsanordnung ist ferner eine Stromspiegeleinheit, bestehend aus p-FET-Einheiten zur Verstärkung eingesetzt. Eine Gate-Vorspannung (Gate-bias, n-Bias) des einen n-FET kann entweder eine geregelte Spannung sein, wobei der n-FET dann als eine gesteuerte Stromquelle arbeitet, oder kann einfach durch einen digitalen Pegel getrieben werden, wobei der n-FET dann nur als eine Freigabeeinrichtung wirkt.
  • 1(b) zeigt eine weitere Differenzverstärkerschaltung nach dem Stand der Technik. Hierbei ist die in 1(a) gezeigte Stromquelle (n-Bias) durch einen einfachen Widerstand R ersetzt.
  • Die oben unter Bezugnahme auf die 1(a) und (b) beschriebenen Schaltungsanordnungen erlauben es, auf eine einfache Weise Eingangssignale IN mit Referenzsignalen REF zu vergleichen. Hierbei wird ein invertiertes bOUT oder nichtinvertiertes OUT Ausgangssignal erhalten. Derartige, wie an Hand der 1(a) und (b) beschriebene herkömmliche Schaltungsanordnungen weisen jedoch wesentliche Nachteile auf. Ein Hauptnachteil der herkömmlichen Schaltungsanordnungen besteht darin, dass dann, wenn die Referenzspannung REF auf einen zu niedrigen Wert sinkt, eine Funktionalität der Empfangs-n-FET-Transistorpaare verschlechtert wird. Spezifisch wird die Ausbreitungsverzögerung für eine abfallende Flanke, d.h. in dem Fall V(IN) < VREF beträchtlich länger als die Verzögerung für eine steigende Flanke, d.h. für den Fall V(IN) > VREF. Auf diese Weise ergibt sich ein unerwünschtes, nichtsymmetrisches Verhalten der Empfangseinrichtung.
  • Ferner ist es nachteilig, dass die Spannung bOUT, die den Ausgangsinverter I (siehe 1(a), (b)) treibt, nicht gut definiert ist. Deswegen ist die Wahl des Schaltpunkts des Ausgangsinverters I äußerst kritisch.
  • Ferner ist es unzweckmäßig, dass Variationen hinsichtlich des Herstellungsprozesses, der angelegten Spannungen und des Temperaturbereichs nicht ausgeglichen werden können. Derartige Variationen werden im Folgenden als PVT-Variationen (PVT, Prozess/Spannung/Temperatur (Process/Voltage/Temperature)) bezeichnet.
  • Zur Lösung der oben genannten Probleme ist im Stand der Technik vorgeschlagen worden, einen "selbst-vorgespannten" Empfänger, „self-biased-receiver" einzusetzen, der in 2 veranschaulicht ist und in der Druckschrift US 4 937 476 offenbart ist. In der in 2 gezeigten Schaltungsanordnung besteht die Eingangsstufe aus einem in Serie zu einem p-FET geschalteten n-FET, derart, dass der Betrieb bei einer niedrigen Referenzspannung VREF verbessert ist. Jedoch weist die offenbarte Schaltungsanordnung den Nachteil auf, dass die Ausgangsspannung bOUT von der halben Betriebsspannung Vdd/2 abweichen kann, auch wenn die Eingangsspannung der Referenzspannung entspricht, d.h. wenn gilt V(IN) = uREF. Somit besteht der Nachteil, dass es schwierig ist, den Ausgangsinverter I bei PVT-Variationen zu steuern.
  • 3 zeigt eine weitere herkömmliche Schaltungsanordnung, die in der Publikation "Takai, Y.; Fujita, M.; Nagata, K. u.a.: A 250-Mb/s/pin, 1-Gb Double-Data-Rate SDRAM with a Bidirectional Delay and an Interbank Shared redundancy Scheme, IEEE Journal of Solid-State Circuits, Band 35, Nr. 2, Februar 2000, Seiten 149–162" beschrieben ist. Diese Empfängereinrichtung setzt eine gemischte n- und p-FET-Empfangsstufe ein, um das Verhalten bei einer niedrigen Referenzspannung VREF zu verbessern.
  • 4 zeigt ein schematisches Blockbild der herkömmlichen Empfängervorrichtung. Hierbei wird die Eingangsspannung IN mit der Referenzspannung REF verglichen, um eine Ausgangsspannung OUT zu erhalten.
  • 5 zeigt die herkömmliche Schaltungsanordnung in größerem Detail, wobei durch die gezeigten Dreiecke Verstärkerstufen bzw. Inverter gekennzeichnet sind. Das in 5 gezeigte Empfängerkonzept umfasst zwei Inverter-Paare, die Rücken-an-Rücken (back-to-back) arbeiten. Falls die Eingangsspannung V(IN) der Referenzspannung VREF entspricht, d.h. wenn gilt V(IN) = VREF, dann entspricht die Ausgangsspannung bOUT der Gatespannung VGate, d.h. dann gilt bOUT = VGate.
  • Falls nun beispielsweise das Empfangssignal V(IN) die Referenzspannung VREF übersteigt, d. h. falls gilt V(IN) > VREF, dann nimmt bOUT ab und somit geht der Ausgang des Invertierers I auf einen hohen Pegel OUT. In nachteiliger Weise ist jedoch wie für den oben beschriebenen "seif-biased"-Empfänger der Ausgangspegel bOUT nicht präzise definiert.
  • In der DE 100 32 236 A1 ist eine Schaltungsanordnung zum Umschalten einer Empfängerschaltung insbesondere in DRAM-Speichern offenbart. Für jeden als Empfänger wirkenden Differenzverstärker wird hierbei eine aus einem Referenzstrom abgeleitete Steuerspannung zur Einstellung eines geeigneten Arbeitspunkts erzeugt.
  • Mit der in der DE 100 32 236 A1 beschriebenen Vorrichtung ist es zwar möglich, zwischen einem Bereitschafts- oder Power-Down-Modus und einem Arbeitsmodus umzuschalten, so dass der Arbeitsmodus ausreichend schnell reaktiviert werden kann, Prozessvariationen, Temperaturvariationen, Spannungsvariationen und Variationen in der verwendeten Referenzspannung haben jedoch einen nachteiligen Einfluss auf das Betriebsverhalten der Schaltungsanordnung.
  • In der DE 100 24 115 A1 ist eine Eingangspufferschaltung beschrieben, welche eine Differenzverstärkerschaltung aufweist, die auf der Grundlage einer Spannungsdifferenz zwischen einer Referenzspannung und einem Eingangssignal ein internes, automatisch vorgespanntes Signal und ein Ausgangssignal erzeugt. Eine Stromsteuerschaltung speist einen Strom in die Differenzverstärkerschaltung und entnimmt Strom aus der Differenzverstärkerschaltung derart, dass die Stromsteuerschaltung auf das interne, automatisch vorgespannte Signal reagiert, um das interne, automatisch vorgespannte Signal auf einem im Wesentlichen konstanten Pegel zu halten.
  • Durch eine Schwingungsbreitensteuerungsschaltunq wird ein Spannungshub des Ausgangssignals beschränkt. In der DE 100 24 115 A1 kann zwar eine Beständigkeit gegenüber Veränderungen in der Referenzspannung erreicht werden, weitere Variationen wie beispielsweise Prozessvariationen bei der Herstellung der gesamten elektronischen Schaltungsanordnung, Temperaturvariationen und Spannungsvariationen stellen jedoch in unzweckmäßiger Weise erhebliche Störfaktoren dar, die den Betrieb der Eingangspufferschaltung beeinträchtigen.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung zum Empfangen eines elektrischen Eingangssignals bereitzustellen, bei der Prozessvariationen, Temperaturvariationen, Spannungsvariationen und Variationen in der Referenzspannung keinen Einfluss auf ein aus der elektronischen Schaltungsanordnung ausgegebenes Ausgangssignal aufweisen.
  • Diese Aufgabe wird durch eine elektronische Schaltungsanordnung zum Empfangen eines elektrischen Empfangssignals mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, eine Empfangseinrichtung zum Empfangen eines elektrischen Eingangssignals zweifach auszulegen, wobei eine erste Empfangseinrichtung ein zu verarbeitendes elektrisches Empfangssignal mit einer Referenzspannung vergleicht, während einer zweiten Empfangseinrichtung identische erste und zweite Referenzsignale zugeführt werden, wobei durch das Ausgangssignal der zweiten Empfangseinrichtung die Arbeitspunkte sowohl der ersten Empfangseinrichtung als auch der zweiten Empfangseinrichtung in einen Arbeitspunkt gesteuert werden, dass die in der ersten Empfangseinrichtung bereitgestellte Signalverarbeitung unabhängig von Schwankungen in der Referenzspannung und/oder unabhängig von Prozess-, Spannungs- und/oder Temperaturvariationen (PVT-Variationen) arbeitet.
  • In vorteilhafter Weise bestehen die ersten und zweiten Empfangseinrichtungen aus identischen Schaltungskomponenten mit einem identischen Schaltungsaufbau.
  • Gemäß einem Hauptaspekt der vorliegenden Erfindung weist die elektronische Schaltungsanordnung zum Empfangenen eines elektrischen Empfangssignals im Wesentlichen auf:
    • a) eine erste Empfangseinrichtung, welche einschließt:
    • a1) eine Empfangssignal-Eingabeeinheit zur Eingabe des zu verarbeitenden elektrischen Empfangssignals;
    • a2) eine Referenzsignal-Eingabeeinheit zur Eingabe eines Referenzsignals;
    • a3) eine erste Differenzverstärkereinheit zur Verstärkung einer ersten Signaldifferenz zwischen dem Empfangssignal und dem Referenzsignal; und
    • a4) eine erste Ausgabeeinheit zur Ausgabe der von der ersten Differenzverstärkereinheit verstärkten ersten Signaldifferenz zwischen dem Empfangssignal und dem Referenzsignal;
    • b) eine zweite Empfangseinrichtung, welche einschließt:
    • b1) eine erste Referenzsignal-Eingabeeinheit zur Eingabe eines ersten Referenzsignals;
    • b2) eine zweite Referenzsignal-Eingabeeinheit zur Eingabe eines zweiten Referenzsignals;
    • b3) eine zweite Differenzverstärkereinheit zur Verstärkung einer zweiten Signaldifferenz zwischen dem ersten Referenzsignal und dem zweiten Referenzsignal; und
    • b4) eine zweite Ausgabeeinheit zur Ausgabe der von der zweiten Differenzverstärkereinheit verstärkten zweiten Signaldifferenz zwischen dem ersten Referenzsignal und dem zweiten Referenzsignal; und
    • c) eine Komparatoreinheit zum Vergleichen der von der zweiten Differenzverstärkereinheit verstärkten zweiten Signaldifferenz zwischen dem ersten Referenzsignal und dem zweiten Referenzsignal mit einem Zielwertsignal und zum Ausgeben eines Steuersignals in Abhängigkeit von dem Vergleich,
    • d) wobei das Steuersignal sowohl die erste Empfangseinrichtung als auch die zweite Empfangseinrichtung derart in einen jeweiligen Arbeitspunkt steuert, dass die verstärkte zweite Signaldifferenz auf einem Pegel des Zielwertsignals gehalten wird.
  • In den Unteransprüchen finden sich weitere bevorzugte Weiterbildungen der vorliegenden Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung sind das zu verarbeitende elektrische Empfangssignal und/oder das Referenzsignal Spannungssignale. Ferner ist es vorteilhaft, dass das erste Referenzsignal und das zweite Referenzsignal Spannungssignale sind.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die erste Empfangseinrichtung und die zweite Empfangseinrichtung aus identischen Schaltungskomponenten identisch aufgebaut.
  • Ein bevorzugter Betrieb der erfindungsgemäßen Schaltungsanordnung wird derart durchgeführt, dass das Referenzsignal, das erste Referenzsignal und das zweite Referenzsignal identisch sind.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist der Komparatoreinheit zum Vergleichen der von der zweiten Differenzverstärkereinheit verstärkten zweiten Signaldifferenz zwischen dem ersten Referenzsignal und dem zweiten Referenzsignal mit dem Zielwertsignal ein Zielwertsignal eines Spannungspegels der halben Betriebsspannung Vdd/2 der elektronischen Schaltungsanordnung vorgegeben.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die erste Empfangseinrichtung und die zweite Empfangseinrichtung, die aus identischen Schaltungskomponenten identisch aufgebaut sind, auf einem gemeinsamen Schaltungschip angeordnet.
  • Es ist vorteilhaft, wenn das Referenzsignal, das erste Referenzsignal und/oder das zweite Referenzsignal einen Spannungspegel der halben Betriebsspannung Vdd/2 der elektronischen Schaltungsanordnung aufweisen.
  • Nachstehend wird ein Ausführungsbeispiel der vorliegenden Erfindung an Hand der Zeichnungen beschrieben werden.
  • In den Zeichnungen zeigen:
  • 1(a) eine herkömmlichen Differenzverstärkeranordnung mit einem n-FET-Differenzverstärker-Transistorpaar unter Verwendung einer Stromspiegelschaltung;
  • 1(b) eine herkömmliche Schaltungsanordnung, bei der die Stromspiegelschaltung durch einen Widerstand ersetzt ist;
  • 2 ein Beispiel eines herkömmlichen "seif-biased"-Empfängers;
  • 3 eine Empfängervorrichtung mit einer gemischten n- und p-FET-Empfangsstufe;
  • 4 ein schematisches Blockbild der in 3 gezeigten Empfängervorrichtung;
  • 5 ein Schaltungsäquivalenzdiagramm, bestehend aus Invertern, für die in 3 gezeigte Empfängervorrichtung;
  • 6 eine erfindungsgemäße Schaltungsanordnung zum Empfangen eines elektrischen Empfangssignals gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 7 ein Äquivalenz-Schaltungsdiagramm, bestehend aus Invertern, für die in 6 gezeigte Schaltungsanordnung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • In 6 bezeichnet ein Bezugszeichen 100 eine erste Empfangseinrichtung, welche eine Empfangssignal-Eingabeeinheit 102 zur Eingabe eines zu verarbeitenden elektrischen Empfangssignals 101, eine Referenzsignal-Eingabeeinheit 104 zur Eingabe eines Referenzsignals 103, eine erste Differenzverstärkereinheit 105, 106 (nachstehend unter Bezugnahme auf 7 beschrieben) zur Verstärkung einer ersten Signaldifferenz 107 zwischen dem Empfangssignal 101 und dem Referenzsignal 103 und eine erste Ausgabeeinheit 108 zur Ausgabe der von der ersten Differenzverstärkereinheit 105, 106 verstärkten ersten Signaldifferenz 107 zwischen dem Empfangssignal 101 und dem Referenzsignal 103 aufweist. Ferner kann der ersten Empfangseinrichtung 100 über einen Steueranschluss S1 ein Steuersignal 305 zur Steuerung bzw. Einstellung des Arbeitspunkts der Empfangseinrichtung 100 zugeführt werden.
  • Erfindungsgemäß weist die Schaltungsanordnung gemäß dem hier beschriebenen, bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine aktive Regeleinrichtung AR (gestrichelte Linie in 6) auf. Die in der 6 gezeigte aktive Regelvorrichtung AR umfasst im Wesentlichen eine zweite Empfangseinrichtung 200 und eine Komparatoreinheit 301.
  • Die Empfangseinrichtung 200 weist eine erste Referenzsignal-Eingabeeinheit 202 zur Eingabe eines ersten Referenzsignals 201, eine zweite Referenzsignal-Eingabeeinheit 204 zur Eingabe eines zweiten Referenzsignals 203, eine zweite Differenzverstärkereinheit 205, 206 (nachstehend unter Bezugnahme auf 7 beschrieben) zur Verstärkung einer zweiten Signaldifferenz 207 zwischen dem ersten Referenzsignal 201 und dem zweiten Referenzsignal 203 und eine zweite Ausgabeeinheit 208 zur Ausgabe der von der zweiten Differenzverstärkereinheit 205, 206 verstärkten zweiten Signaldifferenz zwischen dem ersten Referenzsignal 201 und dem zweiten Referenzsignal 203 auf. Wie in dem Fall der ersten Empfangseinrichtung 100, kann auch der zweiten Empfangseinrichtung 200 das Steuersignal 205 zugeführt werden. Zu diesem Zweck weist die zweite Empfang seinrichtung 200 einen Steueranschluss S2 auf, über welchen der Arbeitspunkt der zweiten Empfangseinrichtung 200 einstellbar ist.
  • Die Komparatoreinheit 301 weist eine Zielwertsignal-Eingabeeinheit 302 zur Eingabe eines Zielwertsignals 303 und eine Steuersignal-Ausgabeeinheit 304 zur Ausgabe des Steuersignals 305, das der ersten Empfangseinrichtung 100 über den Steueranschluss S1 und der zweiten Empfangseinrichtung 200 über den Steueranschluss S2 zugeführt wird, auf.
  • Vorzugsweise wird das Zielwertsignal 303 auf einen Spannungspegel eingestellt, welcher der halben Betriebsspannung der gesamten Schaltungsanordnung (d.h. einem Spannungspegel Vdd/2) entspricht. Ferner sind die erste Referenzspannung 201 und die zweite Referenzspannung 203, die der zweiten Empfangseinrichtung 200 zugeführt werden, auf einen gleichen Spannungspegel eingestellt, wie er auch dem Spannungspegel des Referenzsignals 103 entspricht, das der ersten Empfangseinrichtung 100 über deren Referenzsignal-Eingabeeinheit 104 zugeführt wird.
  • Die über die erste Ausgabeeinheit 108 ausgegebene erste Signaldifferenz 107 dient als Ausgangssignal der Schaltungsanordnung, derart, dass diese einen digitalen Wert darstellt, der in Abhängigkeit davon zwischen zwei Zuständen wechselt, wie das zu verarbeitende Empfangssignal 101 in Bezug zu dem Referenzsignal 103 liegt.
  • Die aus der zweiten Empfangseinrichtung 200 über deren zweite Ausgabeeinheit 208 ausgegebene zweite Signaldifferenz 207 hingegen ist durch die erfindungsgemäße Schaltungsanordnung festgelegt, da der zweiten Empfangseinrichtung zwei identische Referenzsignale, d.h. das erste Referenzsignal 201 und das zweite Referenzsignal 203 zugeführt werden. Somit ist die zweite Signaldifferenz 207 auf einen Wert festgelegt, welcher dem Zielwertsignal 303 entspricht. Vorzugsweise wird das Zielwertsignal 303, das der Komparatoreinheit 301 über deren Zielwertsignal-Eingangsanschluss 302 zugeführt wird, auf einen Spannungspegel eingestellt, der der halben Betriebsspannung der gesamten Schaltungsanordnung entspricht, d.h. auf einen Spannungspegel von Vdd/2.
  • Unabhängig von den bereitgestellten ersten und zweiten Referenzsignalen 201, 203 wird das Gate der Ausgangs-Invertereinheit 107 auf einem derartigen mittleren Spannungspegel Vdd/2 gehalten, um in einem optimalen Betriebspunkt arbeiten zu können.
  • 7 zeigt die in 6 gezeigte Schaltungsanordnung als ein Äquivalenz-Schaltbild, bestehend aus Invertern 105, 106, 205, 206, 301 und 109. Eine strichpunktierte Linie kennzeichnet die aktive Regeleinrichtung AR, welche die zweite Empfangseinrichtung 200 und die Komparatoreinheit 301 einschließt. Hierbei erzeugt die Empfangseinrichtung 200 (siehe 6) mit der zweiten Differenzverstärkereinheit 205, 206 eine interne Referenzspannung VGateREF, welche der Steuergröße 305 entspricht. Die Empfangseinrichtung 200 regelt die Steuergröße 305 derart, dass gilt: V(bOUTREF) = Vdd/2, d.h. dass das Steuersignal 305 sowohl die erste Empfangseinrichtung 100 als auch die zweite Empfangseinrichtung 200 derart in einen jeweiligen Arbeitspunkt steuert, dass die verstärkte zweite Signaldifferenz 207 auf einem Pegel des Zielwertsignals 303 gehalten wird.
  • Wie aus 7 hervorgeht, wird durch die Empfangseinrichtung 200 (aktive Regelungseinrichtung AR) sichergestellt, dass die erste Signaldifferenz 107 (VbOUT) dann der halben Betriebsspannung (Vdd/2) entspricht, wenn der Spannungspegel des Empfangssignals 101 demjenigen des Referenzsignals 103 (siehe 6) entspricht.
  • Bei dieser Schaltungsauslegung wird die zweite Signaldifferenz 107, d.h. das Spannungssignal VbOUT äußerst präzise gesteuert, wobei der Schaltpunkt des Ausgangsinverters 109 auf eine einfache Weise auf die halbe Betriebsspannung Vdd/2 eingestellt werden kann. Falls das Empfangssignal V(IN) unterhalb die Referenzspannung VREF abfällt, wird die Signaldifferenz 107 (VbOUT) oberhalb Vdd/2 über den Empfangs-p-FET gezogen. Folglich wird das Ausgangssignal 111 (VOUT) mit dem Ausgangsinverter 109 auf einen niedrigen Pegel geschaltet, wobei der Ausgangsinverter 109 seinen Schaltpunkt bei Vdd/2 aufweist. Wenn V(IN) auf einen Wert oberhalb VREF ansteigt, wird VbOUT, d.h. die erste Signaldifferenz 107 unterhalb Vdd/2 gezogen, und folglich wird das Ausgangssignal 111, das über den Ausgangsanschluss 110 ausgegeben wird, auf einen hohen Pegel geschaltet (VOUT auf einem hohen digitalen Pegel).
  • In vorteilhafter Weise ist es möglich, eine Energieeinsparung für die gesamte Schaltungsanordnung durch folgende Maßnahmen vorzusehen:
    • (i) die interne Referenzspannung VGateREF muss nicht einzeln für jeden Eingangsanschluss erzeugt werden, sondern kann zwischen einer beliebigen Anzahl von Eingangsanschlüssen (z.B. 4, 8, 16, ...) geteilt werden;
    • (ii) wenn die Schaltungsanordnung in einem Zustand ist, in welchem es nicht erforderlich ist, dass Eingangs-Empfangseinrichtungen arbeiten (power-down, non-write, ...), kann das Steuersignal 305 (VGateREF) von der ersten Differenzverstärkereinheit 105 getrennt werden; und
    • (iii) die Empfangsstufe für die Referenzspannung VREF kann unter Verwendung herabskalierter Dimensionen ausgelegt werden, beispielsweise kann jede Breitendimension der Vorrichtung halbiert werden. In diesem Zustand wird VGateREF, d.h. das Steuersignal 305 korrekt erzeugt, aber der Strom in die VREF-Stufe wird auf den halben Wert des Stroms verringert, der fließen würde, falls die erste Empfangseinrichtung 100 und die zweite Empfangseinrichtung 200 aus identischen Schaltungskomponenten aufgebaut wären.
  • Es ist vorteilhaft, die erste Empfangseinrichtung 100 und die zweite Empfangseinrichtung 200 auf einem gemeinsamen Schaltungschip anzuordnen.
  • Das in die Komparatoreinheit 301 eingegebene Zielwertsignal 303 kann intern in dem Schaltungschip erzeugt werden oder extern vorgegeben werden. Die erfindungsgemäße Schaltungsanordnung wird damit unabhängig von Schwankungen in der der ersten Empfangseinrichtung 100 zugeführten Referenzspannung (hinsichtlich Schwankungen des ersten Referenzsignals 103) und unabhängig von Prozessvariationen, die bei einer Herstellung von Empfangseinrichtungen auftreten, da die ersten und zweiten Empfangseinrichtungen 100, 200 in dem gleichen Prozess aus identischen Schaltungskomponenten hergestellt werden.
  • Bezüglich der in den 1 bis 5 dargestellten, herkömmlichen Schaltungsanordnungen sei auf die Beschreibungseinleitung verwiesen.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 100
    Empfangseinrichtung
    101
    Empfangssignal
    102
    Empfangssignal-Eingabeeinheit
    103
    Referenzsignal
    104
    Referenzsignal-Eingabeeinheit
    105, 106
    Erste Differenzverstärkereinheit
    107
    Erste Signaldifferenz
    108
    Erste Ausgabeeinheit
    109
    Invertereinheit
    110
    Ausgangsanschluss
    111
    Ausgangssignal
    200
    Empfangseinrichtung
    201
    Erstes Referenzsignal
    202
    Referenzsignal-Eingabeeinheit
    203
    Zweites Referenzsignal
    204
    Referenzsignal-Eingabeeinheit
    205, 206
    Zweite Differenzverstärkereinheit
    207
    Zweite Signaldifferenz
    208
    Zweite Ausgabeeinheit
    301
    Komparatoreinheit
    303
    Zielwertsignal
    305
    Steuersignal
    S1
    Erster Steueranschluss
    S2
    Zweiter Steueranschluss
    Vdd/2
    Halbe Betriebsspannung
    AR
    Regeleinrichtung

Claims (8)

  1. Elektronische Schaltungsanordnung zum Empfangen eines elektrischen Empfangssignals (101), mit: a) einer ersten Empfangseinrichtung (100), welche einschließt: a1) eine Empfangssignal-Eingabeeinheit (102) zur Eingabe des zu verarbeitenden elektrischen Empfangssignals (101); a2) eine Referenzsignal-Eingabeeinheit (104) zur Eingabe eines Referenzsignals (103); a3) eine erste Differenzverstärkereinheit (105, 106) zur Verstärkung einer ersten Signaldifferenz (107) zwischen dem Empfangssignal (101) und dem Referenzsignal (103); und a4) eine erste Ausgabeeinheit (108) zur Ausgabe der von der ersten Differenzverstärkereinheit (105, 106) verstärkten ersten Signaldifferenz (107) zwischen dem Empfangssignal (101) und dem Referenzsignal (103); dadurch gekennzeichnet, dass die elektronische Schaltungsanordnung ferner aufweist: b) eine zweite Empfangseinrichtung (200), welche einschließt: b1) eine erste Referenzsignal-Eingabeeinheit (202) zur Eingabe eines ersten Referenzsignals (201); b2) eine zweite Referenzsignal-Eingabeeinheit (204) zur Eingabe eines zweiten Referenzsignals (203); b3) eine zweite Differenzverstärkereinheit (205, 206) zur Verstärkung einer zweiten Signaldifferenz (207) zwischen dem ersten Referenzsignal (201) und dem zweiten Referenzsignal (203); und b4) eine zweite Ausgabeeinheit (208) zur Ausgabe der von der zweiten Differenzverstärkereinheit (205, 206) verstärkten zweiten Signaldifferenz (207) zwischen dem ersten Referenzsignal (201) und dem zweiten Referenzsignal (203); und c) eine Komparatoreinheit (301) zum Vergleichen der von der zweiten Differenzverstärkereinheit (205, 206) verstärkten zweiten Signaldifferenz (207) zwischen dem ersten Referenzsignal (201) und dem zweiten Referenzsignal (203) mit einem Zielwertsignal (303) und zum Ausgeben eines Steuersignals (305) in Abhängigkeit von dem Vergleich, d) wobei das Steuersignal (305) sowohl die erste Empfangseinrichtung (100) als auch die zweite Empfangseinrichtung (200) derart in einen jeweiligen Arbeitspunkt steuert, dass die verstärkte zweite Signaldifferenz (207) auf einem Pegel des Zielwertsignals (303) gehalten wird.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das zu verarbeitende elektrische Empfangssignal (101) und/oder das Referenzsignal (103) Spannungssignale sind.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das erste Referenzsignal (201) und das zweite Referenzsignal (203) Spannungssignale sind.
  4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Empfangseinrichtung (100) und die zweite Empfangseinrichtung (200) aus identischen Schaltungskomponenten identisch aufgebaut sind.
  5. Schaltungsanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das Referenzsignal (103), das erste Referenzsignal (201) und das zweite Referenzsignal (203) identisch sind.
  6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Komparatoreinheit (301) zum Vergleichen der von der zweiten Differenzverstärkereinheit (205, 206) verstärkten zweiten Signaldifferenz (207) zwischen dem ersten Referenzsignal (201) und dem zweiten Referenzsignal (203) mit dem Zielwertsignal (303) ein Zielwertsignal eines Spannungspegels der halben Betriebsspannung (Vdd/2) der elektronischen Schaltungsanordnung vorgegeben ist.
  7. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die erste Empfangseinrichtung (100) und die zweite Empfangseinrichtung (200), die aus identischen Schaltungskomponenten identisch aufgebaut sind, auf einem gemeinsamen Schaltungschip angeordnet sind.
  8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass das Referenzsignal (103), das erste Referenzsignal (201) und das zweite Referenzsignal (203) einen Spannungspegel der halben Betriebsspannung (Vdd/2) der elektronischen Schaltungsanordnung aufweisen.
DE102004054819A 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals Expired - Fee Related DE102004054819B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004054819A DE102004054819B3 (de) 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals
US11/664,011 US20080061862A1 (en) 2004-11-12 2005-10-19 Electronic Circuit Arrangement With Active Control During The Reception Of A Received Electrical Signal
CNA200580038716XA CN101057393A (zh) 2004-11-12 2005-10-19 在接收电接收信号时的具有有源控制器的电子电路装置
PCT/EP2005/011248 WO2006050797A1 (de) 2004-11-12 2005-10-19 Elektronische schaltungsanordnung mit aktiver regelung bei einem empfang eines elektrischen empfangssignals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004054819A DE102004054819B3 (de) 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals

Publications (1)

Publication Number Publication Date
DE102004054819B3 true DE102004054819B3 (de) 2006-06-22

Family

ID=35457103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004054819A Expired - Fee Related DE102004054819B3 (de) 2004-11-12 2004-11-12 Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals

Country Status (4)

Country Link
US (1) US20080061862A1 (de)
CN (1) CN101057393A (de)
DE (1) DE102004054819B3 (de)
WO (1) WO2006050797A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
DE10024115A1 (de) * 1999-05-19 2000-12-28 Samsung Electronics Co Ltd Eingangspuffer
DE10032236A1 (de) * 2000-07-03 2002-01-31 Infineon Technologies Ag Schaltungsanordnung zum Umschalten einer Receiverschaltung insbesondere in DRAM-Speichern

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329184A (en) * 1992-11-05 1994-07-12 National Semiconductor Corporation Method and apparatus for feedback control of I/O characteristics of digital interface circuits
KR100722747B1 (ko) * 1999-06-01 2007-05-30 후지쯔 가부시끼가이샤 비교기
US6081162A (en) * 1999-06-17 2000-06-27 Intel Corporation Robust method and apparatus for providing a digital single-ended output from a differential input
JP3841640B2 (ja) * 2000-11-24 2006-11-01 富士通株式会社 半導体集積回路
US6621343B2 (en) * 2001-08-07 2003-09-16 Infineon Technologies Ag Open loop variable gain amplifier using replica gain cell
US6529077B1 (en) * 2001-08-22 2003-03-04 Institute Of Microelectronics Gain compensation circuit for CMOS amplifiers
US7061419B2 (en) * 2004-08-18 2006-06-13 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D converting system
GB0518014D0 (en) * 2005-09-03 2005-10-12 Ibm Amplifier control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
DE10024115A1 (de) * 1999-05-19 2000-12-28 Samsung Electronics Co Ltd Eingangspuffer
DE10032236A1 (de) * 2000-07-03 2002-01-31 Infineon Technologies Ag Schaltungsanordnung zum Umschalten einer Receiverschaltung insbesondere in DRAM-Speichern

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Takai, Y.; Fujita, M.; Nagata, K. u.a.: A 250Mb/s /pin, 1-Gb Double-Data-Rate SDRAM with a Bidirect- ional Delay and an Interbank Shared Redundancy Scheme. IEEE Journal of Solid-State Circuits, IEEE, Vol. 35, No. 2, Feb. 2000, S. 149-162
Takai, Y.; Fujita, M.; Nagata, K. u.a.: A 250Mb/s/pin, 1-Gb Double-Data-Rate SDRAM with a Bidirect-ional Delay and an Interbank Shared Redundancy Scheme. IEEE Journal of Solid-State Circuits, IEEE, Vol. 35, No. 2, Feb. 2000, S. 149-162 *

Also Published As

Publication number Publication date
CN101057393A (zh) 2007-10-17
WO2006050797A1 (de) 2006-05-18
US20080061862A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens (&#34;burn-in&#34;) einer internen Schaltung
DE69328348T2 (de) Stromerfassungsschaltung
DE10201890B4 (de) Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung
DE112012000470B4 (de) Vorrichtung und Verfahren zur Miller-Kompensation bei mehrstufigen Verstärkern
DE102006050103A1 (de) ZQ-Eichschaltung und Halbleitervorrichtung
DE19735982C2 (de) Leitungsempfängerschaltkreis mit Leitungsabschlußimpedanz
DE68927535T2 (de) Verstärker
DE10022770A1 (de) Leseverstärker einer integrierten Halbleiterschaltung
DE69428045T2 (de) Programmierbarer cmos bus- und übertragungsleitungstreiber
DE19654544C2 (de) Differenzverstärker
DE3686498T2 (de) Integrierte halbleiterschaltung mit lasttreibereigenschaften.
DE112018004485T5 (de) Kondensatorloser on-chip-nmos-ldo für hochgeschwindigkeits-mikrocontroller
DE69523547T2 (de) Einstellbare Stromquelle
DE4133902A1 (de) Cmos-leistungsverstaerker
DE69115551T2 (de) Pufferschaltung
DE2103256A1 (de) Geschwindigkeits MOS Leseverstärker
DE69522789T2 (de) Halbleitervorrichtung
DE19717331C2 (de) Treiberschaltung
DE10253872B4 (de) Speicherbauelement mit Abtastverstärkerschaltung
DE102010001694B4 (de) Klasse-AB-Ausgangsstufe
DE102005007579A1 (de) Empfängerschaltung
DE69209498T2 (de) Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff
DE3784193T2 (de) Differenzverstaerkerschaltung zur verkuerzung der erholungszeit.

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee