-
Gebiet der
vorliegenden Erfindung
-
Im
Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter
Schaltungen und betrifft insbesondere die Herstellung einer dielektrischen
Zwischenschicht zwischen und über
Schaltungselementen mit eng beabstandeten Leitungen, etwa Gateelektroden,
Polysiliziumverbindungsleitungen und dergleichen.
-
Die
Herstellung integrierter Schaltungen erfordert das Ausbilden einer
großen
Anzahl von Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einer
speziellen Schaltungsanordnung. Im Allgemeinen werden mehrere Prozesstechnologien gegenwärtig angewendet,
wobei für
komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen,
die MOS-Technologie auf der Grundlage von Silizium gegenwärtig der
vielversprechendste Ansatz auf Grund der überlegenen Eigenschaften hinsichtlich
der Arbeitsgeschwindigkeit und/oder der Leistungsaufnahme und der
Kosteneffizienz ist. Während
der Herstellung komplexer integrierter Schaltungen unter Anwendung
der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren
und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das
eine kristalline Siliziumschicht aufweist. Ein MOS-Transistor, unabhängig davon,
ob ein n-Kanaltransistor
oder ein p-Kanaltransistor betrachtet wird, weist sogenannte PN-Übergänge auf, die an einer Grenzfläche stark
dotierten Drain- und Sourcegebiete mit einem invers dotierten Kanalgebiet,
das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist,
ausgebildet sind. Die Leitfähigkeit
des Kanalgebiets, d. h. die Stromtreiberfähigkeit des leitenden Kanals,
ist durch eine Gateelektrode gesteuert, die einen leitungsähnlichen
Bereich aufweist und über
dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende
Schicht getrennt ist.
-
Typischerweise
werden die Schaltungselemente, etwa die MOS-Transistoren, Kondensatoren, Widerstände und
dergleichen in einer gemeinsamen Ebene hergestellt, die im Weiteren
auch als Bauteilebene bzw. Bauteilschicht bezeichnet wird, wohingegen
die „Verdrahtung", d. h. die elektrische
Verbindung der Schaltungselemente gemäß dem Schaltungsentwurf, lediglich
zu einem gewissen Maße
mittels Polysiliziumleitungen und dergleichen innerhalb der Bauteilschicht
bewerkstelligt werden kann, so dass eine oder mehrere zusätzliche „Verdrahtungs-" Schichten über der
Bauteilschicht erforderlich sein können. Diese Verdrahtungsschichten
enthalten Metallleitungen, die in ein geeignetes dielektrisches
Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, eingebettet
sind, oder in sehr modernen Bauelementen werden Materialien mit
kleinem ε mit
einer Permittivität
von 3,5 oder weniger verwendet. Die Metallleitungen und das umgebende
dielektrische Material werden im Weiteren als eine Metallisierungsschicht
bezeichnet. Zwischen zwei benachbarten Metallisierungsschichten
und auch zwischen der Bauteilschicht und der ersten Metallisierungsschicht sind
entsprechende dielektrische Zwischenschichten ausgebildet, durch
die mit Metall gefüllte Öffnungen gebildet
sind, um die elektrische Verbindung zwischen Metallleitungen oder
zwischen Schaltungselementen und Metallleitungen herzustellen. In
typischen Anwendungen ist die dielektrische Zwischenschicht, die
die Bauteilschicht von der ersten Metallisierungsschicht trennt,
im Wesentlichen aus Siliziumdioxid gebildet, das durch gut etablierte
plasmaunterstützte
chemische Dampfabscheidungs- (CVD) Techniken abgeschieden wird,
die die Herstellung eines glatten und dichten Siliziumdioxidfilms
mit ausreichender Konformität
bei moderat hohen Abscheideraten ermöglichen. Bei der weiteren Größenreduzierung
der Bauteile, die zu Gatelängen
von MOS-Transistoren in der Größenordnung
von 50 nm oder sogar darunter führt,
sind die Abstände
zwischen benachbarten Schaltungselementen, etwa von Polysiliziumleitungen,
Gateelektroden und dergleichen, ebenso zu verringern, und besitzen
nunmehr eine Größe von 200
nm oder weniger in modernen CPU's.
Es zeigt sich jedoch, dass die Spaltfülleigenschaften gut etablierter
plasmaunterstützter
CVD-Techniken mit hoher Abscheiderate für das Abscheiden von Siliziumdioxid
nicht mehr ausreichend sind, um zuverlässig eine dielektrische Zwischenschicht
herzustellen, wie dies auch detaillierter mit Bezug zu den 1a bis 1c beschrieben ist.
-
In 1a umfasst ein Halbleiterbauelement 100 ein
Substrat 101, das ein Siliziumvollsubstrat oder ein SOI-
(Silizium auf Isolator) Substrat sein kann mit einer darauf ausgebildeten
Bauteilschicht 102, die beispielsweise eine Siliziumschicht 110 enthält, auf
der eine Struktur 103 ausgebildet ist, die Leitungen 104 mit
geringem Abstand aufweisen kann. Somit kann die Bauteilschicht 102 ein
im Wesentlichen kristallines Siliziumgebiet repräsentieren, in und auf dem Schaltungselemente,
etwa Feldeffekttransistoren, Kondensatoren und dergleichen gebildet werden.
Die Struktur 103 kann einen Bereich mit mehreren dichtliegenden
Polysiliziumleitungen repräsentieren,
oder die Leitungen 104 können Teile von Gateelektroden
von Transistorelementen repräsentieren.
Die Leitungen 104 können
an ihren Seitenwänden
entsprechende Abstandselemente 105 aufweisen, wie sie typischerweise
für die
Herstellung von Gatelektrodenstrukturen verwendet werden. Eine Ätzstoppschicht 109,
die typischerweise Siliziumnitrid aufweist, ist über der Bauteilschicht 102 so gebildet,
um die Schicht 110 und die Leitungsstruktur 103 zu
bedecken. Eine Siliziumdioxidschicht 107 ist über der Ätzstoppschicht 109 so
ausgebildet, um die Leitungsstruktur 103 vollständig zu
umschließen.
-
Ein
typischer konventioneller Prozessablauf zur Herstellung des Bauelements 100,
wie es in 1a gezeigt
ist, kann die folgenden Prozesse umfassen. Nach Herstellungsprozessen
zur Ausbildung von Schaltungselementen, etwa Transistoren, Kondensatoren
und der Leitungsstruktur 104, wozu Lithographie-, Abscheide-, Ätz-, Implantations-
und andere Techniken gehören,
wird die Ätzstoppschicht 109 typischerweise
durch plasmaunterstützte
chemische Dampfabscheidung (CVD) hergestellt, da das plasmaunterstützte CVD
von Siliziumnitrid bei moderat geringen Temperaturen von weniger
als ungefähr 600°C möglich ist,
was kompatibel mit vorhergehenden Herstellungsprozessen und Materialien,
etwa Metallsiliziden und dergleichen ist. Wie zuvor erläutert ist,
zieht die ständig
voranschreitende Reduzierung der Strukturgrößen auch die Tatsache nach sich,
dass ein Abstand zwischen benachbarten Schaltungselementen, etwa
ein Abstand 111 zwischen den eng beabstandeten Leitungen 104,
ebenso verringert wird und kleiner als ungefähr 200 nm in gegenwärtig hergestellten
CPU's der 90 nm-Technologie
sein kann. Somit müssen
Abscheidetechniken zur Herstellung einer dielektrischen Schicht
zum Einbetten der Leitungsstruktur 103 mit dazwischen angeordneten
Zwischenräume
die Erfordernisse eines geeigneten Füllverhaltens zur zuverlässigen und
vollständigen
Auffüllung
der Leerräume
zwischen den eng beabstandeten Leitungen 104 erfüllen. Mittels gut
etablierter plasmaunterstützter
CVD-Prozessrezepte für
Siliziumnitrid kann die Schicht 109 in einer mehr oder
weniger konformen Weise mit einer Dicke im Bereich von ungefähr 10 bis
80 nm abgeschieden werden. Danach wird die Siliziumdioxidschicht 107 abgeschieden,
was typischerweise durch plasmaunterstütztes CVD auf der Grundlage
der Vorstufenmaterialien TEOS (Tetra-Ethyl-Ortho-Silikat) und Sauerstoff
bewerkstelligt wird, da plasmaunterstütztes CVD im Gegensatz zu thermischen
TEOS-CVD das Abscheiden von Siliziumdioxid in einer moderat konformen
Weise – aber
dennoch mit deutlich geringeren Spaltenfüllungseigenschaften im Vergleich
zum thermischen CVD – mit
relativ hoher mechanischer Stabilität bei Temperaturen unterhalb
von 600°C
bei hohen Abscheideraten ermöglicht,
wodurch eine hohe Produktionsausbeute ermöglicht wird. Ferner sind plasmaunterstützte CVD-Gruppen-
bzw. Cluster-Anlagen gut verfügbar,
so dass die Abscheidung der Siliziumnitridschicht 109 und
der plasmaunterstützten CVD-Siliziumdioxidschicht 107 in
einer äußerst effizienten
Weise durchgeführt
werden kann.
-
Wenn
jedoch der Abstand 111 sich der 200 nm Marke annähert, zeigt
es sich, dass die Fülleigenschaften
gut etablierter plasmaunterstützter CVD-Techniken
zum Abscheiden von Siliziumdioxid auf der Grundlage von TEOS und
Sauerstoff gegebenenfalls nicht ausreichend sind, um vollständig die Zwischenräume zwischen
den Leitungen 104 aufzufüllen, wodurch Hohlräume 106 erzeugt
werden, die zu Zuverlässigkeitsproblemen
während
der weiteren Bearbeitung des Halbleiterbauelements 100 führen können. Des
weiteren sollte beachtet werden, dass die Siliziumdioxidschicht 107 eine
gewisse Topographie aufweist, die durch die darunter liegende Struktur
der Bauteilschicht 102, beispielsweise durch die Leitungsstruktur 103,
hervorgerufen wird, die nachfolgende Herstellungsprozesse, etwa
ein Photolithographieschritt zur Ausbildung von Kontaktöffnungen zu
darunter liegenden Bereichen der Schaltungselemente, die in der
Schicht 110 oder auf den Leitungen 104 angeordnet
sind, gefährden
können.
Folglich erfordert der standardmäßige Prozessablauf,
dass die Siliziumdioxidschicht 107 eingeebnet wird, was
typischerweise durch chemisch-mechanisches Polieren (CMP) geschieht,
wobei überschüssiges Material
der Siliziumdioxidschicht 107 durch chemische und mechanische
Wechselwirkung mit einem Schleifmittel und einem Polierkissen entfernt
wird, um somit schließlich
eine im Wesentlichen eingeebnete Oberfläche der Siliziumdioxidschicht 107 zu
erhalten. Der CMP-Prozess selbst ist ein äußerst komplexer Prozess und
erfordert anspruchsvolle Prozessrezepte, die deutlich von den Eigenschaften
der Siliziumdioxidschicht 107, etwa der Dichte, der mechanischen Spannung,
dem Wassergehalt und dergleichen, abhängen. Es wurde daher ein großer Aufwand
betrieben, um entsprechende Prozessrezepte für die zuverlässigen und
reproduzierbaren CMP-Prozesse für plasmaunterstütztes CVD-TEOS-Siliziumdioxid zu entwickeln,
da dieses Material häufig
für eine
dielektrische Zwischenschicht in Halbleiterbauelementen auf Siliziumbasis
und selbst in Bauelementen, die aus anderen Halbleitern hergestellt
werden, verwendet wird.
-
1b zeigt schematisch das
Halbleiterbauelement 100 nach der Einebnung der Siliziumdioxidschicht 107 durch
gut etablierte CMP-Rezepte, um eine im Wesentlichen eingeebnete
Siliziumdioxidschicht 107a zu erzeugen. Des weiteren ist
eine antireflektierende Beschichtung (ARC) 108 auf der
Siliziumdioxidschicht 107a ausgebildet, wobei die Eigenschaften
der ARC-Schicht 108 für
einen nachfolgenden Photolithographieprozess zur Strukturierung
einer Lackschicht so gestaltet sind, um entsprechende Kontaktöffnungen
zu der Bauteilschicht 102 zu ätzen. Die ARC-Schicht 108 kann
aus Siliziumoxynitrid aufgebaut sein, wobei typischerweise das Sauerstoff/Stickstoff-Verhältnis entsprechend
so angepasst wird, um einen spezifizierten Brechungsindex und Extinktionskoeffizienten
zu erhalten, um damit in Kombination mit einer spezifizierten Schichtdicke eine
minimale Rückreflektion
der Belichtungsstrahlung zu erreichen, die in der nachfolgenden
Photolithographie verwendet wird. Typischerweise wird die ARC-Schicht 108 durch
plasmaunterstütztes
CVD gebildet, wobei das Sauerstoff/Stickstoff-Verhältnis durch
Steuern der Zufuhr entsprechender Vorstufengase eingestellt werden
kann.
-
Während des
CMP-Prozesses zur Bildung der eingeebneten Schicht 107a und
der nachfolgenden Photolithographie, an die sich anisotrope Ätztechniken
anschließen,
können
die Hohlräume 106, die
während
des Abscheidens der Siliziumdioxidschicht 107 erzeugt worden
sind, zu deutlichen Prozessvariationen und erhöhten Defektraten führen – insbesondere
während
der anisotropen Ätzprozesse –, so dass
der oben beschriebene gut etablierte Prozessablauf nicht mehr adäquat ist
für Bauelemente mit
Abständen
zwischen benachbarten Leitungen von ungefähr 200 nm oder weniger, die
typischerweise in Halbleiterprodukten der 90 nm-Technologie anzutreffen
sind.
-
1c zeigt schematisch das
Halbleiterbauelement 100 gemäß einer weiteren konventionellen Vorgehensweise.
Das Halbleiterbauelement 100 aus 1c entspricht im Wesentlichen dem Bauelement 100,
das in 1a gezeigt ist,
mit der Ausnahme, dass die auf der Siliziumnitridschicht 100 ausgebildete
dielektrische Schicht durch eine andere Abscheidetechnik aufgebracht
wurde, die ein deutlich besseres Spaltenfüllverhalten aufweist, um damit
das Erzeugen der Hohlräume 106 (1a) zu ermeiden. Somit wird
in 1c eine Siliziumdioxidschicht 117 bereitgestellt,
die durch einen thermischen CVD-Prozess auf der Grundlage von TEOS
und Ozon gebildet werden kann, wodurch ein Siliziumdioxidfilm erzeugt wird,
der ein ausgezeichnetes Spaltenfüllverhalten aufweist,
d. h. diese Abscheidetechnik liefert eine ausgezeichnete Konformität und kann
selbst ein „fließ-" ähnliches Verhalten zeigen,
wodurch die zuverlässige
Füllung
der Zwischenräume
zwischen den Leitungen 104 möglich ist. Im Hinblick auf
die Filmeigenschaften wird der thermische CVD-Prozess typischerweise
bei deutlich höheren
Drücken
im Vergleich zu der plasmaunterstützten Abscheidetechnik ausgeführt, beispielsweise
im Bereich von 200 bis 760 Torr und wird daher als „subatmosphärisches CVD" (SACVD) bezeichnet.
Eine weitere Abscheidetechnik für
Siliziumdioxid ist die plasmaunterstützte Abscheidung, in der ein
hochdichtes Plasma eingesetzt wird, wodurch ebenso eine ausgezeichnete Konformität und ein
ausgezeichnetes Spaltenfüllverhalten
erreicht wird. Nach der Ausbildung der Siliziumdioxidschicht 117 entsprechend
einer dieser beiden Abscheidetechniken kann die weitere Bearbeitung
in der mit Bezug zu 1b beschriebenen
Weise fortgesetzt werden. D. h., die Siliziumdioxidschicht 117 wird
durch CMP eingeebnet und nachfolgend wird eine ARC-Schicht für die folgende
Photolithographie abgeschieden. Trotz des verbesserten Spaltenfüllverhaltens
des SACVD und des hochdichten Plasma (HDP) CVD stellt sich heraus,
dass die äußerst unterschiedlichen
Filmeigenschaften der Siliziumdioxidschicht 117 im Vergleich
zu dem plasmaunterstützten
CVD-Film 107 vollständig
neue CMP und Substrathandhabungsstrategien erfordern und auch eine
deutliche Verringerung in der Produktionsausbeute auf Grund der
reduzierten Abscheiderate mit sich bringen, insbesondere wenn die
SACVD-Technik eingesetzt wird.
-
Beispielsweise
ist die Siliziumdioxidschicht 117 weniger dicht als die
Schicht 107 und absorbiert auch intensiver Wasser, was
zu einer Änderung
der inneren Spannung in der Schicht 117 führt. Typischerweise
weist das SACVD-TEOS-Siliziumdioxid eine moderate Zugspannung unmittelbar
nach der Abscheidung auf, die abnehmen kann und sich in Druckspannung
mit zunehmender Absorption von Wasser aus der Umgebungsatmosphäre umwandeln kann.
Beim Entfernen des absorbierten Wasser, beispielsweise durch Erwärmen des
Substrats, wird wiederum eine Zugspannung erzeugt, die größer als
die ursprüngliche
Zugspannung sein kann, die schließlich beim Abkühlen des
Substrats wieder erreicht wird. Somit durchläuft bei Kontakt mit Luft oder
Wasser die SACVD-TEOS-Siliziumdioxidschicht 117 eine Spannungshysterese,
die für
modernste Halbleiterbauelemente inadäquat sein kann, da Spannungs- und
Verformungs-Prozesstechnologien zunehmend wichtig werden für äußerst größenreduzierte
Bauelemente. Auf Grund der unterschiedlichen mechanischen Eigenschaften
der Schicht 117 und der Tatsache, dass ein intensiver Kontakt
mit Wasser während des
CMP-Prozesses auftreten kann, müssen
große Anstrengungen
unternommen werden, um neue CMP-Rezepte zu entwickeln. In Verbindung
mit einer geringen Abscheiderate im Vergleich zu den plasmaunterstützten CVD-TEOS-Siliziumdioxid ist
der Prozess zur Herstellung der dielektrischen Zwischenschicht,
d. h. eines Schichtstapels mit der Siliziumnitridschicht 109,
der Siliziumdioxidschicht 117 und der ARC-Schicht 108,
ein kostenintensiver Prozess und bringt weitere Probleme mit sich,
die mit den unterschiedlichen Filmeigenschaften der Siliziumdioxidschicht 117 in
Bezug auf CMP, Substrathandhabung, Verformungstechnologien und dergleichen
verknüpft sind.
-
Angesichts
der oben erkannten Probleme besteht ein Bedarf für eine kosteneffiziente Technik zur
Herstellung einer dielektrischen Zwischenschicht für die erste
Metallisierungsschicht, insbesondere für Bauelemente mit Zwischenräumen zwischen
Leitungen mit geringem Abstand von ungefähr 200 nm oder weniger.
-
Überblick über die
Erfindung
-
Im
Allgemeinen richtet sich die vorliegende Erfindung an eine Technik,
die die Herstellung einer dielektrischen Zwischenschicht über der
Bauteilschicht auf der Grundlage von Siliziumdioxid ermöglicht,
wobei in anschaulichen Ausführungsformen
der obere Bereich der Siliziumdioxidschicht durch gut etablierte
plasmaunterstützte
CVD-Techniken auf
der Grundlage von TEOS hergestellt wird, während ein unterer Bereich des
Siliziumdioxids durch eine Abscheidetechnik hergestellt wird, die
ein verbessertes Füllverhalten
bietet. Auf Grund der Abscheidung des Siliziumdioxids mit verbesserten
Füllverhalten
kann das anfängliche
Aspektverhältnis
selbst äußerst größenreduzierter
Bauelemente mit Zwischenräumen zwischen
eng beabstandeten Leitungen von ungefähr 200 nm oder weniger in effizienter
Weise verringert werden, so dass die plasmaunterstützte CVD-Abscheidetechniken
auf der Grundlage von TEOS, die für Bauelemente mit kritischen
Abmessungen von eng beabstandeten Leitungsstrukturen von 200 nm
und darüber
gut etabliert sind, weiterhin verwendbar sind, wodurch deutliche
Vorteile in Hinblick auf die Defektrate, die Verformungsprozesstechnologien,
Betriebskosten und dergleichen im Vergleich zu konventionellen Lösungen geboten
werden.
-
Gemäß einer
weiteren anschaulichen Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer
ersten Schicht mit einem ersten dielektrischen Material über einer
Struktur mit Leitungen und Zwischenräumen, wobei die erste dielektrische
Schicht in konformer Weise die Struktur bedeckt. Ferner wird eine
zweite Schicht mit einem zweiten dielektrischen Material über der
ersten dielektrischen Schicht gebildet, wobei die zweite Schicht lediglich
teilweise die Zwischenräume
auffüllt. Schließlich wird
eine dritte Schicht mit dem zweiten dielektrischen Material über der
zweiten Schicht mit einer plasmaunterstützten chemischen Dampfabscheidetechnik
so gebildet, um die Struktur zu umschließen.
-
Gemäß einer
noch weiteren anschaulichen Ausführungsform
der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer
dielektrischen Zwischenschicht zwischen einer Bauteilschicht mit eng
beabstandeten Leitungen und einer ersten Metallisierungsschicht
bereitgestellt. Das Verfahren umfasst das Abscheiden einer ersten
Schicht aus Siliziumdioxid über
der Bauteilschicht durch einen thermischen CVD-Prozess auf der Grundlage
von TEOS oder einen CVD-Prozess mit einem hochdichten Plasma. Anschließend wird
eine zweite Schicht aus Siliziumdioxidschicht auf der ersten Schicht
mittels eines plasmaunterstützten
CVD-Prozesses auf der Grundlage von TEOS abgeschieden. Schließlich wird die
zweite Schicht durch chemisch-mechanisches Polieren eingeebnet.
-
Gemäß einer
weiteren anschaulichen Ausführungsform
wird ein Verfahren zur Herstellung einer dielektrischen Zwischenschicht
zwischen einer Bauteilschicht mit eng beabstandeten Leitungen und einer
ersten Metallisierungsschicht bereitgestellt. Das Verfahren umfasst
das Abscheiden einer ersten Schicht aus der Siliziumdioxidschicht über der
Bauteilschicht durch einen thermischen CVD-Prozess auf der Grundlage
von TEOS oder einem CVD-Prozess mit hochdichtem Plasma. Anschließend wird eine Ätzstoppschicht
auf der ersten Schicht gebildet und eine zweite Schicht aus Siliziumdioxid
wird auf der ersten Schicht durch einen plasmaunterstützten CVD-Prozess
auf der Grundlage von TEOS abgeschieden. Schließlich wird die zweite Schicht
durch CMP eingeebnet.
-
Gemäß einer
noch weiteren Ausführungsform
der vorliegenden Erfindung umfasst ein Halbleiterbauelement eine
Bauteilschicht mit eng beabstandeten Leitungen und eine erste Metallisierungsschicht,
die über
der Bauteilschicht angeordnet ist. Das Halbleiterbauelement umfasst
ferner eine dielektrische Zwischenschicht, die zwischen der Bauteilschicht
und der ersten Metallisierungsschicht angeordnet ist, wobei die
dielektrische Zwischenschicht eine konforme Ätzstoppschicht, eine erste
Siliziumdioxidschicht, die auf der Ätzstoppschicht gebildet ist, und
eine zweite Siliziumdioxidschicht, die auf der ersten Siliziumdioxidschicht
gebildet ist, aufweist.
-
Gemäß einer
weiteren anschaulichen Ausführungsform
der vorliegenden Erfindung umfasst ein Halbleiterbauteilelement
eine Bauteilschicht mit eng beabstandeten Leitungen und eine erste
Metallisierungsschicht, die über
der Bauteilschicht angeordnet ist. Ferner umfasst das Bauelement
eine dielektrische Zwischenschicht, die zwischen der ersten Bauteilschicht
und der ersten Metallisierungsschicht angeordnet ist, wobei die
dielektrische Zwischenschicht eine erste Siliziumdioxidschicht,
die zumindest einen unteren Bereich der eng beabstandeten Leitungen umschließt, und
eine Ätzstoppschicht,
die über
der ersten Siliziumdioxidschicht ausgebildet ist, und eine zweite
Siliziumdioxidschicht, die über
der Ätzstoppschicht
gebildet ist, aufweist.
-
Kurze Beschreibung
der Zeichnungen
-
Weitere
Vorteile, Aufgaben und Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen auch aus der folgenden detaillierten Beschreibung deutlicher
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird; es zeigen:
-
1a und 1b schematisch
ein Halbleiterbauelement mit eng beabstandeten Leitungen während der
Herstellung einer dielektrischen Zwischenschicht für die erste
Metallisierungsschicht gemäß gut etablierter
konventioneller plasmaunterstützter
CVD-Siliziumdioxidabscheidetechniken
auf der Grundlage von TEOS für
Bauelemente der 90 nm-Technologie;
-
1c schematisch
ein konventionelles Halbleiterbauelement während der Herstellung der dielektrischen
Zwischenschicht mittels einer Siliziumdioxidabscheidetechnik mit
verbessertem Spaltenfüllverhalten
im Vergleich zu dem plasmaunterstützten CVD;
-
2a und 2b schematisch
ein Halbleiterelement während
diverser Herstellungsphasen bei der Ausbildung einer dielektrischen
Zwischenschicht gemäß anschaulicher
Ausführungsformen
der vorliegenden Erfindung; und
-
3 schematisch
ein Halbleiterbauelement während
der Herstellung einer dielektrischen Zwischenschicht, wobei eine
Siliziumdioxidunterseitenschicht mittels einer Abscheidetechnik
hergestellt werden kann mit verbesserten Füllverhalten, das weniger empfindlich
auf eine Beeinträchtigung
der Abscheiderate ist, das durch Siliziumnitrid hervorgerufen werden
kann.
-
Detaillierte Beschreibung
-
Obwohl
die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist,
wie sie in der folgenden detaillierten Beschreibung sowie in den
Zeichnungen dargestellt sind, sollte es selbstverständlich sein,
dass die folgende detaillierte Beschreibung sowie die Zeichnungen
nicht beabsichtigen, die vorliegende Erfindung auf die speziellen
offenbarten anschaulichen Ausführungsformen
einzuschränken,
sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich
die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich
durch die angefügten
Patentansprüche
definiert ist.
-
Die
vorliegende Erfindung beruht auf dem Konzept, dass das Aspektverhältnis von
leeren Zwischenräumen
zwischen eng beabstandeten Leitungen in effizienter Weise verringert
werden kann, indem zumindest ein Teil des leeren Zwischenraums durch
eine Abscheidetechnik mit verbesserten Spaltefüllverhalten aufgefüllt wird,
so dass dann gut etablierte Abscheidetechniken verwendet werden
können,
um den Großteil
des dielektrischen Materials zu bilden. Bekanntlich kann SACVD von
Siliziumdioxid auf der Basis von TEOS ein äußerst konformes Abscheideverhalten
liefern, oder gar ein fließähnliches Abscheideverhalten
zeigen, und damit es ermöglichen,
eine Leitungsstruktur zu einem gewissen Maße zu nivellieren, und dadurch
die Möglichkeit
zur Abscheidung des größeren Materialanteils
des Siliziumdioxids über
der vorgefüllten
Leitungsstruktur durch gut etablierte plasmaverstärkte CVD-Techniken
bietet. Folglich können
in den weiteren Herstellungsprozessen die gut bekannten Eigenschaften
des plasmaunterstützten
CVD-TEOS-Siliziumdioxids die Anwendung gut etablierter Prozessrezepte
ermöglichen,
wobei das Abscheiden des Hauptanteils des Siliziumdioxids mittels
der plasmaunterstützten
Abscheidetechnik mit hoher Rate dennoch einen hohen Durchsatz liefert,
wodurch deutlich die Betriebskosten im Vergleich zu einer vollständigen Abscheidung des
Siliziumdioxids durch SACVD oder HDP-SVD gesenkt werden. Mit Bezug
zu den 2a, 2b und 3 werden
weitere anschauliche Ausführungsformen
der vorliegenden Erfindung nunmehr beschrieben.
-
2a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit
einem Substrat 201, das ein beliebiges geeignetes Halbleitervollsubstrat,
etwa ein Siliziumsubstrat, sein kann, oder das ein isolierendes
Substrat mit einer darauf ausgebildeten kristallinen Siliziumschicht
sein kann. Insbesondere kann das Substrat 201 ein SOI-Substrat
repräsentieren,
da moderne integrierte Schaltungen zunehmend als SOI-Bauelemente
auf Siliziumbasis hergestellt werden. Das Substrat 201 kann
eine Bauteilschicht 202 aufweisen, die eine im Wesentlichen
kristalline Halbleiterschicht 210 enthält, in und auf der Schaltungselemente,
etwa Transistoren, Kondensatoren und dergleichen hergestellt sind.
Die Bauteilschicht 202 umfasst ferner eine Struktur 203, die über der
Halbleiterschicht 210 ausgebildet ist, und die eng beabstandete
Leitungen 204 mit einem minimalen Abstand 211 enthält, der
im Wesentlichen durch die spezifizierte Technologie und selbstverständlich durch
ein gewisses Maß an
Prozessschwankungen bestimmt ist. In speziellen Ausführungsformen
ist der Abstand 211 ungefähr 200 nm oder kleiner. In
anderen Ausführungsformen
kann der Abstand 211 ungefähr 180 nm oder weniger sein. Es
sollte beachtet werden, dass der Begriff „eng beabstandete Leitungen" beliebige benachbarte
Bereiche von Schaltungselementen, etwa von Bereichen von Gateelektroden,
Bereichen von Polysiliziumleitungen und dergleichen mit einschließen soll,
wobei zumindest ein leerer Zwischenraum zwischen zwei benachbarten
Leitungen oder Leitungsbereichen durch den Abstand 211 beschrieben
wird. In 2a sind die Leitungen 204 so
gezeigt, dass diese an deren Seitenwänden Abstandselemente 205 aufweisen,
da typischerweise Polysiliziumleitungen oder Gateelektroden mit
entsprechenden Seitenwandabstandselementen hergestellt werden. Die
Abstandselemente 205 können
im Wesentlichen aus Siliziumnitrid aufgebaut sein. Jedoch können in
anderen Ausführungsformen
die Leitungen 204 ohne die Abstandselemente 205 vorgesehen
sein, oder die Abstandselemente 205 können aus anderen dielektrischen Materialien,
etwa Siliziumdioxid, hergestellt sein. Das Bauelement 200 umfasst
ferner eine erste dielektrische Schicht, die auch als eine Ätzstoppschicht 209 bezeichnet
wird, die in einer speziellen Ausführungsform als eine äußerst konforme
Schicht mit einer Dicke vorgesehen ist, die zum zuverlässigen Anhalten eines
anisotropen Ätzprozesses
zur Ausbildung von Kontaktöffnungen
zu den Leitungen 204 und anderen Bauteilbereichen, die
in der Schicht 210 ausgebildet sind, erforderlich ist.
In einer Ausführungsform
kann die Ätzstoppschicht 209 aus
Siliziumnitrid aufgebaut sein, das eine ausgezeichnete Ätzselektivität zu Siliziumdioxid
aufweist. In anderen Ausführungsformen kann
die Ätzstoppschicht 209 andere
dielektrische Materialien, etwa Siliziumkarbid oder stickstoffangereichertes
Siliziumkarbid aufweisen. Über
der Ätzstoppschicht 209 ist
eine zweite dielektrische Schicht 217 gebildet, die in
einer speziellen Ausführungsform aus
Siliziumdioxid aufgebaut ist, wobei die Schicht 217 spezifische
Filmeigenschaften aufweist, wie sie im Wesentlichen durch die für die Herstellungsschicht 217 verwendeten
Abscheidetechnik bestimmt sind. Insbesondere ist die Schicht 217 in
einer fließartigen
Weise anstatt einer äußerst konformen
Weise ausgebildet, wodurch deutlich das Aspektverhältnis der
leeren Zwischenräume
zwischen den Leitungen 204 verringert wird. Eine dritte
dielektrische Schicht 207 ist über der zweiten Schicht 217 ausgebildet
und weist im Wesentlichen das gleiche Material, etwa Siliziumdioxid,
auf, wobei die Filmeigenschaften der Schicht 207 sich von
jener der Schicht 217 auf Grund der unterschiedlichen Abscheidetechnik
unterscheiden, die während
der Herstellung der Schicht 207 angewendet wird. Ferner
ist die Schicht 207 mit einer Dicke versehen, die ausreicht,
um die Struktur 203 vollständig zu umschließen und
um ausreichend überschüssiges Material
für eine
nachfolgende Einebnung bereitzustellen.
-
Ein
typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200,
wie es in 2a gezeigt ist, kann die folgenden
Prozesse umfassen. Nach der Herstellung von Schaltungselementen
und der Struktur 203 gemäß spezifizierter Entwurfsregeln,
die auch die Größe des Abstands 211 vorgeben,
und in Übereinstimmung
mit gut etablierten Prozesstechniken, die Photolithographie-, Abscheide-, Ätz-, Implantations-
und andere Techniken beinhalten, wird die äußerst konforme Ätzstoppschicht 209 gebildet,
beispielsweise durch plasmaunterstützte chemische Dampfabscheidung
auf der Grundlage von Silan und Ammoniak oder reinem Stickstoff
bei Temperaturen deutlich unterhalb 600°C, wenn die Ätzstoppschicht 209 in
Form einer Siliziumnitridschicht vorgesehen ist. Entsprechende Prozessrezepte
sind im Stand der Technik gut etabliert. In einigen Ausführungsformen,
wenn die Ätzstoppschicht 209 in
Form von Siliziumnitrid vorgesehen ist, wird deren Dicke so eingestellt,
um eine äußerst konforme Schicht
zu erreichen und kann im Bereich von ungefähr 5 bis 35 nm oder in anderen
Ausführungsformen von
ungefähr
10 bis 80 nm reichen. Wie ferner zuvor erwähnt wurde, gewinnen Spannungs-
und Verformungsprozesstechniken in modernsten Halbleiterbauelementen
zunehmend an Bedeutung, da beispielsweise die Kanalleitfähigkeit
von Transistorelementen in effizienter Weise durch Erzeugen von
Verformungen in den Kanalgebieten der Transistoren modifiziert werden
kann. Somit kann durch Einstellen der Spannung in der Ätzstoppschicht 209 auf
einen spezifizierten Wert eine entsprechende Verformung in den Leitungen 204 und
Gebieten unterhalb der Leitung 204 erreicht werden, wodurch
die Ladungsträgerbeweglichkeit
auf einen gewünschten
Wert eingestellt werden kann. Bekanntlich können die Spannungseigenschaften
von Siliziumnitrid von großen Zugspannungswerten
bis zu großen
Druckspannungswerten durch geeignetes Auswählen der Gasmischung, der Abscheiderate,
der Temperatur und insbesondere des Ionenbeschusses während der Abscheidung
eingestellt werden. Der Ionenbeschuss kann effizient eingestellt
werden, indem Doppel-Frequenz-Reaktoren verwendet werden, in denen
die Vorspannungsleistung dann so eingestellt wird, um die gewünschte Größe an Zugspannung
oder Druckspannung zu erreichen. Danach wird die Siliziumdioxidschicht 217 abgeschieden
mittels einer Technik mit gutem Spaltenfüllverhalten, etwa SA-CVD mit
Siliziumdioxid auf der Basis von TEOS und Ozon, oder durch CVD mit
hochdichtem Plasma auf der Grundlage von Silan oder TEOS und Sauerstoff
und Argon. Während
HDP-CVD-Siliziumdioxid ein ausgezeichnetes Spaltenfüllverhalten
und eine hohe Dichte zeigt, besitzt es im Allgemeinen ein hohe Druckspannung,
was in einigen Fällen
im Hinblick auf eine gewünschte
Spannungsprozesstechnologie nicht als geeignet erscheinen kann.
SA-CVD-Siliziumdoxid zeigt ein fließartiges Filmverhalten, besitzt
eine deutlich geringere Dichte im Vergleich zu dem plasmaunterstützten CVD-TEOS-Siliziumdioxid, besitzt
jedoch eine deutlich geringere innere Spannung, insbesondere wenn
die Absorption von Wasser reduziert oder vermieden wird. Unabhängig von
der angewendeten Prozesstechnik wird auf Grund des verbesserten Spaltenfüllverhaltens
im Vergleich zu dem plasmaunterstützten CVD-Prozess die Fähigkeit
zum Auffüllen der
leeren Zwischenräume
verbessert. Zu Beginn ist das Aspektverhältnis der leeren Zwischenräume durch
den Abstand 211 und eine Höhe 204a der Leitungen 204 bestimmt.
Nach dem Abscheiden der Schicht 217 ist das Aspektverhältnis des
verbleibenden Zwischenraums deutlich kleiner. Das verkleinerte Aspektverhältnis entspricht
einem Abstand 211b und einer Höhe 204b und vermindert
somit die Anforderungen für
einen nachfolgenden Abscheideschritt. Folglich kann der Hauptanteil
des dielektrischen Materials, der für das Einkapseln der Struktur 203 erforderlich
ist, durch gut etablierte plasmaunterstützte CVD-Techniken erfolgen,
ohne dass das Risiko der Erzeugung von Hohlräumen besteht. Daher wird in einer
speziellen Ausführungsform
die Schicht 207 als eine Siliziumdioxidschicht bereitgestellt
und wird durch plasmaunterstütztes
CVD auf der Grundlage von TEOS mit konventionellen Prozessrezepten
abgeschieden, um eine Dicke zu erreichen, die das Einebnen der Schicht 207 ohne
Freilegen von Bereichen der Schicht 217 ermöglicht.
Bekanntlich ermöglicht plasmaunterstütztes CVD
von Siliziumdioxid auf der Basis von TEOS eine hohe Abscheiderate
insbesondere im Vergleich zu dem SA-CVD-Prozess, wodurch ein hoher
Durchsatz beibehalten wird. In einer speziellen Ausführungsform
wird das Abscheiden der Schicht 217 und 207 in
einem Verbund-CVD-System ausgeführt,
das beispielsweise einen SA-CVD-Reaktor und einen plasmaunterstützten CVD-Reaktor
aufweist, wodurch ein hoher Durchsatz bei geringen Betriebskosten
erreicht werden kann, während
zusätzlich
die Gefahr der Wasserabsorption der Schicht 217 deutlich
reduziert wird, wodurch auch stabile Spannungsbedingungen innerhalb
der Schicht 217 erreichbar sind. Geeignete Verbund-CVD-Systeme können beispielsweise
das Producer-System
sein, das von Applied Materials, Inc. erhältlich ist. In anderen Ausführungsformen
kann das Verbundsystem auch eine Reaktionskammer zur Herstellung
der Ätzstoppschicht 209 sein,
oder der gleiche PE-CVD-Reaktor kann für die Herstellung der Ätzstoppschicht 209 und
der Siliziumdioxidschicht 207 verwendet werden.
-
In
einer weiteren Ausführungsform
kann eine Zwischenschicht zwischen den Siliziumdioxidschichten 217 und 207 gebildet
werden, beispielsweise, wenn ausgeprägtere feuchtigkeitsverhindernde
Eigenschaften gewünscht
werden, als sie durch die Schicht 207 erreichbar sind.
Beispielsweise kann eine zusätzliche
Siliziumnitridschicht auf der Schicht 217 gebildet werden,
um damit in effizienter Weise die Schicht 217 in Hinblick
auf die Wasserabsorption und die Spannungsstabilität zu passivieren.
In diesem Falle kann ein nachfolgender Ätzprozess zur Ausbildung von
Kontaktöffnungen
durch die Schichten 207, 217, 209 auf
die zusätzliche
Siliziumnitridschicht angepasst werden, die als eine weitere Ätzstoppschicht
dient.
-
Nach
der Ausbildung der Siliziumdioxidschicht 207 wird ein CMP-Prozess
ausgeführt,
wobei gut etablierte Prozessrezepte verwendbar sind, da die Eigenschaften
der Schicht 207 die gleichen sind wie in dem konventionellen
Falle, der in den 1a und 1b gezeigt
ist. Somit sind im Gegensatz zu dem konventionellen Prozessablauf,
wie er in Bezug zur 1c beschrieben ist, mühsame Entwicklungs- und
Testverfahren für
das CMP und die Scheibenhantierungsprozesse nicht erforderlich,
wodurch Produktionskosten eingespart werden.
-
2b zeigt
schematisch das Halbleiterbauelement 200 nach dem CMP-Prozess,
wodurch eine eingeebnete Siliziumdioxidschicht 207a erzeugt
wird. Ferner ist eine ARC-Schicht 208 auf
der Schicht 207a ausgebildet. Wie in dem konventionellen
Falle kann die ARC-Schicht 208 aus Siliziumoxidnitrid aufgebaut
sein und kann optische Eigenschaften und eine Schichtdicke so aufweisen,
dass dies mit der nachfolgenden Photolithographie verträglich ist.
D. h. ein Brechungsindex, ein Extinktionskoeffizient und eine Schichtdicke
der Schicht 208 sind an die Belichtungswellenlänge der
Photolithographie so angepasst, um die Rückreflektion in die Lackschicht,
die auf der Schicht 208 zu bilden ist, zu reduzieren.
-
Folglich
wird eine dielektrische Zwischenschicht 212 erhalten, die
die Schichten 209, 217, 207a und 208 enthält, durch
die entsprechende Kontaktöffnungen
(nicht gezeigt) gebildet werden können und die nachfolgend mit
einem geeigneten leitenden Material, etwa Wolfram, Wolframsilizid
oder dergleichen, gefüllt
werden. Danach kann die erste Metallisierungsschicht (nicht gezeigt)
auf der dielektrischen Zwischenschicht 212 durch gut etablierte
Techniken hergestellt werden. Auf Grund der Tatsache, dass selbst
für äußerst größenskalierte
Bauelemente mit Abständen 211 von
ungefähr
200 nm oder weniger eine hohlraumfreie Abscheidung von Siliziumdioxid erreichbar
ist, wobei die Filmeigenschaften, die im Wesentlichen die Eigenschaften
des CMP-Prozesses bestimmen, die gleichen sein können wie in konventionellen
plasmaunterstützten
CVD-Techniken, kann
eine hohe Gesamtabscheiderate für
die dielektrische Zwischenschicht 212 und damit geringere
Betriebskosten im Vergleich zu konventionellen Lösungen erreicht werden, die
das Abscheiden des Hauptanteils des Siliziumdioxids mittels Abscheidetechniken
mit verbesserten Spaltenfüllverhalten
beinhalten.
-
Mit
Bezug zu 3 werden weitere anschauliche
Ausführungsformen
der vorliegenden Erfindung beschrieben.
-
In 3 umfasst
ein Halbleiterbauelement 300 ein Substrat 301,
eine Bauteilschicht 302 mit einer Halbleiterschicht 310 und
einer Struktur 303 mit eng beabstandeten Leitungen 304.
Die Leitungen 304 können
Abstandselemente 305 aufweisen, und ein Abstand 311 zwischen
benachbarten Leitungen 304 kann ungefähr 200 nm oder weniger betragen. Eine
Siliziumdioxidschicht 317 ist über der Struktur 303 so
ausgebildet, um die Struktur 303 einzukapseln, wodurch
zumindest ein Teil des leeren Zwischenraums zwischen zwei benachbarten
Leitungen 304 gefüllt
ist. Wie zuvor dargestellt ist, kann die Siliziumdioxidschicht 317 im
Wesentlichen fließartige
Eigenschaften aufweisen, so dass eine Schichtdicke an der Oberseite
der Leitung 304, die als 304a bezeichnet ist,
deutlich kleiner als eine Schichtdicke 304b in den Zwischenräumen sein
kann. Die Schicht 317 kann beispielsweise durch SA-CVD
hergestellt werden und die Abscheiderate dieses Prozesses kann von
den Oberflächeneigenschaften
der darunter liegenden Materialien abhängen. Der SA-CVD-Prozess auf
der Grundlage von TEOS und Ozon kann eine reduzierte Abscheiderate
auf Siliziumnitrid aufweisen und daher kann es in einigen Ausführungsformen
vorteilhaft sein, im Hinblick auf eine verbesserte Abscheiderate,
das SA-CVD TEOS-Siliziumdioxid 317 direkt über der
Bauteilschicht 302 abzuscheiden, um damit das Aspektverhältnis der
Zwischenräume
zwischen den benachbarten Leitungen zu verringern, wie dies auch
mit Bezug zu 2a erläutert ist. Im Anschluss daran
kann eine Ätzstoppschicht 309 beispielsweise
auf der Grundlage von Siliziumnitrid gebildet werden, wobei die
Erfordernisse im Hinblick auf die Konformität geringer sind im Vergleich
zu der Schicht 209 in den 2a und 2b, da
das Aspektverhältnis,
das von dem Abscheidevorgang der Ätzstoppschicht 309 „gesehen
wird", kleiner ist
als in 2a.
-
Auf
Grund der Ätzstoppschicht 309 auf
der Schicht 317 wird die Schicht 317 passiviert,
wodurch die Stabilität
der Schicht 317 beispielsweise in Bezug auf die Wasserabsorption
und Spannungsvariationen verbessert wird. Danach wird der Hauptanteil
des Siliziumdioxids abgeschieden durch gut etablierte plasmaunterstützte CVD-Techniken,
um die Schicht 307 in ähnlicher
Weise zu bilden, wie dies mit Bezug zur 2a beschrieben
ist. Die weitere Bearbeitung für das
Bauelement 300 kann so fortgesetzt werden, wie dies mit
Bezug zu den 2a und 2b beschrieben
ist, d. h., die Schicht 307 wird durch CMP unter Anwendung
gut etablierter konventioneller Prozessrezepte eingeebnet und eine
entsprechende ARC-Schicht, etwa die Schicht 208, kann auf
der eingeebneten Schicht 307 gebildet werden. Danach wird
eine Photolithographie ausgeführt
und anisotrope Ätztechniken
können
verwendet werden, um Kontakte (nicht gezeigt) durch die Schichten 307, 309 und 317 zu
bilden. Es sollte beachtet werden, dass auf Grund der Lage der Ätzstoppschicht 309 über der Siliziumdioxidschicht 317,
der anisotrope Ätzprozess zunächst an
der Schicht 309 stoppt, die dann zu öffnen ist, und anschließend muss
der Ätzprozess
weitergeführt
werden, um die entsprechenden Öffnungen
durch die Schicht 317 zu bilden. Während dieses Ätzprozesses
können
die unterschiedlichen Schichtdicken 304a, 304b akzeptabel
sein, da der Ätzprozess äußerst selektiv
im Hinblick auf das darunter liegende Material sein kann, so dass
ein geringfügiger Anstieg
des Materialabtrags auf der Oberseite der Leitung 304 nicht
notwendigerweise den Ätzprozess negativ
beeinflusst. Auf Grund der erhöhten
Abscheiderate bei der Ausbildung der Schicht 317 und auf Grund
der geringeren Anforderungen in Bezug auf die Konformität der Ätzstoppschicht 309 kann
der Durchsatz im Vergleich zu konventionellen Lösungen weiter gesteigert werden.
-
Es
gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik
zur Herstellung einer dielektrischen Zwischenschicht bereit, wobei
Techniken mit hoher Abscheiderate mit Abscheidetechniken mit verbesserten
Spaltenfülleigenschaften
kombiniert sind, um damit gut etablierte Prozesstechniken auf Halbleiterbauelemente
mit verkleinerten kritischen Abmessungen anzuwenden. Insbesondere
wird der Hauptanteil des Materials einer dielektrischen Zwischenschicht
auf Siliziumdioxidbasis durch gut etablierte plasmaunterstützte CVD-Techniken
abgeschieden, selbst für
Halbleiterbauelemente der 90 nm-Technologie und darunter, wobei
gut etablierte CMP-Rezepte ebenso anwendbar sind, wodurch eine hohe
Produktionsausbeute und eine Reduzierung der Betriebskosten im Vergleich
zu konventionellen Lösungen
unter Anwendung thermischer CVD- oder CVD-Techniken mit hochdichtem
Plasma zur Ausbildung des Hauptanteils des Siliziumdioxids beibehalten
werden. Ferner kann die Spannungsbearbeitungstechnologie erleichtert
werden, da schichtinterne Spannungsvariationen verringert werden
können
und eine höhere
Flexibilität
bei der Einstellung eines gewünschten
Typs an Spannung unmittelbar über
der Bauteilschicht erreichbar ist.
-
Weitere
Modifizierungen und Variationen der vorliegenden Erfindung werden
für den
Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese
Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann
die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung
zu vermitteln. Selbstverständlich
sind die hierin gezeigten und beschriebenen Formen der Erfindung
als die gegenwärtig
bevorzugten Ausführungsformen
zu betrachten.