DE102004008497A1 - Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist - Google Patents
Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist Download PDFInfo
- Publication number
- DE102004008497A1 DE102004008497A1 DE102004008497A DE102004008497A DE102004008497A1 DE 102004008497 A1 DE102004008497 A1 DE 102004008497A1 DE 102004008497 A DE102004008497 A DE 102004008497A DE 102004008497 A DE102004008497 A DE 102004008497A DE 102004008497 A1 DE102004008497 A1 DE 102004008497A1
- Authority
- DE
- Germany
- Prior art keywords
- structured
- semiconductor structure
- cover layer
- area
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims description 83
- 230000008569 process Effects 0.000 claims description 41
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 29
- 229910052799 carbon Inorganic materials 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 26
- 238000011161 development Methods 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000002966 varnish Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 75
- 230000018109 developmental process Effects 0.000 description 19
- 230000008901 benefit Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004922 lacquer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Halbleiterstruktur (1) in einem Substrat (2), wobei die Halbleiterstruktur (1) mindestens zwei unterschiedlich zu strukturierende Bereiche (3, 4) aufweist. Nach einem Herstellen eines strukturierten ersten Bereiches (3) in dem Substrat (2), sodass die Halbleiterstruktur (1) einen nicht strukturierten zweiten Bereich (4) und den strukturierten ersten Bereich (3) aufweist, folgt ein Abscheiden einer Deckelschicht (5), welche über den strukturierten ersten Bereich (3) wächst, sodass die Deckelschicht (5) über dem strukturierten ersten Bereich (3) einen Verschluss (6) ausbildet, der den strukturierten ersten Bereich (3) zudeckelt. Daraufhin folgt ein Herstellen des strukturierten zweiten Bereiches (4), wobei der strukturierte erste Bereich (3) wenigstens von dem Verschluss (6) der Deckelschicht (5) geschützt bleibt. Abschließend erfolgt ein Entfernen der Deckelschicht (5) über der Halbleiterstruktur (1), welche nun zwei unterschiedlich strukturierte Bereiche (3, 4) aufweist.
Description
- Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist.
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist.
- Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in Bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.
- Bei der Herstellung von integrierten Schaltungen werden Schichten bzw. Schichtsysteme strukturiert. Die gleiche Schicht bzw. das gleiche Schichtsystem wird/werden in der Regel in verschiedenen aufeinanderfolgenden Verfahrensschritten und gegebenenfalls in verschiedenen Bereichen des Halbleitersubstrates unterschiedlich strukturiert. Bekanntermaßen werden auf bereits strukturierte Bereiche der Halbleiterstruktur erneut organische Antireflexschichten bzw. photoempfindliche Lacke aufgebracht und mittels beispielsweise Lithographie strukturiert, um in einem weiteren Verfahrensschritt die gewünschte Strukturierung durch Übertragung der Strukturen in die Schichtung bzw. Schichtsysteme vorzunehmen. Neben organischen Antireflexschichten werden auch Hartmasken (auch mehrlagig) eingesetzt, was zu einem mehrstufigen Strukturierungsprozess führen kann.
- Bekanntermaßen entstehen nach obigem Vorgehen folgende Probleme. Antireflexschichten bzw. Photolacke fließen in die vorhandenen bereits strukturierten Bereiche. In der Nähe der bereits strukturierten Bereiche kommt es zu einer Reduzierung der Dicke der Antireflexschicht bzw. des Photolackes. Die entstandene reduzierte Dicke in der Nähe der bereits strukturierten Bereiche reicht womöglich für nachfolgende Prozessschritte (z.B. Ätzungen) nicht mehr aus.
- Aufgrund des Hineinlaufens einer Antireflexschicht bzw. von Photolack in die bereits strukturierten Bereiche ist die Antireflexschicht bzw. der Photolack in den vorhandenen Strukturen viel dicker und kann daher gegebenenfalls nicht vollständig entfernt werden.
- Nach dem Stand der Technik sind bei der Verwendung von Hartmasken (einlagig oder mehrlagig) an den Flanken der bereits strukturierten Bereiche unterschiedliche Schichtdicken bis hin zu Abrissen der Hartmaskenschichten vorzufinden. Solche unterschiedlichen Schichtdicken bzw. Abrisse der Hartmaskenschichten sind typische Schwachstellen für die folgenden Prozessschritte (z.B, der Abriss einer SiON-Schicht auf einer Carbon-Hartmaske an einem bereits vorstrukturierten Bereich führt zu einem Angriff der Carbon-Hartmaske bei beispielsweise einem nachfolgenden Lithographie-Prozessschritt, wobei die durch die SiON-Schicht zu schützende Carbon-Hartmaske nachteiligerweise beschädigt bzw. zerstört wird).
- Außerdem werden, wie bereits oben erwähnt, die verwendeten Hartmasken auch in den bereits strukturierten Bereichen abgeschieden. Wegen der veränderten Schichtdicken in und nahe der bereits strukturierten Bereiche und/oder der verschiedenen Materialeigenschaften der Untergründe der bereits strukturierten Bereiche ist das spätere Entfernen (Strippen) der Hartmaske erschwert bzw. nicht möglich.
- Bekanntermaßen wird versucht, oben genannte Probleme durch den Einsatz des folgenden Verfahrens zu lösen. Die bereits strukturierten Bereiche werden durch eine planarisierende organische Schicht aufgefüllt. Das überstehende bzw. überschüssige Material wird in einem sogenannten Recess- Schritt wieder entfernt. Die Nachteile hier sind folgende. Der Prozessablauf weist eine erhöhte Komplexität auf und verursacht dadurch erhöhte Kosten. Außerdem wird durch den Einsatz der planarisierenden organischen Schicht die Prozesstemperatur für nachfolgende Verfahrensschritte eingeschränkt, da die organischen Füllmaterialien nur eingeschränkt temperaturstabil sind.
- Die Aufgabe der vorliegenden Erfindung besteht darin, ein einfaches und sicheres Herstellungsverfahren für eine Halbleiterstruktur mit mindestens zwei unterschiedlich zu strukturierenden Bereichen anzugeben.
- Erfindungsgemäß wird diese Aufgabe durch das im Anspruch 1 angegebene Herstellungsverfahren gelöst.
- Demnach wird das die Aufgabe lösende Herstellungsverfahren mit den folgenden Schritten bereitgestellt: Herstellen eines strukturierten ersten Bereiches in dem Substrat, sodass die Halbleiterstruktur einen nicht-strukturierten zweiten Bereich und den strukturierten ersten Bereich aufweist. Anschließendes Abscheiden einer Deckelschicht, welche über den strukturierten ersten Bereich wächst, sodass die Deckelschicht über dem strukturierten ersten Bereich einen Verschluss ausbildet, der den strukturierten ersten Bereich zudeckelt. Nun folgt ein Herstellen des strukturierten zweiten Bereiches, wobei der strukturierte erste Bereich wenigstens von dem Verschluss der Deckelschicht geschützt bleibt. Abschließendes Entfernen der Deckelschicht über der Halbleiterstruktur, welche damit zwei unterschiedlich strukturierte Bereiche aufweist.
- Ein Vorteil des erfindungsgemäßen Verfahrens liegt insbesondere darin, dass durch die Deckelschicht, die in einer Art und Weise abgeschieden wird, bestehende strukturierte Bereiche von ihr geschlossen überdeckt werden, die bereits strukturierten Bereiche für folgende Verfahrensschritte geschützt bleiben. Insbesondere können Antireflexschichten bzw. Photolacke nicht mehr in die bereits strukturierten Bereiche fließen.
- Ein weiterer Vorteil der Erfindung liegt darin, dass bei geeigneter Wahl des Materials der Deckelschicht, diese gleichzeitig für andere Zwecke, im besonderen selbst als Hartmaske, genutzt werden kann.
- In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Herstellungsverfahrens.
- Gemäß einer bevorzugten Weiterbildung wird das Abdeckeln des strukturierten ersten Bereiches durch eine Deckelschicht und das Herstellen des strukturierten zweiten Bereiches mittels folgender Verfahrensschritte bereitgestellt: Abscheiden einer Deckelschicht an den horizontalen Ebenen der Halbleiterstruktur, wobei die Deckelschicht über den strukturierten ersten Bereich wächst, sodass die Deckelschicht über den strukturierten ersten Bereich einen Verschluss ausbildet, der den strukturierten ersten Bereich zudeckelt, und über der Halbleiterstruktur eine horizontale Oberfläche ausbildet. Anschließendes Versehen einer ersten Barriereschicht über der horizontalen Oberfläche der Deckelschicht und ein Versehen einer zweiten Barriereschicht über der ersten Barriereschicht. Es folgt ein Versehen einer Struktur mittels einer ersten Maske für den noch nicht strukturierten zweiten Bereich über der Halbleiterstruktur sowie ein Übertragen der Struktur in die zweite Barriereschicht, sodass die aufgrund der Struktur zu entfernenden Bereiche der zweiten Barriereschicht zur Ausbildung eines Prozessfensters selektiv entfernt werden. Daraufhin erfolgt ein Übertragen der Struktur in die erste Barriereschicht, sodass die aufgrund der Struktur zu entfernenden Bereiche der ersten Barriereschicht zur weiteren Ausbildung des Prozessfensters selektiv entfernt werden und ein Übertragen der Struktur in die Deckelschicht, sodass die aufgrund der Struktur zu entfernenden Bereiche der Deckelschicht selektiv entfernt werden, wodurch das Prozessfenster zur weiteren Strukturierung des zweiten Bereiches weiter ausgebildet wird. Abschließendes Herstellen des strukturierten zweiten Bereiches nach bekannten Verfahrensschritten in dem Prozessfenster, wobei der strukturierte erste Bereich wenigstens von dem Verschluss der Deckelschicht geschützt bleibt.
- Ein Vorteil dieser bevorzugten Weiterbildung ist, dass durch obige Verfahrensschritte eine Strukturierung der unterschiedlich zu strukturierenden Bereiche gezeigt wird. Außerdem wird durch das Überwachsen des bereits strukturierten ersten Bereiches durch die Deckelschicht zum einen die Dichtigkeit der zusätzlichen Barriereschichten gewährleistet und zum anderen kann der Entfernungsprozess bzw. Stripprozess einfach gehalten werden.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die Deckelschicht eine Carbon-Hartmaske.
- Ein Vorteil dieser bevorzugten Weiterbildung ist, dass durch den Einsatz von Carbon als überwachsende und verschließende Deckelschicht die gute Lichtabsorption von Carbon genutzt werden kann, um auf eine zusätzliche organische Antireflexschicht verzichten zu können. Carbon besitzt hervorragende Hartmaskeneigenschaften.
- Gemäß einer weiteren besonders bevorzugten Weiterbildung wird die Carbon-Hartmaske mittels eines Plasma-Chemischen Gasphasenabscheidungsprozesses (Plasma-Enhanced Chemical-Vapor-Deposition, PECVD) abgeschieden, wobei die Prozessparameter mit 200 bis 1000 sccm, vorzugsweise 350 sccm, für die C3H6-Flussrate, 3000 bis 20000 sccm, vorzugsweise 8000 sccm, für die He-Flussrate, 3.5 bis 10 Torr, vorzugsweise 5.5 Torr, für den Prozessdruck und 800 bis 3000 Watt, vorzugsweise 1600 Watt, für die Hochfrequenzenergie bestimmt sind.
- Ein Vorteil dieser besonders bevorzugten Weiterbildung ist, dass mittels des PECVD-Verfahrens mit den oben angegebenen Prozessparametern Überhänge über darunterliegende, bestehende Strukturen geschaffen werden, wobei die geschaffenen Überhänge Überhangswinkel von 35°–55° aufweisen. Die Überhänge der Carbon-Hartmake deckeln vorteilhafterweise die darunterliegenden, bereits strukturierten Bereiche zu, sodass die darunterliegenden, bereits strukturierten Bereiche für folgende Prozesse, bspw. Ätzprozesse, geschützt bleiben.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die erste Barriereschicht eine SiON-Schicht.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die zweite Barriereschicht ein photoempfindlicher Lack.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die erste Maske eine Photomaske.
- Gemäß einer weiteren bevorzugten Weiterbildung bildet der strukturierte erste Bereich einen elektrischen Kontakt einer Bitleitung einer DRAM-Speicherzelle innerhalb des Substrates aus.
- Gemäß einer weiteren bevorzugten Weiterbildung wird der elektrische Kontakt einer Bitleitung einer DRAM-Speicherzelle durch zwei mittels jeweils eines Siliziumnitrides (SiN) isolierten Wortleitungen der DRAM-Speicherzellen geführt.
- Gemäß einer weiteren bevorzugten Weiterbildung bildet der strukturierte zweite Bereich einen CS-Kontakt einer DRAM-Speicherzelle aus.
- Gemäß einer weiteren bevorzugten Weiterbildung bildet ein Borphosphorsilikatglas (BPSK) eine Isolierschicht zwischen dem CS-Kontakt und dem Kontakt der Bitleitung der DRAM- Speicherzelle aus, wobei dabei der zu strukturierende zweite Bereich mit dem Borphosphorsilikatglas versehen ist.
- Gemäß einer weiteren bevorzugten Weiterbildung wird das Übertragen der Struktur in die erste Barriereschicht, die SiON-Schicht, mittels eines anisotropen, fluorbasierten Ätzprozesses zur Ausbildung des Prozessfensters vorgenommen.
- Gemäß einer weiteren bevorzugten Weiterbildung ist die selektive Entfernung der Carbon-Hartmaske ein anisotropes, trockenes Ätzen mit einem Sauerstoffplasma, wobei dabei ebenso der gesamte photoempfindliche Lack über der Halbleiterstruktur entfernt wird.
- Ein Vorteil dieser bevorzugten Weiterbildung ist, dass für die selektive Entfernung der Carbon-Hartmaske und dem Entfernen des photoempfindlichen Lackes über der Halbleiterstruktur aufgrund der ähnlichen Materialeigenschaften der Carbon-Hartmaske und des photoempfindlichen Lackes nur ein einziger Verfahrensschritt zur Entfernung notwendig ist. Vorteilhafterweise bedeutet eine Reduzierung der Verfahrensschritte Kostenvorteile in der Herstellung der Halbleiterstruktur.
- Gemäß einer weiteren bevorzugten Weiterbildung folgt auf das Übertragen der Struktur in die Deckelschicht ein Rückätzprozess des Borphosphorsilikatglases in dem Prozessfenster mittels eines anisotropen, fluorbasierten Prozesses, wobei dabei ebenso die gesamte SiON-Schicht über der Halbleiterstruktur entfernt wird.
- Ein Vorteil dieser bevorzugten Weiterbildung ist, dass für die weitere Ausbildung des Prozessfensters in das Borphosphorsilikatglas sowie für die Entfernung der gesamten SiON-Schicht nur ein einziger Verfahrensschritt notwendig ist. Vorteilhafterweise bedeutet eine Reduzierung der Verfahrensschritte für die Herstellung der Halbleiterstruktur eine Senkung der Kosten.
- Gemäß einer weiteren bevorzugten Weiterbildung ist der Entfernschritt der Carbon-Hartmaske über der Halbleiterstruktur ein isotropes, trockenes Ätzen mit einem Sauerstoffplasma.
- Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
-
1 bis6 zeigen schematische Darstellungen aufeinanderfolgender Verfahrensstadien eines Herstellungsverfahrens als Ausführungsform der vorliegenden Erfindung. - In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
- In
1 bezeichnet Bezugszeichen1 eine Halbleiterstruktur, welche zwei unterschiedlich zu strukturierende Bereiche, den ersten Bereich3 und den zweiten Bereich4 , aufweist.1 zeigt, dass das Siliziumsubstrat2 in dem ersten Bereich3 bereits strukturiert ist. Der strukturierte erste Bereich3 weist zwei Wortleitungen16 , welche jeweils aus einem Teil Wolfram 16-A und einem Teil Polysilizium 16-B bestehen, einer DRAM-Speicherzelle auf. Die beiden Wortleitungen16 sind jeweils mittels eines Siliziumnitrids17 isoliert. - Zwischen den isolierten Wortleitungen
16 wird ein elektrischer Kontakt einer Bitleitung15 einer DRAM-Speicherzelle über das Siliziumsubstrat2 angeschlossen. - Borphosphorsilikatglas
18 wirkt als Isolierschicht, welche die verschiedenen elektrischen Kontakte der DRAM-Speicherzelle voneinander isoliert hält. - Der elektrische Kontakt einer Bitleitung
15 der vorliegenden Halbleiterstruktur1 wird über ein Loch in dem Borphosphorsilikatglas18 nach oben hin kontaktiert. - Ziel der vorliegenden Erfindung ist es, den bereits strukturierten ersten Bereich
3 derart zu schützen, dass der noch nicht strukturierte zweite Bereich4 ohne Beeinträchtigung des ersten Bereiches3 strukturiert werden kann. - Weiter mit Bezug auf
2 wird dann als Deckelschicht5 eine Carbon-Hartmaske auf dem Halbleitersubstrat1 , und zwar auf den horizontalen Ebenen7 der Halbleiterstruktur1 , abgeschieden. Es wird zwar zu Beginn der Abscheidung auch innerhalb des bereits strukturierten Bereiches3 Material der Carbon-Hartmaske5 abgeschieden, aber sobald der strukturierte erste Bereich3 mittels des Carbons5 , das auf dem Borphosphorsilikatglas18 abgeschieden wird, zugewachsen ist und den Verschluss6 aus der Deckelschicht bzw. aus der Carbon-Hartmaske5 ausbildet, wird der bereits strukturierte Bereich3 sowohl vor nachfolgendem Carbon als auch bei weiteren Prozessschritten geschützt. - Des Weiteren zeigt
2 , dass die aufwachsende Carbon-Hartmaske5 Überhänge mit jeweils einem Überhangswinkel von 55° ausbildet. Die Überhänge der Carbon-Hartmaske5 bilden im Wesentlichen den Verschluss6 aus. - Nachfolgend wird eine dünne SiON-Schicht
9 abgeschieden. - In einem weiteren Prozessschritt wird nach
2 eine zweite Barriereschicht10 , z. B. photoempfindlicher Lack, abgeschieden. - Bei der Abscheidung des photoempfindlichen Lackes ist es kein unüblicher Fall, dass der aufgebrachte photoempfindliche Lack nicht den technischen Anforderungen entspricht und wieder entfernt werden muss, um eine neue Schicht von photoempfindlichem Lack abzuscheiden. Die SiON-Schicht
9 hat die Funktion, das Entfernen und das erneute Aufbringen des photoempfindlichen Lackes10 möglichst einfach zu gestalten. - Außerdem hat aufgrund der dünnen SiON-Schicht
9 der Photolack10 keine Berührebene mit der bereits aufgebrachten Carbon-Hartmaske5 . Eine Kontamination der Carbon-Hartmaske5 aufgrund des aufgebrachten Photolackes10 kann mittels der SiON-Schicht9 vermieden werden. - Weiter mit Bezug auf
3 wird, nachdem auf die Halbleiterstruktur1 mittels einer Photomaske eine Struktur zur Strukturierung des zweiten Bereiches4 aufgebracht worden ist, die Struktur in die zweite Barriereschicht10 , die SiON-Schicht, übertragen, sodass die aufgrund der Struktur zu entfernenden Bereiche der zweiten Barriereschicht10 zur Ausbildung eines Prozessfensters12 selektiv entfernt werden. - In einem folgenden Verfahrensschritt wird die SiON-Schicht
9 mittels eines anisotropen, fluorbasierten Ätzprozesses zur weiteren Ausbildung des Prozessfensters12 rückgeätzt. - Weiter mit Bezug auf
4 wird die Carbon-Hartmaske5 mittels eines anisotropen, trockenen Ätzens mit einem Sauerstoffplasma in dem Prozessfenster12 selektiv entfernt, wobei ebenso der gesamte photoempfindliche Lack10 über der Halbleiterstruktur1 entfernt wird. - Weiter mit Bezug auf
5 wird in dem Prozessfenster12 das Borphosphorsilikatglas18 in dem zweiten Bereich4 mittels eines anisotropen, fluorbasierten Prozesses rückgeätzt, wobei dabei ebenso die gesamte SiON-Schicht9 über der Halbleiterstruktur1 entfernt wird. - Daraufhin folgt ein Herstellen des strukturierten zweiten Bereiches
4 (nicht gezeigt) nach bekannten Verfahrensschrit ten, wobei der strukturierte erste Bereich3 wenigstens von dem Verschluss6 der Deckelschicht5 geschützt bleibt. - Weiter mit Bezug auf
6 wird die Deckelschicht5 , die Carbon-Hartmaske, über der Halbleiterstruktur1 entfernt, sodass zwei unterschiedlich strukturierte Bereiche, der erste Bereich3 und der zweite Bereich4 , ausgebildet und freigelegt sind. - Außerdem wird durch diesen Entfernungsschritt der innerhalb des strukturierten ersten Bereiches aufgebrachte Teil der Deckelschicht
5 entfernt. - Obwohl die vorliegende Erfindung vorstehende anhand eines bevorzugten Ausführungsbeispieles beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
- Insbesondere ist die Auswahl der Materialien, im besonderen der Barriereschichten und der zu strukturierenden Bereiche, nur beispielhaft und kann in vielerlei Art variiert werden.
-
- 1
- Halbleiterstruktur
- 2
- Substrat, z.B. Siliziumsubstrat
- 3
- erster Bereich der Halbleiterstruktur
- 4
- zweiter Bereich der Halbleiterstruktur
- 5
- Deckelschicht, z.B. Carbon-Hartmaske
- 6
- Verschluss
- 7
- horizontale Ebenen der Halbleiterstruktur
- 8
- horizontale Oberfläche der Deckelschicht
- 9
- erste Barriereschicht, z.B. SiON-Schicht
- 10
- zweite Barriereschicht, z.B. photoempfindlicher Lack
- 12
- Prozessfenster
- 15
- elektrischer Kontakt einer Bitleitung
- 16
- Wortleitung
- 16-A
- Wolfram
- 16-B
- Polysilizium
- 17
- Siliziumnitrid
- 18
- Borphosphorsilikatglas (BPSG)
Claims (15)
- Herstellungsverfahren für eine Halbleiterstruktur (
1 ) in einem Substrat (2 ), wobei die Halbleiterstruktur (1 ) mindestens zwei unterschiedlich zu strukturierende Bereiche (3 ,4 ) aufweist, mit den Verfahrensschritten: (a) Herstellen eines strukturierten ersten Bereiches (3 ) in dem Substrat (2 ), sodass die Halbleiterstruktur (1 ) einen nicht-strukturierten zweiten Bereich (4 ) und den strukturierten ersten Bereich (3 ) aufweist; (b) Abscheiden einer Deckelschicht (5 ), welche über den strukturierten ersten Bereich (3 ) wächst, sodass die Deckelschicht (5 ) über dem strukturierten ersten Bereich (3 ) einen Verschluss (6 ) ausbildet, der den strukturierten ersten Bereich (3 ) zudeckelt; (c) Herstellen des strukturierten zweiten Bereiches (4 ), wobei der strukturierte erste Bereich (3 ) wenigstens von dem Verschluss (6 ) der Deckelschicht (5 ) geschützt bleibt; und (d) Entfernen der Deckelschicht (5 ) über der Halbleiterstruktur (1 ), welche die zwei unterschiedlich strukturierten Bereiche (3 ,4 ) aufweist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verfahrensschritte (b) und (c) mittels folgender Verfahrenschritte bereitgestellt werden: (b1) Abscheiden einer Deckelschicht (
5 ) an den horizontalen Ebenen (7 ) der Halbleiterstruktur (1 ), wobei die Deckelschicht (5 ) über den strukturierten ersten Bereich (3 ) wächst, sodass die Deckelschicht (5 ) über dem strukturierten ersten Bereich (3 ) einen Verschluss (6 ) ausbildet, der den strukturierten ersten Bereich (3 ) zudeckelt, und über der Halbleiterstruktur (1 ) eine horizontale Oberfläche (8 ) ausbildet; (b2) Versehen einer ersten Barriereschicht (9 ) über der horizontalen Oberfläche (8 ) der Deckelschicht (5 ); (b3) Versehen einer zweiten Barriereschicht (10 ) über der ersten Barriereschicht (9 ); (b4) Versehen einer Struktur mittels einer ersten Maske für den noch nicht strukturierten zweiten Bereich (4 ) über der Halbleiterstruktur (1 ); (b5) Übertragen der Struktur in die zweite Barriereschicht (10 ), sodass die aufgrund der Struktur zu entfernenden Bereiche der zweiten Barriereschicht (10 ) zur Ausbildung eines Prozessfensters (12 ) selektiv entfernt werden; (b6) Übertragen der Struktur in die erste Barriereschicht (9 ), sodass die aufgrund der Struktur zu entfernenden Bereiche der ersten Barriereschicht (9 ) zur weiteren Ausbildung des Prozessfensters (12 ) selektiv entfernt werden; (b7) Übertragen der Struktur in die Deckelschicht (5 ), sodass die aufgrund der Struktur zu entfernenden Bereiche der Deckelschicht (5 ) selektiv entfernt werden, wodurch das Prozessfenster (12 ) zur weiteren Strukturierung des zweiten Bereiches (4 ) weiter ausgebildet wird; (c1) Herstellen des strukturierten zweiten Bereiches (4 ) nach bekannten Verfahrensschritten in dem Prozessfenster (12 ), wobei der strukturierte erste Bereich (3 ) wenigstens von der Deckelschicht (5 ) geschützt bleibt. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Deckelschicht (
5 ) eine Carbon-Hartmaske ist. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Carbon-Hartmaske mittels eines Plasma-Chemischen Gasphasenabscheidungsprozesses abgeschieden wird, wobei die Prozessparameter mit 200 bis 1000 sccm, vorzugsweise 350 sccm, für die C3H6-Flussrate, 3000 bis 20000 sccm, vorzugsweise 8000 sccm, für die He-Flussrate, 3.5 bis 10 Torr, vorzugsweise 5.5 Torr, für den Prozessdruck und 800 bis 3000 Watt, vorzugsweise 1600 Watt, für die Hochfrequenzenergie bestimmt sind.
- Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Barriereschicht (
9 ) eine SiON-Schicht ist. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Barriereschicht (
10 ) ein photoempfindlicher Lack ist. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Maske eine Photomaske ist.
- Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste strukturierte Bereich (
3 ) nach dem Verfahrensschritt (a) einen elektrischen Kontakt einer Bitleitung (15 ) einer DRAM-Speicherzelle innerhalb des Substrates (2 ) ausbildet. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der elektrische Kontakt einer Bitleitung (
15 ) durch zwei mittels jeweils eines Siliziumnitrides (17 ) isolierten Wortleitungen (16 ) der DRAM-Speicherzellen geführt wird. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der zweite strukturierte Bereich (
4 ) einen CS-Kontakt einer DRAM-Speicherzelle ausbildet. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Borphosphorsilikatglas (
18 ) als Isolierschicht zwischen dem CS-Kontakt und dem Kontakt der Bitleitung (15 ) der DRAM-Speicherzellevorgesehen ist. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Verfahrensschritt (b6) die SiON-Schicht (
9 ) mittels eines anisotropen, fluorbasierten Prozesses zur Ausbildung des Prozessfensters (12 ) rückgeätzt wird. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die selektive Entfernung der Carbon-Hartmaske (
5 ) nach Verfahrensschritt (b7) ein anisotropes, trockenes Ätzen mit einem Sauerstoffplasma ist, wobei ebenso der gesamte photoempfindliche Lack (10 ) über der Halbleiterstruktur (1 ) entfernt wird. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Verfahrensschritt (b7) in dem Prozessfenster (
12 ) das Borphosphorsilikatglas (18 ) mittels eines anisotropen, fluorbasierten Prozesses rückgeätzt wird, wobei ebenso die gesamte SiON-Schicht (9 ) über der Halbleiterstruktur (1 ) entfernt wird. - Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Entfernung der Carbon-Hartmaske (
5 ) nach Verfahrensschritt (d) ein isotropes, trockenes Ätzen mit einem Sauerstoffplasma ist.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004008497A DE102004008497A1 (de) | 2004-02-20 | 2004-02-20 | Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist |
| US11/061,731 US7220664B2 (en) | 2004-02-20 | 2005-02-22 | Fabrication method for semiconductor structure in a substrate, the semiconductor structure having at least two regions that are to be patterned differently |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004008497A DE102004008497A1 (de) | 2004-02-20 | 2004-02-20 | Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102004008497A1 true DE102004008497A1 (de) | 2005-09-08 |
Family
ID=34832896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102004008497A Withdrawn DE102004008497A1 (de) | 2004-02-20 | 2004-02-20 | Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7220664B2 (de) |
| DE (1) | DE102004008497A1 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19940581C2 (de) * | 1999-08-26 | 2001-07-26 | Infineon Technologies Ag | Verfahren zur Herstellung integrierter Sensoren |
| DE10153310A1 (de) * | 2001-10-29 | 2003-05-22 | Infineon Technologies Ag | Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159840A (en) * | 1999-11-12 | 2000-12-12 | United Semiconductor Corp. | Fabrication method for a dual damascene comprising an air-gap |
-
2004
- 2004-02-20 DE DE102004008497A patent/DE102004008497A1/de not_active Withdrawn
-
2005
- 2005-02-22 US US11/061,731 patent/US7220664B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19940581C2 (de) * | 1999-08-26 | 2001-07-26 | Infineon Technologies Ag | Verfahren zur Herstellung integrierter Sensoren |
| DE10153310A1 (de) * | 2001-10-29 | 2003-05-22 | Infineon Technologies Ag | Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050191843A1 (en) | 2005-09-01 |
| US7220664B2 (en) | 2007-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102016100766B4 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
| EP1444724B1 (de) | Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte | |
| DE69935100T2 (de) | Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske | |
| DE4314360C2 (de) | Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben | |
| DE102007026372B4 (de) | Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung | |
| DE102010064289B4 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
| DE102005020060B4 (de) | Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske | |
| DE102005020132A1 (de) | Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht | |
| DE19860780A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
| DE3140890A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
| DE60206012T2 (de) | Verfahren zur Herstellung einer T-förmigen Elektrode | |
| DE19838847B4 (de) | Verfahren zum Vermindern der Intensität von während des Prozesses der Photolithographie auftretenden reflektierten Strahlen | |
| DE102004036753B4 (de) | Verfahren zur Herstellung einer stickstofffreien ARC-Deckschicht | |
| DE10334406A1 (de) | Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß | |
| DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
| DE102004008497A1 (de) | Herstellungsverfahren für eine Halbleiterstruktur in einem Substrat, wobei die Halbleiterstruktur mindestens zwei unterschiedlich zu strukturierende Bereiche aufweist | |
| EP1446829B1 (de) | Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat | |
| DE102006015096B4 (de) | Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht | |
| DE19742397C2 (de) | Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben | |
| DE102004005992B3 (de) | Herstellungsverfahren für eine Halbleiterstruktur | |
| DE10104265A1 (de) | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
| EP1198833B1 (de) | Verfahren zur herstellung eines halbleiterspeicherbauelements | |
| DE10249216B3 (de) | Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur | |
| DE10066082A1 (de) | Gezielte lokale Erzeugung von Öffnung in einer Schicht | |
| WO2004003998A1 (de) | Verfahren zur herstellung von kontakten zu teilen eines in einem halbleitersubstrat integrierten bauelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ON | Later submitted papers | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| 8139 | Disposal/non-payment of the annual fee |