DE102004007105A1 - Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe - Google Patents

Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe Download PDF

Info

Publication number
DE102004007105A1
DE102004007105A1 DE102004007105A DE102004007105A DE102004007105A1 DE 102004007105 A1 DE102004007105 A1 DE 102004007105A1 DE 102004007105 A DE102004007105 A DE 102004007105A DE 102004007105 A DE102004007105 A DE 102004007105A DE 102004007105 A1 DE102004007105 A1 DE 102004007105A1
Authority
DE
Germany
Prior art keywords
blocking
semiconductor wafer
area
images
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004007105A
Other languages
English (en)
Other versions
DE102004007105B4 (de
Inventor
Wolfgang Bergner
Xiaochun Linda Chen
Stephan Kudelka
Franz Zach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102004007105A1 publication Critical patent/DE102004007105A1/de
Application granted granted Critical
Publication of DE102004007105B4 publication Critical patent/DE102004007105B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren, mit dem durch Ätzvorgänge verursachte Schäden an der Kante der Halbleiterscheibe durch Ausbilden eines Randes aus Photoresist oder anderen Materialien vermieden werden, wobei der Rand an der Außenkante der Halbleiterscheibe mit einer Dicke ausgebildet wird, die bewirkt, dass die auf den Rand projezierten Bilder unscharf genug sind, dass sie nicht entwickelt werden und dass das Ätzen nur im inneren Bereich stattfindet.

Description

  • Die vorliegende Erfindung betrifft Lithographieverfahren bei der Bearbeitung integrierter Schaltungen und insbesondere bei der Strukturierung von Halbleiterscheiben vor einem Ätzschritt.
  • Bei der Bearbeitung integrierter Schaltungen besteht eine Standardabfolge von Arbeitsschritten darin, eine Materialschicht und anschließend eine Photoresistschicht aufzubringen, den Photoresist durch Projizieren einer Struktur und Entwickeln des Resists zu strukturieren, so dass sich eine Struktur mit offenen Bereichen ergibt, die das Material freilegen, während die anderen Bereiche noch von dem Photoresist abgedeckt sind Beim Ätzvorgang wird Wärme erzeugt, so dass die Struktur vorzugsweise bis an die Ränder der Halbleiterscheibe ausgedehnt wird, obwohl nur ein Teil der integrierten Schaltung am Rand der Halbleiterscheibe vorhanden ist und daher nicht funktionsfähig sein wird. Grund dafür ist, dass die Ätzung des Teilchips am Rand der Halbleiterscheibe in der Regel dazu führt, dass sich die durch das Ätzen verursachte Wärme gleichmäßiger ausdehnt, als dies ansonsten der Fall wäre, was zu einer geringeren Beanspruchung der Halbleiterscheibe, sowie zu einem geringeren Auftreten von Verzerrungen führt.
  • Obwohl dieser Ansatz mit der Verminderung der Beanspruchung seinen Hauptzweck erfüllt, hat er dennoch den Nachteil, dass er während der Grabenkondensatorätzung bisweilen die Bildung von dicht aneinander liegenden schmalen Rissen in der Silizium-Halbleiterscheibe, dem sogenannten „black silicon", zulässt oder gar verstärkt. Der Begriff „black silicon" bezieht sich auf das dunkle Erscheinungsbild bei Lichteinfall, was darauf beruht, dass die schmalen splitterartigen Siliziumstrukturen in hohem Maße Licht absorbieren. Die schmalen Siliziumsplitter zwischen den Rissen neigen bei nachfolgender Bearbeitung zum Abbrechen, wodurch Partikel entstehen, die Schäden an der integrierten Schaltung und andere Probleme verursachen.
  • Ein bekanntes Verfahren zum Vermeiden von „black silicon" ist die Verwendung von „Schattenringen" in manchen Ätzwerkzeugen. Schattenringe sind kreisrunde Stücke aus ätzresistentem Material, die den Ätzvorgang am Rand der Halbleiterscheibe, wie in 8 gezeigt und nachfolgend erläutert, blockieren. Ein Problem tritt bei diesen Werkzeugen möglicherweise dann auf, wenn der Schattenring in physischen Kontakt mit dem Photoresist tritt, wodurch das Werkzeug verunreinigt wird und Partikel entstehen können.
  • Da die Ringe mechanische Gegenstände sind, können sie darüber hinaus nicht so exakt positioniert werden, wie das bei lithografischen Strukturen der Fall ist. Daher ist es erforderlich, dass zwischen der Ringposition und dem am nächsten liegenden Speicherchip auf der Halbleiterscheibe ein Abstand als Puffer verbleibt. Dieser Puffer ist notwendig, damit alle potentiell funktionsfähigen Speicherchip korrekt geätzt werden.
  • Das „black silicon"-Phänomen ist ein Problem, das nur in unmittelbarer Nähe der Halbleiterscheibenkante auftritt (in aktuellen Technologien 3 bis 5 mm von der Halbleiterscheibenkante entfernt).
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren bereitzustellen, bei dem das Ätzen bei der Grabenätzung und anderen Ätzvorgänge mit hoher Genauigkeit blockiert werden kann, wie es bei einer steuerbaren Struktur erforderlich ist.
  • Diese Aufgaben wird durch das Verfahren gemäß Anspruch 1 und 8, sowie durch eine Halbleiterscheibe gemäß Anspruch 14 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Die vorliegende Erfindung betrifft ein Verfahren zum Blockieren einer Ätzung am Rand einer Halbleiterscheibe durch Ausbilden einer blockierenden Materialschicht, die dick genug ist, dass das Abbild einer auf die Halbleiterscheibe projizierten Struktur unscharf ist.
  • Gemäß einer ersten Ausführungsform der Erfindung wird ein Negativ-Photoresist verwendet, der dicker ist als der Bildbereich der optischen Belichtungseinheit, die die Struktur auf die Halbleiterscheibe projiziert.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird eine ätzresistente Blockierschicht verwendet.
  • Gemäß einer weiteren Ausführungsform der Erfindung wird eine Blockierschicht mit rechtwinkligen Abstufungen ausgebildet, wobei der naheliegendste Abstand zur Halbleiterscheibenkante oberhalb eines Mindestwerts liegt.
  • Die Erfindung wird nun anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsdarstellung einer erfindungsgemäß präparierten Halbleiterscheibe nach der Beschichtung mit der Blockierschicht aus Negativ-Photoresist;
  • 2 den gleichen Bereich nach dem Belichten der Blockierschicht;
  • 3 den Bereich nach dem Entwickeln des Resistmaterials auf der Blockierschicht;
  • 4 den Bereich nach dem Aufbringen eines Struktur-Photoresists;
  • 5 den Bereich nach dem Strukturieren der Strukturschicht;
  • 6 den Bereich nach dem Ätzen von Gräben;
  • 7 eine Draufsicht auf zwei Ausführungsformen der erfindungsgemäßen Halbleiterscheibe;
  • 8 eine Querschnittsdarstellung eines Verfahrens aus dem Stand der Technik zum Lösen des Problems; und
  • 9 eine Draufsicht auf das Stand-der-Technik-Verfahren von 8.
  • Im folgenden wird beispielhaft ein erfindungsgemäßes Verfahren beschrieben. Eine Halbleiterscheibe, z.B. aus Silizium, Gallium-Arsenid, Silizium-Germanium-Legierung, SOI-Substrat o.a. wird entsprechend den Anforderungen der herzustellenden Schaltung und der verwendeten Technologie präpariert.
  • 1 zeigt ein Substrat oder eine Halbleiterscheibe 10 für die integrierte Schaltung, auf der Schicht 11 schematisch die Nitridkontaktschicht, die Oxidkontaktschicht und andere vorläufig aufgebrachte Schichten repräsentiert. Die Abmessungen in den Zeichnungen sind nicht maßstabsgetreu. Bei einer Halbleiterscheibe mit einem Durchmesser von dreihundert Millimeter entsprechen der relative Anteil des Blockiermaterials, das an dem noch zu bestimmenden Rand ausgebildet werden soll, die Dicke des Materials und der Durchmesser der Halbleiterscheibe den nachfolgenden Ausführungen. Die in den Zeichnungen dargestellten Abmessungen wurden im Sinne einer klareren Darstellung und Erläuterung ausgewählt.
  • Eine dicke Schicht Negativ-Photoresist 110 wird durch Aufschleudern aufgebracht und nach herkömmlichen Verfahren zur Belichtung und Entwicklung vorbereitet. Die Belichtungszeit und -menge entspricht den Standardwerten für den betreffenden Photoresist.
  • Wie in 2 dargestellt ist, wird anschließend der Photoresist 110 am Rand über einen radial verlaufenden Bereich 114 belichtet, um so einen Rand 112 zu definieren, der den äußeren Rand der Halbleiterscheibe 10 umgibt. Der Bereich 114 ist, wie unten erläutert, im allgemeinen nicht gleichmäßig.
  • 3 zeigt den entwickelten Photoresist, bei dem der mittlere Teil entfernt wurde und der belichtete Teil als eine blockierende Materialschicht in einem Blockierbereich verbleibt und so einen in der Mitte des Blockierbereichs liegenden Innenbereich für die Herstellung der integrierten Schaltung festlegt.
  • In 4 ist derselbe Bereich nach dem Aufbringen einer Schicht 115 gezeigt, die schematisch sowohl einen Struktur-Photoresist, der im nächsten Ätzschritt durch Belichten mit einem Muster aus opaken und durchsichtigen Bereichen strukturiert wird, als auch eine optionale Hartmaskensicht darstellt, z.B. aus Nitrid, die über die Öffnungen der Photoresistschicht geätzt werden kann. Es sollte darauf geachtet werden, dass verschiedene Schichten 112 und 115 verwendet werden, wenn die Gefahr einer unerwünschten Vermischung besteht. Die im Photoresist 115 auszubildende Struktur wird als Bauelementestruktur bezeichnet. Eine Hartmaske ist nicht immer erforderlich und wird dann verwendet, wenn der Ätzvorgang aggressiver ist oder lange Zeit andauert, so dass der Photoresist allein nicht ausreicht, um der Wirkung des Ätzmittels zu widerstehen.
  • In 4 zeigt der Pfeil auf der rechten Seite der Zeichnung den Höhenunterschied zwischen dem Photoresist 115 auf dem Blockiermaterial 112 und dem Photoresist im mittleren Bereich der Halbleiterscheibe an. Bei heutigen Technologien ist die Tiefenschärfe der in optischen Belichtungseinheiten verwendeten hochnumerischen Blenden sehr gering. Aus diesem Grund ist kein großer Höhenunterschied 113 erforderlich, um den Bereich des Photoresists 115 auf eine Höhe zu bringen, bei der das Abbild eines Grabens ausreichend unscharf wird, so dass die Lichtstärke unterhalb des Mindestwerts für den Photoresist liegt, d.h. dass das Abbild auf dem erhöhten Resistanteil 115 nicht entwickelt wird. Dabei wird vorausgesetzt, dass die Fokussierung der Belichtungseinheit so ausgerichtet wurde, dass die automatische Fokussieranpassung im Randbereich der Photoresiststruktur unterdrückt wird.
  • Da der Photoresist 115 im erhöhten Bereich nicht entwickelt wird, werden in diesem Bereich keine Strukturen ausgebildet und die Maske (entweder die in der Schicht 115 enthaltene Photoresist- oder Hartmaske) schützt das Silizium in diesem Bereich vor der Ätzung.
  • Die Dicke der Schicht 112 ist vorzugsweise so ausgebildet, dass die Dicke des Blockiermaterials nach dem Entwickeln mehr als etwa 1 μm beträgt. Die typische Tiefenschärfe einer Grabenstrukturierung nach dem Stand der Technik liegt im Bereich von 0,5 μm, weshalb der Struktur-Photoresist 115 außerhalb des Fokussierbereichs für das Bild liegt; d.h. wenn ein Bild auf dem mittig aufgebrachten Photoresist scharf ist, wird das entsprechende Bild am Rand unscharf sein. Es wird darauf hingewiesen, dass die oben angegebenen Daten derzeitige (vom Datum der vorliegenden Erfindung ausgehende) Parameter für die Strukturierung von Gräben wiedergeben und in Abhängigkeit vom jeweils eingesetzten Verfahren variieren können.
  • In 5 ist derselbe Bereich nach dem Entwickeln des Photoresists 115 gezeigt, wobei der entwickelte Photoresist 120 Öffnungen 122 umfasst, die einzelne Grabenstrukturen in dem Photoresist darstellen. Die Halbleiterscheibe kann nun dem Ätzverfahren unterzogen werden.
  • 6 zeigt den Bereich nach vollendeter Grabenätzung. Die Gräben 20 wurden in den gewünschten Stellen ausgebildet, wobei die Bereiche zwischen den Gräben, und auch der erhöhte Bereich der Halbleiterscheibe am Rand, durch die Schutzschicht 120 bedeckt sind.
  • Während des Ätzvorgangs wird die Schicht 120 im mittleren Bereich der Halbleiterscheibe (als Schicht 120' dargestellt) teilweise, an der Kante jedoch vollständig entfernt. Die zusätzliche Schicht 112 verhindert eine Ätzerosion in diesem Bereich der Halbleiterscheibe.
  • Die Schichten 120 und 112 werden entfernt, wenn sie nicht mehr notwendig sind, oder wenn ein chemisch-mechanischer Polierschritt oder ein anderes Planarisierungsverfahren durchgeführt werden soll.
  • Neue Schichten 112 können, wie erforderlich, ausgebildet werden, obwohl der Graben für die Halbleiterscheibe die größte Belastung darstellt, da er den längsten Ätzvorgang erfordert.
  • Die Blockierschicht kann in einem einzelnen Beschichtungsvorgang aufgetragen werden und Beschichtungsmodule, Kühlplatten, Heizplatten und, in einer Ausführungsform der vorliegenden Erfindung, ein handelsübliches Modul zum Belichten von Rändern (das üblicherweise als WEE bezeichnet wird) zusammen mit Heizplatten und Entwicklungsmodulen zum Einsatz nach der Belichtung umfassen. Für die in 7 gezeigten Ausführungsformen ist eine zusätzliche Belichtungseinheit erforderlich. Die auf der linken Seite der 7 gezeigte Ausführungsform kann in einem maskenlosen Verfahren auf einer standardmäßigen Belichtungseinheit, die die Randstruktur 706 belichtet, eingesetzt werden. Die auf der rechten Seite der 7 gezeig te Ausführungsform erfordert ein Verfahren, bei dem eine Maske eingesetzt wird.
  • Die Beschichtung mit der Schicht 115 erfolgt standardmäßig unter Verwendung von Beschichtungsmodulen, Heizplatten und Entwicklungsmodulen. Durch sorgfältige Auswahl der Materialien 115 und 111 kann ein unerwünschtes Mischen derselben verhindert werden. Die Strukturierung der Schicht 115 wird gemäß dem für diese Schicht eingesetzten Standardverfahren durchgeführt (Stepper oder Scanner, 248 nm, 193 nm usw., abhängig von der verwendeten Technologie).
  • Vorzugsweise wird zum Vervollständigen von Schritt 3 (3) ein eigener Vorgang angewandt, da die Halbleiterscheiben durch ein Einwicklungsmodul geschickt werden müssen, so dass der Vorgang vor der Durchführung von Schritt 4 vollständig abgeschlossen werden kann.
  • In 8 ist im Querschnitt ein Verfahren aus dem Stand der Technik zum Schutz der Halbleiterscheibenkante während des Ätzens dargestellt. Ein mechanischer Ring 820 aus Edelstahl und einem anderen, Ätzgas-resistenten Material wird auf dem Rand der Halbleiterscheibe 10 positioniert, so dass er einen radialen Abstand 114' abdeckt und durch einen Zwischenraum vom Photoresist 115 getrennt ist. Der Ring 820 wird nach dem Präparieren der Halbleiterscheibe mit Photoresist positioniert und bleibt während des Ätzens in Position, so dass die Ätzgase den Photoresist 115 nicht angreifen. Der Photoresist 115 unterhalb des Rings wurde (mit einer nicht gezeigten Struktur) entwickelt, weil der Bereich am Rand der Halbleiterscheibe belichtet wurde, um die Gleichmäßigkeit der Hitzebelastung während der Ätzung zu verbessern. Aus diesem Grund beinhaltet der Photoresist an der Halbleiterscheibenkante Grabenöffnungen, wie angegriffen und geätzt würden, wenn der Ring nicht vorhanden wäre. Das Material des Rings beeinträchtigt das elektrische Feld während des Ätzens, was unerwünsch te Auswirkungen auf die Ätzgleichmäßigkeit in der Nähe des Rings hat.
  • 9 zeigt eine Draufsicht auf die Anordnung von 8. Hier ist deutlich zu erkennen, dass der Ring ein einheitliches Materialstück ist, dass einen Teil der Speicherchip-Strukturen 922 am Rand der Halbleiterscheibe abdeckt (bei der derzeitigen Technologie 3 bis 5 mm vom Halbleiterscheibenrand).
  • 7 zeigt eine entsprechende Draufsicht auf eine erfindungsgemäß bearbeitete Halbleiterscheibe. Die Halbleiterscheibe wird durch die gestrichelte senkrechte Linie 750 in zwei Hälften geteilt, um zwei Ausführungsformen der Erfindung zu beschreiben. Auf der rechten Seite ist die das Material 115 belichtende Einheit nicht in der Lage, einen Bereich zu belichten, der als Kante eine 45°-Linie (oder andere diagonale Linien) aufweist; d.h. die Einheit kann nur senkrechte Linien 708 und waagrechte Linien 704 erkennen. Folglich erreicht der Blockierbereich 706 die Kante der Speicherchips 726. Wenn es wünschenswert ist, so kann der Bereich 706 so definiert werden, dass er der Halbleiterscheibenkante bis auf einen Mindestabstand 712 nahe kommt, wie auf der rechten Seite der Halbleiterscheibe gezeigt ist, wobei ein Teilchip 726' die Lücke zwischen dem nächsten vollständigen Speicherchip 726 und der Blockierschicht ausfüllt, was den zu strukturierenden Bereich bis auf einen Maximalwert erhöhen würde und auf gleichmäßigere Weise zur Halbleiterscheibenkante vordringen würde, als wenn keine teilweise belichteten Speicherchipstrukturen eingesetzt werden würden.
  • Im unteren Teil der Figur ist eine Linie 714 als Alternative zu einer Linie 714' gezeigt. Die Linie 714' würde zu nahe an die Halbleiterscheibenkante herankommen, d.h. der Abstand zwischen der Halbleiterscheibenkante und dem nächsten, mit 712' bezeichneten Speicherchip wäre zu klein, wenn ein vollständiger Speicherchip entlang der Linie 714' strukturiert würde. Bei Verwendung eines Teilchips hätte diese Position eine gleichmäßigere Hitzebelastung, ähnlich der auf der rechten Seite der Figur dargestellten Situation.
  • Auf der linken Seite der Figur ist die Belichtungseinheit in der Lage, 45°-Winkel zu erkennen, so dass diagonale Linien 710 gezogen werden können und die Einheit in der Lage ist, eine erste Anzahl von Kanten im rechten Winkeln und eine zweite Anzahl in spitzen Winkeln (z.B. 45°) in Bezug auf die erste Anzahl von Kanten zu ziehen. Andere Einheiten können in der Lage sein, Linien mit anderen Winkeln zu ziehen. Diese Funktion ermöglicht an verschiedenen Stellen eine bessere Annäherung an die Halbleiterscheibenkante, sowie in manchen Fällen die Belichtung eines vollständigen Speicherchips, sowie in anderen Fällen die gleichmäßigere Belichtung von Teilchips (und dadurch eine gleichmäßigere Temperaturbelastung). Ein solcher Teilchip 728 ist auf der linken Seite der Figur neben den vollständigen Speicherchips 722 und 724 dargestellt. Die Teilbelichtung ist darauf zurückzuführen, dass der auf dem Rand 712 liegende Teil des Speicherchips unscharf ist. Im Interesse einer klareren Darstellung sind zwei verschiedene Speicherchipgrößen gezeigt.
  • Als alternative Belichtungseinheit können anstelle eines Steppers Strahler unter Verwendung einer Näherungsmaske eingesetzt werden, welche den mittleren Bereich der Halbleiterscheibe bedeckt und so eine Struktur wie in 9 gezeigt aufbringt (wenn ein Negativ-Photoresist verwendet wird). Wird Positiv-Photoresist verwendet, kann eine invertierte Maske eingesetzt werden. Ein mechanisches Handhabungsgerät zum Platzieren einer Maske in die Mitte der Halbleiterscheibe und Belichten des Photoresists am Rand wäre sehr viel kostengünstiger als ein Stepper, würde aber dennoch für eine angemessene Ausrichtung sorgen.
  • Eine weitere Alternative besteht darin, einen Laser mit geeigneter Wellenlänge zum Belichten des Photoresists 115 so zu positionieren, dass die Halbleiterscheibenkante belichtet wird, während die Halbleiterscheibe unter dem Laser gedreht wird (oder der Laser kann in einem Kreis auf dem Rand der feststehenden Halbleiterscheibe herum geführt werden). Handelsübliche Einheiten, die anderen Zwecken dienen, können mit einer solchen Ausführungsform der Erfindung verwendet werden.
  • Geeignete Kandidaten für das Blockiermaterial 115 umfassen handelsübliche Negativ-Photoresists und verwandte Materialien oder Positiv-Photoresists. Wird ein Positiv-Photoresist verwendet, wird der mittlere Bereich belichtet, wodurch der unentwickelte Photoresist auf dem Kantenbereich verbleibt.
  • In der aktuellen Technologie beträgt die Belichtungstoleranz für das Material 112 (d.h. eine zulässige Schwankung des inneren Radius des Materials 112) 0,1 mm. Der Hauptgesichtspunkt ist nicht die genaue Position, da die Ausrichtung nicht der kritische Faktor ist. Ausschlaggebend ist jedoch die Menge an Fläche, die nicht mit vollständigen Speicherchips ausgefüllt werden kann, da ein Sicherheitsspielraum erforderlich ist, damit ein Herstellungschip nicht durch Projizieren auf die Kante des Blockiermaterials 112 beschädigt wird.

Claims (15)

  1. Verfahren zum Herstellen einer Anzahl von integrierten Schaltungen auf einer Halbleiterscheibe, umfassend Vorbereiten eines Substrats für die integrierte Schaltung; Aufbringen einer lichtempfindlichen Materialschicht mit einer blockierenden Dicke auf der Halbleiterscheibe; Belichten des lichtempfindlichen Materials, um entwickeltes Material in einem Blockierbereich an der Außenkante der Halbleiterscheibe zu hinterlassen; Entwickeln des lichtempfindlichen Materials, um eine Schicht des Blockiermaterials in dem Bereich zu hinterlassen; Aufbringen einer Struktur-Photoresistschicht auf der Halbleiterscheibe; Belichten der Struktur-Photoresistschicht innerhalb des Blockierbereichs mit einer Anzahl von Bildern einer Bauelementstruktur eines Bauelements der integrierten Schaltung; Ätzen der Halbleiterscheibe unter Verwendung der Bauelementstruktur; und Fortfahren mit der Bearbeitung der integrierten Schaltung.
  2. Verfahren nach Anspruch 1, wobei das Blockiermaterial eine Dicke umfasst, die bewirkt, dass die Bilder der Bauelementstruktur auf dem Blockierbereich unscharf sind, wenn entsprechende Bilder der Bauelementstruktur innerhalb des Blockierbereichs scharf sind, so dass die Bilder der Bauelementstruktur auf dem Blockierbereich nicht entwickelt werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Bilder der Bauelementstruktur Bilder der Grabenöffnungen in DRAM-Speicherzellen sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das lichtempfindliche Material auf einer Schicht ätzresistenten Materials aufgetragen wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das lichtempfindliche Material ein Negativ-Photoresist ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die innere Grenzlinie des Blockierbereichs nur rechtwinklige Kanten umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei die innere Grenzlinie des Blockierbereichs eine erste Anzahl rechtwinkliger Kanten und eine zweite Anzahl von Kanten umfasst, die im 45°-Winkel von der ersten Anzahl von Kanten angeordnet sind.
  8. Verfahren zum Ätzen von mehreren Öffnungen in ein Werkstück, umfassend: Aufbringen einer lichtempfindlichen Materialschicht mit einer blockierenden Dicke auf dem Werkstück; Belichten des lichtempfindlichen Materials in einem Blockierbereich am äußeren Rand des Werkstücks; Entwickeln des lichtempfindlichen Materials, um eine Schicht des Blockiermaterials in dem Bereich zu hinterlassen; Aufbringen einer strukturierenden Photoresistschicht auf dem Werkstück; Belichten der Struktur-Photoresistschicht innerhalb des Blockierbereichs mit einer Anzahl von Bildern der Öffnungen; und Ätzen des Werkstücks unter Verwendung der Bauelementstruktur.
  9. Verfahren nach Anspruch 8, wobei das Blockiermaterial eine Dicke umfasst, die bewirkt, dass die Bilder der Öffnungen auf dem Blockierbereich unscharf sind, wenn entsprechende Bilder der Öffnungen innerhalb des Blockierbereichs scharf sind, so dass die Bilder der Bauelementstruktur auf dem Blockierbereich nicht entwickelt werden.
  10. Verfahren nach Anspruch 8 oder 9, wobei die Abbilder der Bauelementstruktur Bilder der Grabenöffnungen in DRAM-Speicherzellen sind.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das lichtempfindliche Material ein Negativ-Photoresist ist.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei die innere Grenzlinie des Blockierbereichs nur rechtwinklige Kanten umfasst.
  13. Verfahren nach einem der Ansprüche 8 bis 11, wobei die innere Grenzlinie des Blockierbereichs eine erste Anzahl rechtwinkliger Kanten und eine zweite Anzahl von Kanten umfasst, die im 45°-Winkel von der ersten Anzahl von Kanten angeordnet sind.
  14. Halbleiterscheibe umfassend einen inneren Bereich für die Herstellung integrierter Schaltungen und einen äußeren Rand mit einer Dicke, die bewirkt, dass ein auf die Halbleiterscheibe projiziertes Bild in dem inneren Bereich scharf, ein auf den äußeren Rand projiziertes Bild unscharf ist.
  15. Halbleiterscheibe nach Anspruch 14, wobei die Dicke so beschaffen ist, dass ein in einer Photoresistschicht im inneren Bereich ausgebildetes Bild entwickelt wird und ein in einer Photoresistschicht auf dem Rand ausgebildetes Bild unentwickelt bleibt.
DE102004007105A 2003-02-24 2004-02-13 Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe Expired - Fee Related DE102004007105B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/248,841 2003-02-24
US10/248,841 US6927172B2 (en) 2003-02-24 2003-02-24 Process to suppress lithography at a wafer edge
US248841 2003-02-24

Publications (2)

Publication Number Publication Date
DE102004007105A1 true DE102004007105A1 (de) 2004-09-09
DE102004007105B4 DE102004007105B4 (de) 2007-07-26

Family

ID=32849403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004007105A Expired - Fee Related DE102004007105B4 (de) 2003-02-24 2004-02-13 Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe

Country Status (2)

Country Link
US (1) US6927172B2 (de)
DE (1) DE102004007105B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050014364A1 (en) * 2003-07-18 2005-01-20 Infineon Technologies North America Corp. Method of suppressing the effect of shining spots present at the edge of a wafer
US7208326B2 (en) * 2004-10-18 2007-04-24 Infineon Technologies Richmond Edge protection process for semiconductor device fabrication
DE102004052644A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Abschattungseinrichtung für den Randbereich eines Halbleiterwafers
US20070048668A1 (en) * 2005-08-25 2007-03-01 International Business Machines Corporation Wafer edge patterning in semiconductor structure fabrication
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
CN102456542A (zh) * 2010-10-19 2012-05-16 华邦电子股份有限公司 半导体制造工艺
CN102486616B (zh) * 2010-12-06 2013-11-27 无锡华润上华半导体有限公司 一种曝光方法
US8536025B2 (en) 2011-12-12 2013-09-17 International Business Machines Corporation Resized wafer with a negative photoresist ring and design structures thereof
CN106935482A (zh) * 2015-12-30 2017-07-07 上海微电子装备（集团）股份有限公司 一种硅片边缘芯片的保护方法及光刻曝光装置
CN106683986A (zh) * 2016-08-22 2017-05-17 上海华力微电子有限公司 一种改善晶片边缘缺陷的方法
CN111162040A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 一种半导体器件的制造方法
CN111799154A (zh) * 2020-07-16 2020-10-20 上海华力微电子有限公司 背照式图像传感器的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132908A (en) * 1990-10-26 2000-10-17 Nikon Corporation Photo mask and exposure method using the same
JPH0521310A (ja) * 1991-07-11 1993-01-29 Canon Inc 微細パタン形成方法
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US6033997A (en) * 1997-12-29 2000-03-07 Siemens Aktiengesellschaft Reduction of black silicon in semiconductor fabrication
EP0942461A3 (de) * 1998-03-11 2000-06-21 Siemens Aktiengesellschaft Veringerung von schwarzem Silizium in der Halbleiterfabrikation
US6489249B1 (en) * 2000-06-20 2002-12-03 Infineon Technologies Ag Elimination/reduction of black silicon in DT etch
US6713236B2 (en) * 2002-07-03 2004-03-30 Infineon Technologies North America Corp. Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
US6806200B2 (en) * 2002-11-08 2004-10-19 International Business Machines Corporation Method of improving etch uniformity in deep silicon etching

Also Published As

Publication number Publication date
US20040166677A1 (en) 2004-08-26
US6927172B2 (en) 2005-08-09
DE102004007105B4 (de) 2007-07-26

Similar Documents

Publication Publication Date Title
DE112005000736B4 (de) System und Verfahren zur Herstellung von Kontaktlöchern
DE60216794T2 (de) Verfahren zur erzeugung elliptischer und abgerundeter muster mittels strahlformung
DE60030820T2 (de) Methode und System zur Korrektur von optischen Naheffekten (OPC)
DE2431960C3 (de) Verfahren zum Erzeugen einer strukturierten Schicht auf einem Substrat mit Hilfe von Photoätzprozessen sowie Einrichtung zur Durchführung dieses Verfahrens
DE112006002656T5 (de) Größerer Prozesstoleranzbereich unter Verwendung diskreter Hilfsstrukturelemente
DE102004007105B4 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE69921254T2 (de) Mikrovorrichtung und strukturelle Komponenten derselben
DE10225414A1 (de) Musterausbildungsverfahren und Verfahren zur Herstellung einer Vorrichtung
DE60315403T2 (de) Lithographischer Apparat, Verfahren zur Herstellung einer Vorrichtung und Substrathalter
DE10352740B4 (de) Hilfsstrukturmerkmale mit einer unter der Auflösung liegenden Größe
DE2719902A1 (de) Verfahren zum entfernen isolierter materialbereiche von einer unterlage
DE10195745T5 (de) Eine neue chromfreie Wechselmaske zur Produktion von Halbleiter-Bauelement Features
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE10252051A1 (de) Fotomaske für eine Außerachsen-Beleuchtung und Verfahren zur Herstellung derselben
DE102009043482B4 (de) Ein Halbleiterfertigungsprozess mit dazugehörigem Apparat
DE19501564C2 (de) Phasenschiebermaske und Verfahren zur Herstellung derselben
DE102004021151A1 (de) Verfahren zum Reduzieren von Ungleichförmigkeit und Bildverkürzung in einem auf ein Substrat belichteten Bild unter Verwendung einer photolithographischen Maske, und photolithographische Maske
DE10128269B4 (de) Eine Chipflächen-Justierstruktur
DE10238783A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske, Phasenverschiebungsmaske und Vorrichtung
DE10305617B4 (de) Maske und Verfahren zum Strukturieren eines Halbleiterwafers
DE10301475B4 (de) Verfahren zum Belichten eines Substrates mit einem Strukturmuster
EP0674228B1 (de) Lithografisches Verfahren
DE10345524B4 (de) Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
DE10215193B4 (de) Verfahren zur Kompensation von Streu-/Reflexionseffekten in der Teilchenstrahllithographie
DE102008053954B4 (de) Fokuskorrektur in Lithographieanlagen mittels Linsenaberrationssteuerung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

8339 Ceased/non-payment of the annual fee