DE102004005022A1 - Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen - Google Patents
Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen Download PDFInfo
- Publication number
- DE102004005022A1 DE102004005022A1 DE102004005022A DE102004005022A DE102004005022A1 DE 102004005022 A1 DE102004005022 A1 DE 102004005022A1 DE 102004005022 A DE102004005022 A DE 102004005022A DE 102004005022 A DE102004005022 A DE 102004005022A DE 102004005022 A1 DE102004005022 A1 DE 102004005022A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- seed layer
- copper
- copper seed
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0505—Double exposure of the same photosensitive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Der Erfindung, die ein Verfahren zur Herstellung von metallischen Leitbahnen mit Kupfer-Nickel-Gold-Schichtaufbau auf elektronischen Bauelementen betrifft, liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem solche metallischen Leitbahnen auf verschiedenen elektronischen Bauelementen kostengünstig mit den bekannten und erprobten Verfahren herstellbar sind, welche einen umfassenden Korrosionsschutz aufweisen. Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass die Leitbahnen vollständig umhüllt ausgeführt werden, indem sie im unteren Bereich, in eine strukturierte Dielektrikumsschicht eingegraben, abgeschieden und im oberen Bereich durch eine Nickel-Gold-Schicht abgedeckt werden, welche lückenlos an die untere Umhüllung anschließt.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung von metallischen Leitbahnen mit Kupfer-Nickel-Gold-Schichtaufbau auf elektronischen Bauelementen, wobei der Kupferkern der Leitbahnen galvanisch auf einer Kupfer-Keimschicht mit darunter angeordneter Diffusionsbarriere abgeschieden und mittels einer Resist-Maske aus positivem Resist von einer Nickel-Gold-Schicht abgedeckt wird.
- Derartige in einer Ebene angeordnete Leitbahnen dienen bekanntermaßen insbesondere der Umverdrahtung der Kontaktflächen (Kontakt-Pads) des Bauelements in die auf der Oberfläche des Bauelements angeordnete Anschlusskontakte, die in verschiedenen Anwendungsfällen auch als Kontaktflächen ausgeführt sind und mit deren Hilfe das Bauelement in eine elektronische Schaltung integriert wird. Diese Anordnungen gewinnen zunehmend für Wafer-Level-Packages oder Chip-Size-Packages an Bedeutung, die im Wafer-Verband gefertigt werden und vor der Vereinzelung für die üblichen, nachfolgenden Montageprozesse alle gleichzeitig Umverdrahtung, Schutzpassivierung (BCB) und Anschlusskontakte erhalten. Um der stetigen Forderung nach noch kleineren Bauelementeabmessungen gerecht zu werden, weisen diese Bauelemente keine Gehäuse sondern höchstens schützende Passivierungs- oder Kunststoffschichten auf, so dass deren Abmessungen genau oder nahezu denen des enthaltenen integrierten Schaltkreises (Chips) entsprechen.
- Die Herstellung der Leitbahnen und auch der an die Leitbahnen anschließenden elektrischen Kontaktflächen erfolgt, indem auf einer Bauteiloberfläche, welche eine Kupfer- Keimschicht aufweist, ein erster positiver Resist lithografisch strukturiert wird, so dass die Resist-Maske die Struktur der herzustellenden Leitbahnstruktur abbildet. In dieser Maskenstruktur wird der Kupferkern der Leitbahnen galvanisch abgeschieden und anschließend die Resist-Maske entfernt.
- Im Wesentlichen ist kein gesonderter Schutz der Leitbahnen vorgesehen. Da jedoch nach Zuverlässigkeitstests, beispielsweise den Ultrakurzzeittests (HAST), die Leitbahnen Korrosionsanzeichen aufwiesen, wird die als eigentlicher, elektrischer Leiter dienende Kupferbahn von einer Nickel-Gold-Schicht umhüllt. Die Nickel-Gold-Schicht umfasst einen Nickel-Layer und einen Gold-Layer und wird unter Verwendung einer zweiten Resist-Maske auf dem Kupferkern abgeschieden, vorzugsweise gesputtert. Dieser schichtartige Aufbau einer Leitbahn unter Verwendung von Kupfer als elektrischen Leiter wird bekanntermaßen bevorzugt, da Kupfer die beste elektrische Leitfähigkeit aufweist und Gold hervorragend als Kontaktfläche geeignet ist, während Nickel hauptsächlich als Diffusionsbarriere zwischen den beiden Materialien dient.
- Jedoch wurde festgestellt, dass der Kupferkern der Leitbahnen an seinen Flanken aufgrund der Flankenform der Öffnungen der ersten Lack-Maske nach deren Entfernung einen Überhangbereich ausbildet, in welchem ein Rest des Lacks, welcher als positiver Resist ausgebildet ist, nach dessen Entwicklung verbleibt und dass dieser Lackrest wiederum die Ursache für Korrosion, für das so genannte Popcorning, bei dem eine Schädigung der Leitbahn durch Verdampfung von im Lackrest vorhandenem Wasser während eines Temperaturprozesses erfolgt, oder für eine Kontamination des Bauelements sein kann.
- Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem metallische Leitbahnen auf verschiedenen elektronischen Bauelementen kostengünstig mit den be kannten und erprobten Verfahren herstellbar sind, welche einen Korrosionsschutz aufweisen, so dass die oben dargestellten Nachteile vermieden werden.
- Erfindungsgemäß wird die Aufgabe durch das im Anspruch 1 dargestellte Verfahren entsprechend der dort genannten Merkmale gelöst.
- Dieser Erfindung liegt im Wesentlichen der Gedanke zugrunde, dass die Leitbahnen gewissermaßen in die auf der Oberfläche des Bauelements vorhandene Dielektrikumsschicht eingegraben werden. Dafür ist es erforderlich, dass erst die Leitbahnenstruktur in das Dielektrikum übertragen und anschließend die Diffusionsbarriere und die Kupfer-Keimschicht diese Struktur überdeckend aufgebracht wird. Die Kupfer-Keimschicht weist somit im Bereich der Leitbahnen einen muldenförmigen Querschnitt auf und ist im Zusammenhang mit der anschließend herzustellenden Resist-Maske die Grundlage für die galvanische Abscheidung des Kupferkerns der Leitbahnen.
- Den zweiten, oberen Teil der Umhüllung bildet die bekannte, auf den Kupferkern aufgebrachte Nickel-Gold-Schicht, die ebenfalls aus zwei Layern, dem Nickel- und dem Gold-Layer besteht. Indem die Resist-Maske vor dem Plattieren des Kupferkerns mit der Nickel-Gold-Schicht ein zweites Mal lithografisch entsprechend dem Verfahrensschritt e) in Anspruch 1 mit einer weiteren Lithografie-Maske strukturiert wird, liegt danach neben dem Kupferkern der Leitbahnen ein Streifen der Kupfer-Keimschicht frei. An diesem schließt sich der Nickel-Layer an und umhüllt somit den Kupferkern in dem noch frei liegenden Bereich. Entsprechend der Breite des neben dem Kupferkern frei liegenden Streifens der Kupfer-Keimschicht wird sich auch die Breite des Nickel-Layers in diesem Bereich ausbilden. Dabei wird die Breite dieses Streifens ausschließlich durch die Struktur der weiteren Lithografie-Maske bestimmt, welche für die erfindungsgemä ße, zweite lithografische Strukturierung der Resist-Maske verwendet wird.
- Somit ist gewährleistet, dass die Leitbahnen vollständig von schützendem Material, im unteren Bereich dem Dielektrikum und im oberen Bereich der Nickel-Gold-Schicht umgeben sind. Da die Strukturierung der Dielektrikumsschicht ebenfalls lithografisch erfolgt, weist der Kupferkern auch in diesem Verfahren solch einen Querschnitt auf, der seitliche, überhängende Bereich umfasst. Jedoch wird, indem die Dielektrikum-Maske auf der Bauelementeoberfläche verbleibt, dieser Überhangbereich zu keiner Zeit freigelegt, so dass dort kontaminierende oder korrodierende Ablagerungen gänzlich verhindert werden.
- Diese vollständige Umhüllung des Kupferkerns hat außer der Tatsache, dass sie durch das Verkapseln des Kupferkerns Korrosion verhindert, den Vorteil, dass die nunmehr seitlich der Leitbahn noch vorhandene Resist-Maske gestrippt werden kann, bevor die dann freiliegende Kupfer-Keimschicht und Diffusionsbarriere geätzt wird.
- Die Herstellung der Dielektrikum-Maske wiederum kann je nach Bauelementausführung in einer auf dem Bauelement, beispielsweise als schützende Passivierungsschicht bereits vorhandenen oder in einer gesondert aufzutragenden Dielektrikumsschicht erfolgen.
- Des Weiteren kann die erfindungsgemäße Herstellung der Leitbahnen auch die Herstellung der Kontaktflächen einschließen, sofern sie den gleichen Schichtaufbau aufweisen.
- Entsprechend besonderer Ausführungsformen der Erfindung weist die Kupfer-Keimschicht eine Dicke im Bereich von ca. 120 bis 180 nm und vorzugsweise von 150 nm auf. Diese Dicke hat sich zum einen als für die Keimschicht zur galvanischen Abscheidung des Kupferkerns ausreichend herausgestellt. Zum anderen ist damit der nach dem Strippen der Resist-Maske und dem Ätzen der Kupfer-Keimschicht und Diffusionsbarriere freiliegende Stirnbereich der Kupfer-Keimschicht so klein, dass selbst im feuchten Medium, beispielsweise während eines Zuverlässigkeitstests, keine als elektrolytisches Element wirkenden ausreichenden Kupfer-Nickel-Gold-Übergänge vorhanden sind.
- Da die Resist-Maske auf der Dielektrikum-Maske und mit deren Maskenöffnungen korrespondierend aufzutragen ist, sieht eine besonders vorteilhafte Ausführungsform der Erfindung vor, dass die Struktur der Resist-Maske der Struktur der Dielektrikum-Maske entspricht. Das führt zu einer teilweisen Überlagerung der Flanken der Maskenöffnungen im oberen Bereich der Dielektrikum-Maske und infolge dessen dazu, dass die Flanken in diesem Bereich steiler werden, was die vollständige Entfernung der Resist-Maske begünstigt.
- Die übereinstimmenden Strukturen der ersten und der zweiten Resist-Maske ermöglichen somit, dass beide Resists lithografisch mit einer Dielektrikum-Maske strukturiert werden können.
- Indem entsprechend einer speziellen Ausführung der Erfindung die Diffusionsbarriere aus Nickel besteht, ist eine sehr wirksame Diffusionsbarriere zwischen dem Kupfer der Leitbahn und dem elektronischen Bauelement sowie im Flankenbereich der Dielektrikum-Maske und dem Kupfer vorhanden. Gleichzeitig kann das Nickel auch als Ätzbarriere für die Kupfer-Keimschicht in einem nachfolgenden standardmäßigen Ätzschritt dienen.
- Zur Herstellung der Diffusionsbarriere und der Kupfer-Keimschicht ist in einer anderen vorteilhaften erfinderischen Ausgestaltung vorgesehen, dass beide Schichten gesputtert werden. Damit kommt ein erprobter Verfahrensschritt zur Anwendung, mit dem differenzierbare und präzise, dünne Schichten herstellbar sind, was von besonderem Vorteil ist, um die erfindungsgemäße, vollständige Umhüllung des Kupferkerns der Leitbahnen und die gewünschte Dicke der Kupfer-Keimschicht zu erzeugen.
- Für die Anwendung des Verfahrens in der Wafer-Level-Package-Technologie handelt es sich wie beschrieben bei dem elektronischen Bauelement um ein Halbleiterbauelement, welches in diesen speziellen Anwendungsfall sich noch im Wafer-Verband befindet und in dieser Fertigungsphase mit den der Umverdrahtung dienenden Leitbahnen und Kontaktflächen versehen wird. Ebenso ist es jedoch auch möglich, dass das elektronische Bauelement ein bereits vereinzeltes Halbleiterbauelement oder ein Polymerbauelement ist, je nach dem wo und unter welchen Anforderungen derartige Leitbahnen und Kontaktflächen benötigt werden.
- Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt in
-
1 eine schematische Schnittdarstellung durch eine Leitbahn entsprechend dem Stand der Technik und -
2 eine schematische Darstellung der erfindungsgemäßen Verfahrensschritte. - In
1 ist ein elektronisches Bauelement1 , im Ausführungsbeispiel ein Halbleiterbauelement dargestellt, auf welchem eine Leitbahn2 aufgebracht ist. Die Leitbahn2 besteht aus einem Kupferkern3 , welcher auf einer Kupfer-Keimschicht4 angeordnet und ansonsten von einer Nickel-Gold-Schicht5 umhüllt ist. - Der Kupferkern
3 weist an seinen seitlichen Flanken6 einen Überhang7 auf, der durch einen Resist-Rest8 ausgefüllt ist. Dieser Resist-Rest8 ist ein Rest der bekanntermaßen durch fotografische Entwicklung entfernten positiven Resist-Maske und verursacht aufgrund seiner hygroskopischen Eigen schaften Fehler in Zuverlässigkeitstests, die unter feuchten Umgebungsbedingungen stattfinden. - In
2a ) bis e) sind dagegen schematisch die wesentlichen erfindungsgemäßen Verfahrensschritte zur Herstellung einer vollständig umhüllten Leitbahn2 abgebildet. - In
2a ) ist ein elektronisches Halbleiterbauelement1 , versehen mit einer Dielektrikum-Maske9 dargestellt. Die Dielektrikum-Maske9 ist in diesem Ausführungsbeispiel aus einem Dielektrikum (WRP) hergestellt, welches in Wasser aufgelöst aufgetragen und nach seiner Aushärtung lithografisch strukturiert ist, so dass die Dielektrikum-Maske9 überall dort Öffnungen aufweist, wo Leitbahnen2 und eventuell auch Kontaktflächen herzustellen sind. Die Oberfläche der Dielektrikum-Maske9 und deren Öffnung flächig überdeckend, ist die Diffusionsbarriere10 aus Titan und nachfolgend die Kupfer-Keimschicht4 mit einer Dicke von 150 nm aufgesputtert. Die Dicke der Diffusionsbarriere10 muss dabei ausreichend sein, um einen niedrigen Kontaktwiderstand und einen hohen Korrosionsschutz zu gewährleisten. - Das elektronische Halbleiterbauelement
1 in2b ) weist bereits die auf der Kupfer-Keimschicht4 galvanisch abgeschiedene und lithografisch strukturierte Resist-Maske11 auf, wobei die dargestellte Öffnung der Resist-Maske11 die gleiche Größe und Position aufweist, wie die Öffnung der Dielektrikum-Maske9 . Lediglich die übereinander liegenden Flanken6 der Öffnungen der Dielektrikum-Maske9 und Resist-Maske11 zeigen unterschiedliche Neigungen. In die Öffnung, welche von der Dielektrikum-Maske9 und der darüber liegenden Resist-Maske11 gebildet wird, ist durch galvanische Abscheidung der Kupferkern3 der Leitbahn2 aufgebracht, der infolge der Flanken6 einen wannenähnlichen Querschnitt zeigt. - Der Zustand des elektronischen Halbleiterbauelements
1 nach dem anschließenden, zweiten lithografischen Strukturieren der Resist-Maske11 mittels einer zweiten Lithografie-Maske, welche gegenüber der ersten Lithografie-Maske zur ersten Strukturierung der Resist-Maske11 verbreiterte Leitbahnstrukturen aufweist, ist in2c ) zu sehen. Infolge der abweichenden Maskenöffnungen der beiden Lithografie-Masken ist neben dem Kupferkern3 ein Streifen der Kupfer-Keimschicht4 von dem Resist frei gelegt. - Anschließend erfolgt das Plattieren des Kupferkerns
3 nacheinander mit Nickel und Gold. Dabei schließt sich der Nickel-Layer12 lückenlos an die freiliegende Kupfer-Keimschicht4 an und schließt den Streifen bis zur Resist-Maske11 . Der sich auf dem Nickel-Layer12 ablagernde Gold-Layer13 schließt gewissermaßen die Öffnung der Resist-Maske11 nach oben hin, so dass der Kupferkern3 durch diese beiden Schichtsysteme, wie in2d ) ersichtlich, in dem Bereich vollständig umhüllt wird, welcher nicht von der Dielektrikum-Maske9 eingeschlossen ist. - Nach der Umhüllung des Kupferkerns
3 erfolgt das Strippen der Resist-Maske11 , wodurch diese vollständig entfernt wird, und anschließend das Ätzen der Kupfer-Keimschicht4 und der Diffusionsbarriere10 (2e ). -
- 1
- elektronisches Bauelement
- 2
- Leitbahn
- 3
- Kupferkern
- 4
- Kupfer-Keimschicht
- 5
- Nickel-Gold-Schicht
- 6
- Flanken
- 7
- Überhang
- 8
- Resist-Rest
- 9
- Dielektrikum-Maske
- 10
- Diffusionsbarriere
- 11
- Resist-Maske
- 12
- Nickel-Layer
- 13
- Gold-Layer
Claims (8)
- Verfahren zur Herstellung von metallischen Leitbahnen mit Kupfer-Nickel-Gold-Schichtaufbau auf elektronischen Bauelementen, wobei der Kupferkern der Leitbahnen galvanisch auf einer Kupfer-Keimschicht mit darunter angeordneter Diffusionsbarriere abgeschieden und mittels einer Resist-Maske aus positivem Resist von einer Nickel-Gold-Schicht abgedeckt wird, dadurch gekennzeichnet, dass die erfindungsgemäßen Leitbahnen (
2 ) mit folgenden Prozessschritten hergestellt werden: a) Herstellen einer Dielektrikum-Maske (9 ) auf der Oberfläche des Bauelements (1 ), so dass die Maskenstruktur die Struktur der herzustellenden Leitbahnen (2 ) umfasst, b) flächiges Aufbringen einer Diffusionsbarriere (10 ) und anschließend einer Kupfer-Keimschicht (4 ), die Struktur der Dielektrikum-Maske (9 ) fortführend, c) Herstellen einer Resist-Maske (11 ) auf der Kupfer-Keimschicht (4 ) durch erste lithografische Strukturierung des positiven Resists mittels einer ersten Lithografie-Maske, so dass die Kupfer-Keimschicht (4 ) im Bereich der herzustellenden Leitbahnen (2 ) frei bleibt, d) galvanisches Abscheiden des Kupferkerns (3 ) der Leitbahnen (2 ) auf der freiliegenden Kupfer-Keimschicht (4 ), e) zweite lithografische Strukturierung der Resist-Maske (11 ) mittels einer zweiten Lithografie-Maske, so dass die Maskenöffnungen der Resist-Maske (11 ), welche den Kupferkern (3 ) der Leitbahnen (2 ) einschließen, verbreitert werden, f) Aufbringen der Nickel-Gold-Schicht (5 ) auf den Kupferkern (3 ) g) Strippen der Resist-Maske (11 ) und h) Ätzen der Diffusionsbarriere (10 ) und der Kupfer-Keimschicht (4 ). - Verfahren zur Herstellung von metallischen Leitbahnen nach Anspruch 1, dadurch gekennzeichnet, dass die Kupfer-Keimschicht (
4 ) eine Dicke im Bereich von ca. 120 bis 180 nm aufweist. - Verfahren zur Herstellung von metallischen Leitbahnen nach Anspruch 2, dadurch gekennzeichnet, dass die Kupfer-Keimschicht (
4 ) eine Dicke von ca. 150 nm aufweist. - Verfahren zur Herstellung von metallischen Leitbahnen nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Strukturierung der Dielektrikum-Maske (
9 ) und der Resist-Maske (11 ) lithografisch mit der gleichen Lithografie-Maske erfolgt. - Verfahren zur Herstellung von metallischen Leitbahnen nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Diffusionsbarriere (
10 ) aus Titan besteht. - Verfahren zur Herstellung von metallischen Leitbahnen nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Diffusionsbarriere (
10 ) und die zweite Kupfer-Keimschicht (4 ) gesputtert werden. - Verfahren zur Herstellung von metallischen Leitbahnen nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das elektronische Bauelement (
1 ) ein Halbleiterbauelement ist. - Verfahren zur Herstellung von metallischen Leitbahnen nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das elektronische Bauelement (
1 ) ein Polymerbauelement ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004005022A DE102004005022B4 (de) | 2004-01-30 | 2004-01-30 | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen |
US11/046,663 US7172966B2 (en) | 2004-01-30 | 2005-01-28 | Method for fabricating metallic interconnects on electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004005022A DE102004005022B4 (de) | 2004-01-30 | 2004-01-30 | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004005022A1 true DE102004005022A1 (de) | 2005-08-25 |
DE102004005022B4 DE102004005022B4 (de) | 2006-02-16 |
Family
ID=34801408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004005022A Expired - Fee Related DE102004005022B4 (de) | 2004-01-30 | 2004-01-30 | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen |
Country Status (2)
Country | Link |
---|---|
US (1) | US7172966B2 (de) |
DE (1) | DE102004005022B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004005361B4 (de) * | 2004-02-03 | 2008-01-17 | Qimonda Ag | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen |
US10422877B2 (en) * | 2016-06-03 | 2019-09-24 | Stmicroelectronics (Research & Development) Limited | Substrate embedded time of flight sensor packaging |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4861425A (en) * | 1988-08-22 | 1989-08-29 | International Business Machines Corporation | Lift-off process for terminal metals |
DE10156054C2 (de) * | 2001-11-15 | 2003-11-13 | Infineon Technologies Ag | Herstellungsverfahren für eine Leiterbahn auf einem Substrat |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060118425A1 (en) * | 2000-04-19 | 2006-06-08 | Basol Bulent M | Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate |
US6869879B1 (en) * | 2000-11-03 | 2005-03-22 | Advancedmicro Devices, Inc. | Method for forming conductive interconnects |
US6793797B2 (en) * | 2002-03-26 | 2004-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for integrating an electrodeposition and electro-mechanical polishing process |
US7202764B2 (en) * | 2003-07-08 | 2007-04-10 | International Business Machines Corporation | Noble metal contacts for micro-electromechanical switches |
-
2004
- 2004-01-30 DE DE102004005022A patent/DE102004005022B4/de not_active Expired - Fee Related
-
2005
- 2005-01-28 US US11/046,663 patent/US7172966B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4861425A (en) * | 1988-08-22 | 1989-08-29 | International Business Machines Corporation | Lift-off process for terminal metals |
DE10156054C2 (de) * | 2001-11-15 | 2003-11-13 | Infineon Technologies Ag | Herstellungsverfahren für eine Leiterbahn auf einem Substrat |
Also Published As
Publication number | Publication date |
---|---|
US20050186786A1 (en) | 2005-08-25 |
DE102004005022B4 (de) | 2006-02-16 |
US7172966B2 (en) | 2007-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3339957C2 (de) | ||
DE69014871T2 (de) | Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips. | |
DE19624916C2 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE3817600C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis | |
WO2003015165A2 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
DE68920291T2 (de) | Verfahren zum Herstellen von leitenden Bahnen und Stützen. | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE2709933A1 (de) | Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen | |
DE2315710C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
EP1508166A2 (de) | Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung | |
DE10158809B4 (de) | Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn | |
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
DE19843624C1 (de) | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE3544539A1 (de) | Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung | |
WO2024061689A1 (de) | Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement | |
DE102004005361B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen | |
DE102004005022B4 (de) | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen | |
DE10048420A1 (de) | Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente | |
DE10156054C2 (de) | Herstellungsverfahren für eine Leiterbahn auf einem Substrat | |
DE10239081B4 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE10104265B4 (de) | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
DE102004023897A1 (de) | Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen | |
DE10057806B4 (de) | Ferroelektrische Speicheranordnung und Verfahren zu ihrer Herstellung | |
DE10300711B4 (de) | Verfahren zur Passivierung eines Halbleiterchipstapels | |
DE10062238A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |