DE102004004594A1 - Ausnehmung des Gatemetalls zum Schutz gegen Oxidation und zur Reduzierung der parasitären Kapazität - Google Patents

Ausnehmung des Gatemetalls zum Schutz gegen Oxidation und zur Reduzierung der parasitären Kapazität Download PDF

Info

Publication number
DE102004004594A1
DE102004004594A1 DE102004004594A DE102004004594A DE102004004594A1 DE 102004004594 A1 DE102004004594 A1 DE 102004004594A1 DE 102004004594 A DE102004004594 A DE 102004004594A DE 102004004594 A DE102004004594 A DE 102004004594A DE 102004004594 A1 DE102004004594 A1 DE 102004004594A1
Authority
DE
Germany
Prior art keywords
gate
metal
gate stack
stack
gate metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004004594A
Other languages
English (en)
Inventor
Rajeev Malik
Ravikumar Ramachandran
Ramachandra Divakaruni
Oleg Gluschenkov
Hongwen Yan
Haining Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102004004594A1 publication Critical patent/DE102004004594A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer dielektrischen Struktur, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird, wobei der Gatestapel eine oder mehrere Gatemetallschichten aufweist, die ein Gatemetall umfassen, wobei das Gatemetall durch ein chemisches Ätzen von der Gatestapeloberfläche aus ausgenommen wird, wird bereitgestellt. Das Verfahren beinhaltet die selektive Oxidation des Gatemetalls des Gatestapels zum Ausbilden einer glatten Seitenwand auf dem Gatestapel und das Abscheiden einer Gateabstandsschicht auf dem Gatestapel.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft Verfahren zum Herstellen von Halbleiterbauelementen, die es ermöglichen, eine parasitäre Kapazität zu reduzieren und einen Schutz gegen Oxidation zu verbessern.
  • Dadurch, dass Bauelemente verkleinert werden und neue Metalle, wie etwa Wolfram (W), für Halbleiter erforderlich werden, wird es schwieriger, die Oxidation des Gatemetalls zu steuern und in Kauf zu nehmen. Die Ausbildung von Metalloxid während der selektiven Oxidation des Gatemetalls führt dazu, dass Seitenwände des Gates aufgrund des Heraustretens des dort entstehenden Metalloxids an der Stelle des Gatemetalls Grate und Höcker aufweisen. Wenn dann eine Abstandsschicht (Spacer) abgeschieden wird, ist sie im allgemeinen an den Seitenwänden des Gates, wo das Metalloxid heraustritt, dünner. Eine dünnere Abstandsschicht kann während der folgenden Oxidabscheidung und dem Dampfausheizen zu einer Oxidation des Gatemetalls und zu Unterbrechungen oder Kurzschlüssen im Gatemetall führen.
  • Ein Diagramm des Gatestapels eines typischen Transistors 100 ist in 1 gezeigt, wobei der Stapel Gatekappennitrid 105, leitendes Metall 104 (wie etwa W oder WSix) und Polysilizium 103 umfaßt. Ein Gateoxid 102 trennt den Gatestapel vom Si-Substrat 101. Die Form des Stapels wird durch die lithographische Maskierung und das reaktive Ionenätzen "RIE" definiert. Die Seitenwand 109 des Gatestapels ist nach der Ausbildung des Stapels, aber vor der selektiven Oxidation, normalerweise glatt.
  • Unter Bezugnahme auf 2 wird in der Regel nach dem Ausbilden des Stapels ein selektives Oxidationsausheizen durchgeführt, um die Zuverlässigkeit des Gateoxids zu verbessern. Während des Oxidationsausheizens wird auch die Oberfläche des Metalls 204 oxidiert, und das Metalloxid 206 tritt aufgrund der Volumenexpansion teilweise zu den Seiten des Stapels heraus.
  • Wie in 3 gezeigt, wird nach der selektiven Oxidation und Ionenimplantierungen auf dem Stapel eine Gateabstandsschicht 307 (üblicherweise Si3N4) abgeschieden. Es wird eine unstrukturiertes RIE-Ätzen durchgeführt, um das Si3N4 von der Oberfläche des Gateoxids zu entfernen. Die Abstandsschicht 307 wird aufgrund des Heraustretens des Metalloxids 306 in einer dünneren Schicht auf dem Gatemetall 304 abgeschieden. Diese dünnere Abstandsschicht führt während der folgenden Oxidabscheidung unter dem folgenden Dampfausheizen zu einer unerwünschten Zunahme bei der Oxidation des Metalls und verursacht möglicherweise auch unerwünschte Kurzschlüsse zwischen Gatemetall und Gatemetall oder zwischen Wortleitung und Bitleitung.
    •
  • Es besteht ein Bedarf an einem Prozeß zur Halbleiterherstellung, der das Dünnerwerden der Gateabstandsschicht auf dem Gatemetall aufgrund des Heraustretens des Metalloxids verhindert.
  • Die vorliegende Erfindung stellt eine Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements mit einer dielektrischen Struktur bereit, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird. Der Gatestapel enthält eine oder mehrere Gatemetallschichten, die ein Gatemetall umfassen. Das Herstellungsverfahren beinhaltet das seitliche Ausnehmen des Gatemetalls von der Gatestapeloberfläche aus durch chemisches Ätzen.
  • Außerdem kann das chemische Ätzen durch ein Gas oder eine Nassätzlösung erfolgen.
  • Das obige Verfahren beinhaltet bevorzugt weiterhin die selektive Oxidation des Gatemetalls, um eine glatte oder flache Seitenwand des Gatestapels auszubilden. Es beinhaltet vorteilhafterweise auch das Abscheiden einer Abstandsschicht auf der glatten Seitenwand des Gatestapels.
  • Das Verfahren beinhaltet außerdem bevorzugt ein Halbleiterbauelement, besonders bevorzugt mit Transistoren, das eine dielektrische Struktur umfaßt, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird. Bevorzugt weist der Gatestapel eine oder mehrere Gatemetallschichten auf, die ein von der Gatestapeloberfläche aus ausgenommenes Gatemetall umfassen.
  • Gemäß einer Ausführungsform umfaßt das Halbleiterbauelement eine dielektrische Struktur, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird, wobei der Gatestapel nach der selektiven Oxidation des Gatemetalls flache Seitenwände des Gatestapels aufweist.
  • Bei einer weiteren Ausführungsform kann das oben beschriebene Halbleiterbauelement einen auf den flachen Seitenwänden des Stapels abgeschiedene Abstandsschicht enthalten.
    •
  • 1 ist ein Diagramm eines Profils eines Gatestapels eines typischen Transistors vor dem selektiven Oxidationsausheizen;
  • 2 ist ein Diagramm eines Profils eines Gatestapels eines typischen Transistors, das ein während des selektiven Oxidationsausheizens ausgebildetes Metalloxid zeigt;
  • 3 ist ein Diagramm eines Profils eines Gatestapels eines typischen Transistors nach der Abscheidung einer Abstandsschicht auf dem Gate;
  • 4 ist ein Diagramm eines Profils eines Gatestapels eines typischen Transistors nach dem Ausnehmen von Gatemetall aus der Seitenwand des Stapels gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 5 ist ein Diagramm eines Profils eines Gatestapels eines typischen Transistors nach der selektiven Oxidation gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 6 ist ein Diagramm eines Profils eines Gatestapels eines typischen Transistors nach der Abscheidung einer Gateabstandsschicht gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 7 ist ein Diagramm eines Profils eines Gatestapels und von Bitleitungsmetall für einen typischen Transistor, das einen Bereich reduzierter parasitärer Kapazität gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und
  • 8 ist ein Diagramm eines Profils eines Gatestapels und von Bitleitungsmetall eines typischen Transistors mit ausgenommenem Gatemetall, das einen Bereich reduzierter parasitärer Kapazität gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • Ausführliche Beschreibung
  • Der Ausdruck "parasitäre Kapazität", wie er hier verwendet wird, bezeichnet eine Kapazität zwischen Gatemetall und Gatemetall oder Gatemetall und Bitleitung. Die Kapazität steht in direkter Beziehung zu der Dielektrizitätskonstante des die Komponenten trennenden Dielektrikums und steht in umgekehrter Beziehung zum räumlichen Abstand. Durch das Ausnehmen des Gatemetalls wird somit der räumliche Abstand vergrößert und dadurch die parasitäre Kapazität reduziert.
  • Die Ausdrücke "glatt" und "flach", wie sie hier austauschbar verwendet werden, bezeichnen die relative Abwesenheit von Graten, Höckern und Tälern auf einer Oberfläche. Gemäß der vorliegenden Erfindung bedeutet die Verwendung von "glatt" oder "flach", um die durch das hier vorgestellte Verfahren der Halbleiterherstellung erzeugte Wand des Gatestapels zu beschreiben, nicht, dass sich in einer derartigen Wand des Gatestapels absolut keine Grate, Höcker oder Täler befinden. Diese Ausdrücke werden lediglich verwendet, um zu veranschaulichen, dass die Stärke derartiger Grate, Höcker oder Täler in der Wand des Gatestapels gegenüber einer Wand des Gatestapels, die unter Verwendung von bisher bekannten Verfahren mit einem Heraustreten von Metalloxid hergestellt werden, die derartige Grate, Höcker oder Täler erzeugen, signifikant verringert ist.
  • Die Ausdrücke "dünn" und "dick", wie sie hier verwendet werden, sind relative Ausdrücke. Insbesondere bezieht sich die Verwendung von "dünner", um die Dicke der Abstandsschicht in den Bereichen des Heraustretens von Metalloxid von Halbleitern zu beschreiben, die unter Verwendung typischer Verfahren des Stands der Technik hergestellt werden, auf eine relativ reduzierte Dicke der Abstandsschicht in derartigen Bereichen im Gegensatz zu anderen Bereichen des gleichen Halbleiters. Dies ist auch im Vergleich zu der relativ dickeren Abstandsschicht im Bereich des Metalloxids eines ähnlichen Halbleiters, der unter Verwendung eines Verfahrens der vorliegenden Erfindung hergestellt wird.
  • Der Ausdruck "gleichmäßig" wird hier zum Beschreiben einer Schichtbildung gleichförmiger Dicke verwendet. Es versteht sich, dass das gleichmäßige Abscheiden einer Beschichtung nicht bedeutet, dass die Substanz in allen Bereichen eine identische Dicke aufweist. Eine derartige Verwendung von "gleichmäßig" soll eine allgemein gleiche Gesamtdicke vermitteln ohne bestimmte Bereiche unerwünscht reduzierter Dicke, wie sie vorwiegend an Gateabstandsschichten über Heraustretungen von Metalloxid in typischen Halbleiterbauelementen auftreten.
  • Der Ausdruck "reaktives Ionenätzen" ("RIE") wird hier dazu verwendet, Ätzverfahren zu bezeichnen, die Prinzipien des Plasmaätz- und Ionenstrahlätzens kombinieren. Durch die Kombination ergeben sich die Vorzüge des chemischen Plasmaätzens zusammen mit den Vorzügen eines gerichteten Ionenfräsens.
  • Es wird vorteilhafterweise ein neues Prozeßverfahren bereitgestellt, um das Gatemetall während oder nach dem RIE des Gatestapels auszunehmen, so dass die Seitenwände des Gatestapels nach einem selektiven Oxidationsausheizen relativ flach sind. Es kann vorteilhaft sein, das Gatemetall so auszunehmen, dass eine dickere Abstandsschicht (d.h. Siliziumnitrid) auf dem Gatemetall ausgebildet wird, um eine unerwünschte Oxidation des Gatemetalls zu verhindern oder zu reduzieren. Dieser Prozeß reduziert außerdem die parasitäre Kapazität von Gatemetall zu Gatemetall oder von Gatemetall zu Bitleitung. Da die parasitäre Kapazität die Arbeitsgeschwindigkeit des Bauelements vermindert, ist ihre Reduzierung von erheblichem Vorteil.
  • Gemäß einer Ausführungsform der Erfindung wird ein Prozeß bereitgestellt zum vorteilhaften Ausnehmen des Gatemetalls von der Gatestapeloberfläche aus durch ein chemisches Ätzen selektiv zum Metall, wie in 4 angedeutet. Ätzchemikalien können gasförmige oder nasse Lösungen sein. Das Ätzen zur Ausnehmung des Metalls kann während oder nach dem RIE des Gatestapels ausgeführt werden. Ein beispielhafter Gatestapel umfasst ein Gatekappennitrid 405, leitendes Metall 404 (wie etwa W oder WSix) und Polysilizium 403.
  • Wenngleich die Figuren Si3N4, W, WSix, PolySi und Si durchgehend als Komponenten des Halbleiterbauelements spezifizieren, versteht sich, dass die Figuren nur beispielhafter Natur sind und dass anstelle der gezeigten andere Elemente und Verbindungen verwendet werden können.
  • Ein Gateoxid 402 trennt den Gatestapel vom Si-Substrat 401. Die Form des Gatestapels wird durch die lithographische Maskierung und RIE definiert. Die Seitenwand 409 des Gatestapels, die normalerweise glatt ist, wird statt dessen gemäß einer Ausführungsform der vorliegenden Erfindung vom Rest der Stapelseitenwand 409 aus an der Gatemetalloberfläche 410 ausgenommen.
  • Das Gatemetall wird bevorzugt unter Verwendung einer chemischen Nass- oder Gasätzen ausgenommen. Diese Ätztechniken sind dem Durchschnittsfachmann wohlbekannt. Die Verwendung bekannter Ätztechniken zum Ausnehmen des Gatematerials vor der selektiven Oxidation ist ein vorteilhafter Aspekt der vorliegenden Erfindung.
  • Ein Profil eines Gatestapels eines typischen Transistors nach selektiver Oxidation gemäß einer Ausführungsform der vorliegenden Erfindung wird in 5 vorgestellt. Man beachte, dass die Seitenwand des Gatestapels 509 durch das Füllen der Ausnehmung des Gatemetalls durch den selektiven Oxidationsprozeß mit Metalloxid 506 erheblich geglättet wird. Die Seitenwand des Gatestapels 509 ist nicht nur im Vergleich zur Seitenwand 409 vor der selektiven Oxidation geglättet oder abgeflacht worden (wie in 4), sondern auch im Vergleich zu der nach der selektiven Oxidation in einem repräsentativen Prozeß des Stands der Technik ausgebildeten Seitenwand 209 (wie in 2 dargestellt).
  • Ein Diagramm eines Profils eines Gatestapels eines typischen Transistors nach der Abscheidung einer Gateabstandsschicht 607 gemäß einer Ausführungsform der vorliegenden Erfindung ist in 6 gezeigt. Man beachte die verbesserte Dicke der Abstandsschicht über dem Gatemetalloxid 606 im Gegensatz zu einer typischen, relativ dünnen Gateabstandsschicht 307 des Stands der Technik (wie in 3 dargestellt). Diese verbesserte Dicke ist ein direktes Ergebnis der glatten Seitenwand des Gatestapels, die durch das erste Ätzen des Gatemetalls zum Ausbilden einer Ausnehmung und die nachfolgende selektive Oxidation, die zum Füllen der so ausgebildeten Ausnehmung dient, hergestellt wird.
  • Wie hier beschrieben, kann das Gatemetall 604 auch so ausgenommen werden, dass eine dickere Abstandsschicht 607 auf der Seitenwand des Gatestapels über dem Gatemetalloxid ausgebildet wird, um vorteilhafterweise die Oxidation des Metalls zu verhindern, und in Abhängigkeit vom Widerstand des Metalls gegenüber einer Oxidation. Beispielsweise lässt sich Wolframmetall (W) leichter oxidieren als WSix, und somit wird dafür bevorzugt eine dickere Abstandsschicht verwendet.
  • Dieser Prozeß reduziert außerdem die parasitäre Kapazität der Gateelektrode durch Vergrößern der Dicke der Abstandsschicht zwischen den Gatemetallen und der Dicke der Abstandsschicht zwischen Bitleitungsmetall 708 und Gatemetall 704, wie in 7 gezeigt. Die parasitäre Kapazität verlangsamt die Arbeitsgeschwindigkeit des Bauelements. Unter Verwendung des erfindungsgemäßen Schritts des Ausnehmens des Gatemetalls 704 vor der selektiven Oxidation ist ein beispielhafter Bereich reduzierter parasitärer Kapazität 709 erzeugt worden. Der reduzierte Leckstrom von Elektronen zwischen dem Bitleitungsmetall und dem Gatestapel ist ein vorteilhaftes Ergebnis der vorliegenden Erfindung.
  • 8 ist ein Diagramm eines Profils eines Gatestapels und eines Bitleitungsmetalls 808 eines typischen Transistors mit ausgenommenem Gatemetall 804, das einen Bereich reduzierter parasitärer Kapazität 809 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Wie in 7 wird die parasitäre Kapazität der Gateelektrode reduziert, indem die Dicke der Abstandsschicht 807 zwischen den Gatemetallen 804 und zwischen dem Gatemetall 804 und dem Bitleitungsmetall 808 vergrößert wird. Die im Bereich 809 gemessene parasitäre Kapazität wurde durch die resultierende Vergrößerung der Dicke der Abstandsschicht 807 zumindest teilweise aufgrund der Ausnehmung des Gatematerials 804 erzeugt.
  • Wenngleich die Erfindung hier unter Bezugnahme auf bestimmte Ausführungsformen beschrieben worden ist, versteht es sich, dass diese Ausführungsformen für die Prinzipien und Anwendungen der vorliegenden Erfindung lediglich beispielhaft sind. Es versteht sich deshalb, dass an den veranschaulichenden Ausführungsformen zahlreiche Modifikationen vorgenommen werden können und dass man andere Anordnungen entwerfen kann, ohne von dem Geist und Umfang der vorliegenden Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert werden.

Claims (9)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Halbleiterbauelement eine dielektrische Struktur ist, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird, wobei der Gatestapel eine oder mehrere Gatemetallschichten aufweist, die ein Gatemetall umfassen, wobei das Herstellungsverfahren folgendes umfaßt: Ausnehmen des Gatemetalls von der Gatestapeloberfläche aus durch chemisches Ätzen.
  2. Verfahren nach Anspruch 1, wobei die chemische Ätzen durch eine gasförmige Ätzlösung erfolgt.
  3. Verfahren nach Anspruch 1, wobei das chemische Ätzen durch eine Nassätzlösung erfolgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiterhin umfassend eine selektive Oxidation des Gatemetalls des Gatestapels, um eine Seitenwand auszubilden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiterhin umfassend ein Abscheiden einer Gateabstandsschicht am Gatestapel.
  6. Verfahren nach Anspruch 4, wobei die Seitenwand eine glatte Seitenwand ist.
  7. Halbleiterbauelement mit einer dielektrischen Struktur, auf der ein Gatestapel mit einer Gatestapeloberfläche ausgebildet wird, wobei der Gatestapel eine oder mehrere Gatemetallschichten aufweist, die ein von der Gatestapeloberfläche aus ausgenommenes Gatemetall umfassen.
  8. Halbleiterbauelement nach Anspruch 7, weiterhin umfassend eine flache Seitenwand des Stapels nach der selektiven Oxidation des Gatemetalls.
  9. Halbleiterbauelement nach Anspruch 8, weiterhin umfassend eine gleichmäßig auf der flachen Seitenwand des Stapels abgeschiedene Gateabstandsschicht.
DE102004004594A 2003-01-31 2004-01-29 Ausnehmung des Gatemetalls zum Schutz gegen Oxidation und zur Reduzierung der parasitären Kapazität Withdrawn DE102004004594A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/355,726 US6908806B2 (en) 2003-01-31 2003-01-31 Gate metal recess for oxidation protection and parasitic capacitance reduction
US10/355726 2003-01-31

Publications (1)

Publication Number Publication Date
DE102004004594A1 true DE102004004594A1 (de) 2004-09-09

Family

ID=32770607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004004594A Withdrawn DE102004004594A1 (de) 2003-01-31 2004-01-29 Ausnehmung des Gatemetalls zum Schutz gegen Oxidation und zur Reduzierung der parasitären Kapazität

Country Status (2)

Country Link
US (1) US6908806B2 (de)
DE (1) DE102004004594A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026689B2 (en) * 2004-08-27 2006-04-11 Taiwan Semiconductor Manufacturing Company Metal gate structure for MOS devices
KR100675889B1 (ko) * 2005-04-26 2007-02-02 주식회사 하이닉스반도체 리세스 채널을 가지는 반도체 소자 및 그 제조방법
KR100744682B1 (ko) * 2005-06-30 2007-08-01 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20120089513A (ko) * 2010-12-13 2012-08-13 삼성전자주식회사 비휘발성 기억 소자 및 그 제조 방법
US8877645B2 (en) 2011-09-15 2014-11-04 International Business Machines Corporation Integrated circuit structure having selectively formed metal cap
US8890262B2 (en) 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
CN104752360B (zh) * 2013-12-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法
CN104752434B (zh) * 2013-12-30 2017-11-03 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法
US11508752B2 (en) * 2019-12-17 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Grid structure to reduce domain size in ferroelectric memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950011983B1 (ko) * 1992-11-23 1995-10-13 삼성전자주식회사 반도체 장치의 제조방법
US6380607B2 (en) 1997-12-31 2002-04-30 Lg Semicon Co., Ltd. Semiconductor device and method for reducing parasitic capacitance between data lines
US6448140B1 (en) * 1999-02-08 2002-09-10 Taiwan Semiconductor Manufacturing Company Laterally recessed tungsten silicide gate structure used with a self-aligned contact structure including a straight walled sidewall spacer while filling recess
JP3602745B2 (ja) 1999-06-30 2004-12-15 株式会社東芝 半導体装置
TW480654B (en) 2001-03-15 2002-03-21 Powerchip Semiconductor Corp Semiconductor device for reducing capacitance effect between metal interconnects

Also Published As

Publication number Publication date
US20040150056A1 (en) 2004-08-05
US6908806B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
DE60220230T2 (de) Herstellungsverfahren eines halbleiterbauelements
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019110531B3 (de) Grenzstruktur für eingebetteten speicher und verfahren zu ihrer herstellung
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102017120571B4 (de) Verfahren zur halbleiterherstellung
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE10335100B4 (de) Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE112011102606T5 (de) Transistor mit Metall-Ersatz-Gate-Zone und Verfahren zur Herstellung desselben
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE112006002952T5 (de) Verfahren zur Herstellung von Halbleiteranordnungen und Strukturen derselben
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102010064288A1 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102020105633A1 (de) Halbleitervorrichtungen mit verbesserten Kondensatoren
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102004004594A1 (de) Ausnehmung des Gatemetalls zum Schutz gegen Oxidation und zur Reduzierung der parasitären Kapazität
DE10235793A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

8139 Disposal/non-payment of the annual fee