DE102004004512A1

DE102004004512A1 - Integrierte Schaltung mit lateraler dielektrischer Isolation aktiver Bereiche über elektrisch kontaktiertem vergrabenem Material und Herstellungsverfahren

Info

Publication number: DE102004004512A1
Application number: DE102004004512A
Authority: DE
Inventors: Volker Dr.-Ing. Dudek
Original assignee: Atmel Germany GmbH
Current assignee: Atmel Corp
Priority date: 2004-01-23
Filing date: 2004-01-23
Publication date: 2005-08-18
Anticipated expiration: 2024-01-24
Also published as: US7816758B2; WO2005071737A1; CN1934696A; US20060255387A1; DE102004004512B4; EP1706901A1

Abstract

Vorgestellt wird eine integrierte Schaltung mit einer ersten Schicht (12) aus aktivem Halbleitermaterial, die sich längs einer ersten Seite (14) einer vergrabenen Schicht (16) erstreckt; und mit Grabenstrukturen (18, 38), die die Schicht (12) aus aktivem Halbleitermaterial durchschneiden und die dielektrische Wandbereiche (42, 44) aufweisen, wobei die dielektrischen Wandbereiche (42, 44) Teilbereiche (52, 54, 56) der Schicht (12) aus aktivem Halbleitermaterial in lateraler Richtung elektrisch voneinander isolieren und wobei die Grabenstrukturen (18, 38) ferner erste innere Bereiche (46) aufweisen, die mit elektrisch leitfähigem Material ausgefüllt sind und die vergrabene Schicht (16) elektrisch leitend kontaktieren. Die integrierte Schaltung zeichnet sich dadurch aus, dass erste Wandbereiche (42) der Grabenstrukturen (18, 38) die vergrabene Schicht (16) vollständig durchschneiden und zweite Wandbereiche (44) der Grabenstrukturen (18, 38) in die vergrabene Schicht (16) hineinreichen, ohne sie vollständig zu schneiden. Ferner wird ein Verfahren zur Herstellung einer solchen integrierten Schaltung angegeben.

Description

Die Erfindung betrifft eine Integrierte Schaltung mit einer ersten Schicht aus aktivem Halbleitermaterial, die sich längs einer ersten Seite einer vergrabenen Schicht erstreckt, und mit Grabenstrukturen, die die Schicht aus aktivem Halbleitermaterial durchschneiden und die dielektrische Wandbereiche aufweisen, wobei die dielektrischen Wandbereiche Teilbereiche der Schicht aus aktivem Halbleitermaterial in lateraler Richtung elektrisch voneinander isolieren, und wobei die Grabenstrukturen ferner erste innere Bereiche aufweisen, die mit elektrisch leitfähigem Material ausgefüllt ist und die vergrabene Schicht elektrisch leitend kontaktieren. Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer solchen Integrierten Schaltung.
Eine solche Integrierte Schaltung und ein solches Verfahren sind aus der US 2002/0008299 A1 bekannt. Diese Schrift zeigt Grabenstrukturen mit dielektrischen Wandbereichen und elektrisch leitfähigen Füllungen. Durch die dielektrischen Wandbereiche werden aktive Bereiche einer oberhalb einer vergrabenen Schicht angeordneten Halbleiterschicht in lateraler Richtung elektrisch voneinander isoliert. Mit den elektrisch leitfähigen Füllungen werden vergrabene Bereiche elektrisch von einer Oberfläche der Integrierten Schaltung kontaktiert. Dazu endet ein nach unten offener, leitfähig gefüllter Graben, jeweils in einem vergrabenen Bereich.
Auf diese Weise kann jedoch keine laterale dielektrische Trennung von Teilbereichen einer vergrabenen Schicht erreicht werden, die unter verschiedenen, zum Beispiel unter benachbarten aktiven Bereichen liegen. Außerdem kann mit den in der US 2002/0008299 A1 offenbarten Strukturen nur eine Ebene von einer Grabenstruktur elektrisch kontaktiert werden.
Eine solche Trennung ist jedoch wünschenswert, um die verschiedenen aktiven Bereiche mit individuellen elektrischen Eigenschaften der darunter liegenden vergrabenen Bereiche zu steuern.

Vor diesem Hintergrund besteht die Aufgabe der Erfindung in der Angabe einer Integrierten Schaltung mit lateral dielektrisch voneinander isolierten aktiven Bereichen, die über vergrabenen Bereichen angeordnet sind, und eines Herstellungsverfahrens für eine solche Integrierte Schaltung.

Diese Aufgabe wird bei einer Integrierten Schaltung der eingangs genannten Art dadurch gelöst, dass erste Wandbereiche der Grabenstrukturen die vergrabene Schicht vollständig durchschneiden und zweite Wandbereiche der Grabenstrukturen in die vergrabene Schicht hineinreichen, ohne sie vollständig zu schneiden.

Ferner wird diese Aufgabe mit einem Verfahren der eingangs genannten Art gelöst, das folgende Schritte aufweist: Erzeugen einer ersten strukturierten Maske auf einer der vergrabenen Schicht abgewandten Seite der ersten Schicht, wobei die erste Maske erste Öffnungen aufweist, Erzeugen einer zweiten strukturierten Maske auf der ersten Maske, wobei die zweite Maske lateral gegen die ersten Öffnungen versetzt angeordnete, die ersten Öffnungen teilweise überdeckende zweite Öffnungen aufweist, so dass die erste Maske mit der zweiten Maske zusammen einen ersten Öffnungsquerschnitt definiert und die erste Maske allein einen zweiten Öffnungsquerschnitt definiert, der größer als der erste Öffnungsquerschnitt ist, Ätzen einer ersten Graben-Teilstruktur durch den ersten Öffnungsquerschnitt hindurch, Entfernen der zweiten Maske, Ätzen einer zweiten Graben-Teilstruktur durch den zweiten Öffnungsquerschnitt hindurch bis in die vergrabene Schicht hinein, Abscheiden eines Dielektrikums auf inneren Oberflächen der gebildeten Grabenstruktur, und Füllen der übrigen Grabenstruktur mit elektrisch leitfähigem Material.

Durch diese Merkmale wird die Aufgabe der Erfindung vollkommen gelöst. Dadurch, dass erste Wandbereiche der Grabenstrukturen die vergrabene Schicht vollständig durchschneiden, werden die zwischen ersten Wandbereichen liegenden Bereiche der vergrabenen Schicht dielektrisch von anderen Bereichen der vergrabenen Schicht getrennt. In Verbindung mit dem Merkmal zweiter Wandbereiche, die in die vergrabene Schicht hineinreichen, ohne sie vollständig zu schneiden, können einzelne Bereiche der vergrabenen Schicht individuell elektrisch kontaktiert werden. Durch die vollständig dielektrische laterale Isolierung wird die Ausbildung lateraler parasitärer Bauelemente, wie sie bei Isolierungen durch pn-Übergänge auftreten, verhindert. Dadurch, dass bei erfindungsgemäß hergestellten Integrierten Schaltungen auch die Teilbereiche vergrabener Schichten, die zu verschiedenen aktiven Bereichen gehören, dielektrisch getrennt sind, sinkt die Empfindlichkeit für Störungen. Durch die Kontaktierung der vergrabenen Schicht lassen sich niedrig-dotierte vergrabene Schichten ohne parasitäre Kapazitäten verwenden. Das erfindungsgemäße Prozessmodul ist sowohl für SOI-Wafer als auch für Bulk-Wafer nutzbar.

Insgesamt wird damit eine laterale dielektrische Isolierung von aktiven Halbleiterbereichen durch Grabenstrukturen mit abgestuften Grabenquerschnitten bereitgestellt. Die in der Tiefe der Grabenstruktur abgestuften Querschnitte innerer Bereiche können mit hochleitfähigem Material zur Kontaktierung vergrabener Schichten genutzt werden. Alternativ können die Querschnitte in unterschiedlichen Tiefen der Grabenstruktur teilweise mit isolierendem Material gefüllt werden. Unter der vergrabenen Schicht kann alternativ Halbleitermaterial wie Silizium oder die isolierende Oxidschicht eines SOI-Wafers liegen. Es ist ein besonderer Vorteil der Erfindung, dass sie mit Hilfe einer selbstjustierenden Zweimasken-Technik, einer Spacer-Bildung für die dielektrisch isolierenden Wandbereiche und verschiedenen Füllmethoden wie der selektiven Epitaxie oder einer Abscheidung von dotiertem polykristallinen Halbleitermaterial oder einer Abscheidung von Metall erfolgen kann.

Mit Blick auf Ausgestaltungen der integrierten Schaltung ist bevorzugt, dass die Grabenstrukturen zweite innere Bereiche aufweisen, die mit elektrisch leitfähigem Material ausgefüllt sind und die eine zweite Schicht elektrisch kontaktieren, die sich längs einer zweiten Seite der vergrabenen Schicht erstreckt.

Durch diese Ausgestaltung können auch in mehreren Ebenen übereinander liegende Schichten einheitlich elektrisch angesteuert werden.

Bevorzugt ist auch, dass die zweite Schicht aus Halbleitermaterial besteht.

Durch diese erste alternative Ausgestaltung wird die Erfindung für sogenannte Bulk-Wafer anwendbar.

Als zweite Alternative ist bevorzugt, dass die zweite Schicht aus dielektrischem Material besteht.

Durch diese Ausgestaltung wird die Erfindung für sogenannte SOI-Wafer (SOI = Semiconductor on insulator) anwendbar.

Mit Blick auf Ausgestaltungen des Verfahrens ist bevorzugt, dass der Schritt des Abscheidens eines Dielektrikums ein Abscheiden von TEOS-Oxid umfasst.

TEOS ist die Abkürzung für Tetraethylorthosilikat. Aus dieser Verbindung entsteht bei mittleren Temperaturen (bis ca. 700° C) durch Zersetzung Siliziumdioxid. Bei dem Abscheiden eines TEOS-Oxides entstehen hochwertige Oxidfilme, die sich zum Beispiel durch eine hohe Durchbruchfeldstärke und eine konforme Kantenbedeckung auszeichnen. Die konforme Kantenbedeckung ist wegen der mehrstufigen Struktur der Gräben, die bei dieser Erfindung erzeugt und verwendet werden, wichtig.

Bevorzugt ist auch, dass zwischen dem Abscheiden des Dielektrikums und dem Füllen der übrigen Grabenstruktur auf Bodenbereichen der Grabenstruktur abgeschiedenes Dielektrikum durch einen anisotropen Ätzschritt entfernt wird.

Ein Ätzschritt wird als anisotrop bezeichnet, wenn der Ätzangriff in bestimmten Raumrichtungen schneller abläuft als in anderen Raumrichtungen. Als Folge einer in senkrechter Richtung schneller erfolgenden Ätzung bleibt hier das vorher abgeschiedene Oxid, das die dielektrischen Wandbereiche bildet, weitestgehend erhalten, während auf Bodenbereichen der Grabenstruktur abgeschiedenes Oxid, das die gewünscht Kontaktierung erschweren würde, entfernt wird.

Ferner ist bevorzugt, dass der erste und der zweite Öffnungsquerschnitt, eine Dicke des abgeschiedenen Dielektrikums und der anisotrope Ätzschritt so aufeinander abgestimmt sind, dass soviel Oxid entfernt wird, dass die später erfolgende Füllung mit elektrisch leitfähigem Material nur die vergrabene Schicht, nicht aber die zweite Schicht elektrisch kontaktiert.

Durch diese Ausgestaltung kann als Alternative zu einer Kontaktierung von wenigstens zwei vertikal aufeinander angeordneter Schichten auch nur eine vergrabene Schicht elektrisch kontaktiert werden.

Eine weitere bevorzugte Ausgestaltung zeichnet sich dadurch aus, dass der erste und der zweite Öffnungsquerschnitt, eine Dicke des abgeschiedenen Dielektrikums und der anisotrope Ätzschritt so aufeinander abgestimmt sind, dass soviel Oxid entfernt wird, dass die später erfolgende Füllung mit elektrisch leitfähigem Material die vergrabene Schicht und die zweite Schicht elektrisch kontaktiert.

Bei dieser alternativen Ausgestaltung werden mehrere vertikal aufeinander angeordnete Schichten elektrisch kontaktiert.

Bevorzugt ist auch, dass die übrige Grabenstruktur mit Metall und/oder polykristallinem Halbleitermaterial und/oder feinkristallinem („amorphen") Halbleitermaterial gefüllt wird.

Alternativ ist bevorzugt, dass die übrige Grabenstruktur durch einen selektiven Epitaxieschritt gefüllt wird.

Die Füllung durch einen selektiven Epitaxieschritt oder durch polykristallines Halbleitermaterial hat den zusätzlichen Vorteil, dass ein vertikaler Dotierstoff-Konzentrationsgradient und damit ein vertikaler Leitfähigkeits-Gradient eingestellt werden kann.

Weitere Vorteile ergeben sich aus der Beschreibung und den beigefügten Figuren.

Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.

Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen, jeweils in schematischer Form:
1 ein Zwischenprodukt des erfindungsgemäßen Herstellungsverfahrens bei der Anwendung auf einen Bulk-Wafer mit der ersten Maske und der zweiten Maske nach einem ersten Ätzschritt;
2 das Zwischenprodukt aus der 1 nach einem zweiten Ätzschritt und einer Entfernung der zweiten Maske;
3 das Zwischenprodukt aus der 2 nach einer Bildung der dielektrischen Wandbereiche gemäß einer ersten Ausgestaltung;
4 das Zwischenprodukt aus der 3 nach einem Füllen innerer Bereiche mit hochleitfähigem Material durch einen Epitaxieschritt;
5 das Zwischenprodukt aus der 3 nach einem Füllen innerer Bereiche mit hochleitfähigem Material durch eine Abscheidung von dotiertem polykristallinen Halbleitermaterial und/oder von Metall und/oder von amorphen Halbleitermaterial;
6 den Wafer aus den 4 oder 5 nach einem Entfernen von überschüssigem leitenden Material und einem Entfernen der ersten Maske; und
7 einen erfindungsgemäß verarbeiteten SOI-Wafer.
1 zeigt einen Wafer 10 mit einer ersten Schicht aus aktivem Halbleitermaterial 12, die sich längs einer ersten Seite 14 einer vergrabenen Schicht 16 erstreckt. Da die vergrabene Schicht 16 beidseitig in Halbleitermaterial, beispielsweise in Silizium, eingebettet ist, wird ein solcher Wafer 10 auch als Bulk-Wafer bezeichnet. Zur Realisierung von Teil-Grabenstrukturen 18 wird auf dem zunächst planaren Wafer 10 eine erste Maske 22, bevorzugt eine zum Beispiel aus Nitrid bestehende Hartmaske, aufgebracht und strukturiert. Dazu wird nach dem Aufbringen eines Haftoxides auf einer der vergrabenen Schicht 16 abgewandten Seite 24 der ersten Schicht 12 eine Nitridschicht 26 abgeschieden und durch Lithografie- und Ätzschritte strukturiert.
Die Strukturierung der Nitridschicht 26 erfolgt so, dass die erste Maske 22 erste Öffnungen 28 aufweist. Danach wird selbstjustiert eine zweite Maske 30, zum Beispiel eine Lackmaske, auf der ersten Maske 22 erzeugt, wobei die zweite Maske 30 lateral gegen die ersten Öffnungen versetzt angeordnete zweite Öffnungen 32 aufweist, die die ersten Öffnungen 28 teilweise überdecken. Als Folge definiert die erste Maske 22 zusammen mit der zweiten Maske 30 einen ersten Öffnungsquerschnitt 34, und die erste Maske definiert nach einem späteren Entfernen der zweiten Maske 30 einen zweiten Öffnungsquerschnitt 36, der größer als der erste Öffnungsquerschnitt 34 ist. An die Strukturierung der beiden Masken 22, 30 schließt sich ein Ätzschritt an, in dem die ersten Teil-Grabenstrukturen 18 durch den ersten Öffnungsquerschnitt 34 hindurch in die Tiefe des Wafers 10 geätzt werden.
Die Graben-Teilstrukturen 18 können zum Beispiel durch anisotrope Ätzangriffe erzeugt werden. Ein Beispiel für ein anisotropes Ätzverfahren ist das reaktive Ionenätzen. Dabei werden Ionen aus einem Plasma durch ein elektrisches Feld beschleunigt. Beim Auftreffen der Ionen auf die definierte Grabenfläche werden Oberflächenatome aus dem Gitter der aktiven Halbleiterschicht 12 im Bereich des ersten Öffnungsquerschnitts 34 herausgelöst, wobei diesem physikalischen Sputtereffekt chemische Prozesse überlagert sein können. Durch fortwährendes Auftreffen von Ionen aus dem Plasma auf den ersten Öffnungsquerschnitt 34 entstehen sukzessive die Teil-Grabenstrukturen 18.
In weiteren Schritten, für die auf die 2 verwiesen wird, erfolgt zunächst ein Entfernen der zweiten Maske 28 und ein Ätzen zweiter Grabenteilstrukturen 38 durch den zweiten Öffnungsquerschnitt 36 hindurch bis in die vergrabene Schicht 16 hinein. Der zweite Grabenätzschritt kann nach dem gleichen Prinzip durchgeführt werden wie der erste Grabenätzschritt. Durch das mehrstufige Ätzen der Grabenstrukturen durch verschiedene Öffnungsquerschnitte 34, 36 entsteht eine gestufte Grabenstruktur 20 mit Teilgrabenstrukturen 18, 38 mit einer Zwischenstufe 40, die in der vergrabenen Schicht 16 liegt.
3 zeigt das Resultat weiterer Schritte. Nach dem Ätzen wird auf den inneren Oberflächen der Grabenstrukturen 20 ein Dielektrikum, beispielsweise ein TEOS-Oxid, konform abgeschieden. Der Abscheidung des TEOS-Oxids geht bevorzugt eine Haftoxidation der inneren Wandbereiche voraus. Durch die konforme Abscheidung entstehen erwünschte erste Wandbereiche 42 der Grabenstrukturen 20, die die vergrabene Schicht 16 vollständig durchschneiden, und zweite Wandbereiche 44, die in die vergrabene Schicht 16 hineinreichen, ohne sie vollständig zu schneiden.
Daneben entstehen durch die konforme Abscheidung Oxidschichten auf Bodenbereichen der Grabenstrukturen 20, insbesondere auf der Zwischenstufe 40. Die Oxidschicht, die sich dort in der vergrabenen Schicht 16 ausbildet, würde eine elektrische Kontaktierung der vergrabenen Schicht 16 verhindern. Aus diesem Grund wird ein anisotroper Ätzschritt durchgeführt, der bevorzugt Material von der Zwischenstufe 40 abträgt und der die Wandbereiche 42, 44 weitgehend schont. Die Verbindung von Oxid-Abscheidung und anisotropem Ätzschritt wird auch als Spacer-Technik bezeichnet. Anschließend werden innere Bereiche 46 der Grabenstrukturen 20 mit leitfähigem Material gefüllt. Das Füllen kann zum Beispiel durch eine selektive Epitaxie erfolgen. Selektiv bedeutet, dass beim epitaktischen Wachstum die Prozessparameter so eingestellt sind, dass das Wachstum nur von freiliegendem, einkristallinen Halbleitermaterial ausgeht. An den Stellen, an denen sich andere Oberflächen befinden, zum Beispiel Oxid- oder Nitrid-Flächen, findet keine Abscheidung statt.
Das Ergebnis eines solchen Epitaxieschritts ist in der 4 dargestellt. Das füllende Halbleitermaterial lagert sich zunächst an einer Saatöffnung an, die durch das anisotrope Ätzen des Oxids entstanden ist. Dabei versteht man unter einer Saat eine Oberflächenstruktur eines Einkristalls, an der sich Atome bei der Epitaxie anlagern und dabei die Kristallorientierung des Einkristalls übernehmen. Bei der Epitaxie kann die Dotierung des aufwachsenden Materials variiert werden. Die dabei entstehenden Epitaxie-Pilze 48 werden anschließend durch chemisch mechanisches Planarisieren entfernt. Die elektrische Kontaktierung der vergrabenen Schicht 16 erfolgt an über die oxidfreien Bereiche der Zwischenstufen 40.
Alternativ zu einer Füllung innerer Beeiche 46 durch einen Epitaxieschritt kann die Füllung auch durch Abscheiden von Metall und/oder von dotiertem polykristallinen Material und/oder von amorphen Halbleitermaterial erfolgen. Dies ist in der 5 dagestellt, in der die Schicht 50 eine Füllung mit solchem Material repräsentiert. Anschließend wird der über die Grabenstrukturen 20 hinausreichende Teil 51 der Schicht 50 zum Beispiel durch ein chemisch mechanisches Planarisieren entfernt und die erste Maske 22 durch einen Ätzschritt entfernt.
6 zeigt den Wafer 10 aus der 4 oder der 5 nach einem Entfernen der Schicht 51 und der ersten Maske 22. 6 zeigt damit einen Bulk-Wafer 10 mit Grabenstrukturen 20, die die Schicht 12 aus aktivem Halbleitermaterial durchschneiden und die dielektrische Wandbereiche 42, 44 aufweisen, wobei die dielektrischen Wandbereiche 42, 44 Teilbereiche 52, 54, 56 der Schicht 12 aus aktivem Halbleitermaterial in lateraler Richtung elektrisch voneinander isolieren, und wobei die Grabenstrukturen 20 ferner erste innere 46 Bereiche aufweisen, die mit elektrisch leitfähigem Material ausgefüllt ist und die vergrabene Schicht 16 elektrisch leitend kontaktieren. In den Teilbereichen, 52, 54, 56 der Schicht 12 werden dann Bauelemente, zum Beispiel Feldeffekttransistoren durch weitere Schritte gebildet und kontaktiert, um eine integrierte Schaltung zu bilden.
Bei dem Wafer 10 aus der 6 weisen die Grabenstrukturen zweite innere Bereiche 58 auf, die mit elektrisch leitfähigem Material ausgefüllt sind und die eine zweite Schicht 60 elektrisch kontaktieren, die sich längs einer zweiten Seite 62 der vergrabenen Schicht 16 erstreckt. Die zweite Schicht 60 besteht bei einem Bulk-Wafer 10 aus Halbleitermaterial.
Die Erfindung kann auch mit einem SOI-Wafer 64 realisiert werden, bei dem sich die vergrabene Schicht 16 auf einer zweiten Schicht 66 aus dielektrischem Material und darunter liegendem Halbleitermaterial 68 erstreckt. Ein solcher SOI-Wafer 64 ist in der 7 dargestellt.
Ferner kann der erste Öffnungsquerschnitt 34 und der zweite Öffnungsquerschnitt 36, eine Dicke des abgeschiedenen Dielektrikums, also eine Dicke der Wandbereiche 42, 44, und der anisotrope Ätzschritt so aufeinander abgestimmt sein, dass nur soviel Oxid entfernt wird, dass die später erfolgende Füllung mit elektrisch leitfähigem Material nur die vergrabene Schicht 16, nicht aber die zweite Schicht 58 oder 60 elektrisch kontaktiert. Dies ist ebenfalls in der 7 dargestellt. Es versteht sich aber, dass eine solche Ausgestaltung, bei der nur die vergrabene Schicht 16, nicht aber die an die zweite Seite 62 der vergrabenen Schicht 16 angrenzende zweite Schicht 60, 66 kontaktiert wird, auch bei Wafern 10 nach den 1 bis 6 realisiert sein kann. Es versteht sich ferner, dass beim SOI-Wafer 64 nach der 7 auch die unter der Oxidschicht 66 liegende Halbleiterschicht 68 elektrisch kontaktiert werden kann.

Claims

Integrierte Schaltung mit einer ersten Schicht (12) aus aktivem Halbleitermaterial, die sich längs einer ersten Seite (14) einer vergrabenen Schicht (16) erstreckt; und mit Grabenstrukturen (18, 38), die die Schicht (12) aus aktivem Halbleitermaterial durchschneiden und die dielektrische Wandbereiche (42, 44) aufweisen, wobei die dielektrischen Wandbereiche 42, 44) Teilbereiche (52, 54, 56) der Schicht (12) aus aktivem Halbleitermaterial in lateraler Richtung elektrisch voneinander isolieren, und wobei die Grabenstrukturen (18, 38) ferner erste innere Bereiche (46) aufweisen, die mit elektrisch leitfähigem Material ausgefüllt ist und die vergrabene Schicht (16) elektrisch leitend kontaktieren, dadurch gekennzeichnet, dass erste Wandbereiche (42) der Grabenstrukturen (18, 38) die vergrabene Schicht (16) vollständig durchschneiden und zweite Wandbereiche (44) der Grabenstrukturen (18, 38) in die vergrabene Schicht (16) hineinreichen, ohne sie vollständig zu schneiden.
Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Grabenstrukturen (18, 38), zweite innere Bereiche (58) aufweisen, die mit elektrisch leitfähigem Material ausgefüllt sind und eine zweite Schicht (60; 66) elektrisch kontaktieren, die sich längs einer zweiten Seite (62) der vergrabenen Schicht (16) erstreckt.
Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Schicht (60) aus Halbleitermaterial besteht.
Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Schicht (66) aus dielektrischem Material besteht.
Verfahren zur Herstellung einer integrierten Schaltung mit einer ersten Schicht (12) aus aktivem Halbleitermaterial, die sich längs einer ersten Seite (14) einer vergrabenen Schicht (16) erstreckt; und mit Grabenstrukturen (20), die die Schicht (12) aus aktivem Halbleitermaterial durchschneiden und die dielektrische Wandbereiche (42, 44) aufweisen, wobei die dielektrischen Wandbereiche (42, 44) Teilbereiche (52, 54, 56) der Schicht (12) aus aktivem Halbleitermaterial in lateraler Richtung elektrisch voneinander isolieren, und wobei die Grabenstrukturen (20) ferner erste innere Bereiche (46) aufweisen, die mit elektrisch leitfähigem Material ausgefüllt ist und die vergrabene Schicht (16) elektrisch leitend kontaktieren, gekennzeichnet durch folgende Schritte: Erzeugen einer ersten strukturierten Maske (22) auf einer der vergrabenen Schicht (16) abgewandten Seite (24) der ersten Schicht (12), wobei die erste Maske (22) erste Öffnungen (28) aufweist, Erzeugen einer zweiten strukturierten Maske (30) auf der ersten Maske (22), wobei die zweite Maske (30) lateral gegen die ersten Öffnungen (28) versetzt angeordnete, die ersten Öffnungen (28) teilweise überdeckende zweite Öffnungen (32) aufweist, so dass die erste Maske (22) mit der zweiten Maske (30) zusammen einen ersten Öffnungsquerschnitt (34) definiert und die erste Maske (22) allein einen zweiten Öffnungsquerschnitt (36) definiert, der größer als der erste Öffnungsquerschnitt (34) ist, Ätzen einer ersten Graben-Teilstruktur (18) durch den ersten Öffnungsquerschnitt (34) hindurch, Entfernen der zweiten Maske (30), Ätzen einer zweiten Graben-Teilstruktur (38) durch den zweiten Öffnungsquerschnitt (36) hindurch bis in die vergrabene Schicht (16) hinein; Abscheiden eines Dielektrikums auf inneren Oberflächen einer aus den Teil-Grabenstrukturen (18, 38) gebildeten Grabenstruktur (20), und Füllen der übrigen Grabenstruktur (20) mit elektrisch leitfähigem Material.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Schritt des Abscheidens eines Dielektrikums ein Abscheiden von TEOS-Oxid umfasst.
Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass zwischen dem Abscheiden des Dielektrikums und dem Füllen der übrigen Grabenstruktur (20) auf Bodenbereichen der Grabenstruktur (20) abgeschiedenes Dielektrikum durch einen anisotropen Ätzschritt entfernt wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der erste und der zweite Öffnungsquerschnitt (34, 36), eine Dicke des abgeschiedenen Dielektrikums und der anisotrope Ätzschritt so aufeinander abgestimmt sind, dass soviel Oxid entfernt wird, dass die später erfolgende Füllung mit elektrisch leitfähigem Material nur die vergrabene Schicht (16), nicht aber die zweite Schicht (60; 66) elektrisch kontaktiert.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der erste und der zweite Öffnungsquerschnitt (34, 36), eine Dicke der des abgeschiedenen Dielektrikums und der anisotrope Ätzschritt so aufeinander abgestimmt sind, dass soviel Oxid entfernt wird, dass die später erfolgende Füllung mit elektrisch leitfähigem Material die vergrabene Schicht (16) und die zweite Schicht (60; 66) elektrisch kontaktiert.
Verfahren nach wenigstens einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die übrige Grabenstruktur (20) mit Metall und/oder polykristallinem Halbleitermaterial gefüllt wird.
Verfahren nach wenigstens einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die übrige Grabenstruktur (20) durch einen selektiven Epitaxieschritt gefüllt wird.