DE10200372A1 - Leistungshalbleitermodul - Google Patents

Leistungshalbleitermodul

Info

Publication number
DE10200372A1
DE10200372A1 DE10200372A DE10200372A DE10200372A1 DE 10200372 A1 DE10200372 A1 DE 10200372A1 DE 10200372 A DE10200372 A DE 10200372A DE 10200372 A DE10200372 A DE 10200372A DE 10200372 A1 DE10200372 A1 DE 10200372A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
module according
electrically
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10200372A
Other languages
English (en)
Inventor
Mark Bakran
Hans-Guenter Eckel
Karl Fleisch
Hans-Joachim Knaak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10200372A priority Critical patent/DE10200372A1/de
Publication of DE10200372A1 publication Critical patent/DE10200372A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungshalbleitermodul mit mindestens einem Halbleiterbauelement (8) in Scheibenform, einem Substrat (4, 5, 6, 7), bestehend aus einer elektrisch isolierenden Platte (4), und darauf befindlichen, elektrisch leitenden Metallisierungsstrukturen (5, 6, 7) aufweist, wobei eine der Kontaktflächen des Halbleiterbauelements (8) mit einer der Metallisierungsstrukturen (5, 6, 7) elektrisch und thermisch leitend sowie mechanisch fest mittels stofflicher Verbindung verbunden ist und mindestens eine der Kontaktflächen mittels einer Drahtverbindung (11, 14, 15) mit einer anderen Metallisierungsstruktur(5, 7) in Kontakt steht.

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul.
  • Leistungsdioden werden üblicherweise in zwei verschiedenen Bauformen, Chipdioden und Scheibendioden, hergestellt. Kleine quadratische Chipdioden haben eine recht hohe Durchlassspannung, eine niedrige Stoßstromfestigkeit und ein ungünstiges Verhältnis von aktiver Chipfläche zu Randpassivierung. Sie lassen sich aufgrund des positiven Temperaturkoeffizienten ihrer Durchlassspannungen parallel schalten. So werden beispielsweise bei Leistungshalbleitermodulen häufig mehrere Dioden parallel in einem Modulgehäuse auf Substrate gelötet. Die Kühlung erfolgt über die Bodenplatte des Modulgehäuses. Der thermische Übergang ist dabei aufgrund der Lötung gut. Die elektrische Kontaktierung wird auf der Unterseite durch auf das Substrat aufgebrachte Kupferbahnen und auf der Oberseite durch Bondverbindungen hergestellt. Die Isolierung erfolgt durch das Substrat, das beispielsweise aus Aluminiumoxid oder Aluminiumnitrid besteht. Die Modulgehäuse werden dabei in gleicher Weise für Dioden, IGBT (Insulated Gate Bipolar Transistor) sowie für beide zusammen verwendet. Ein derartiges Modul ist beispielsweise aus der DE 44 21 319 A1 bekannt. Umrichterkonstruktionen mit derartigen Leistungshalbleitermodulen sind daher sehr universell einsetzbar.
  • Große, kreisrunde Scheibendioden lassen sich aufgrund des negativen Temperaturkoeffizienten ihrer Durchlassspannung nicht parallel schalten. Sie haben jedoch bessere elektrische Eigenschaften und durch ihre Größe ein besseres Verhältnis zwischen aktiver Fläche und Randpassivierung. Sie werden durchkontaktiert, wobei ein zur elektrischen Kontaktierung und zur Lagerung vorgesehener Spannverband entweder in dem Leistungsmodul integriert ist oder vom Anwender realisiert werden muss. Bei einem Leistungshalbleitermodul mit integriertem Spannverband erfolgt die Kühlung ebenfalls über die Bodenplatte und die elektrische Isolierung durch das Substrat. Ein Modul mit integriertem Spannverband hat eine erheblich höhere Bauhöhe als die oben erwähnten Leistungshalbleitermodule mit Lötkontakt. Scheibendioden lassen sich daher nicht in Konstruktionen einsetzen, die für aufgelötete Chipdioden aufweisende Leistungshalbleitermodule ausgelegt wurden. Bei vom Anwender zu realisierenden Durchkontaktierungen muss die Isolierung zwischen Diode und Kühlung mittels Keramikscheiben erfolgen. Eine derartige Konstruktion ist nicht für Umrichterkonstruktionen geeignet.
  • Aufgabe der Erfindung ist es, ein Leistungshalbleitermodul zu schaffen, das einerseits die besseren elektrischen Eigenschaften von Scheibendioden ausnützt und andererseits die mechanischen Eigenschaften von Modulen mit Chipdioden aufweist.
  • Die Aufgabe wird gelöst durch ein Leistungshalbleitermodul gemäß Patentanspruch 1. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
  • Vorteil der erfindungsgemäßen Leistungshalbleiermodule ist es, dass die darin verwendeten Scheibendioden eine geringere Durchlassspannung sowie eine geringere Siliziumfläche aufweisen, da eine einzelne große Diode weniger Randfläche benötigt als viele kleine Dioden. Andererseits sind die äußeren Abmessungen mit denen von Chipdiodenmodulen identisch oder zumindest vergleichbar, so dass ein mechanischer Ersatz von "Chipdiodenmodulen" durch "Scheibendiodenmodule" bei wie gesagt verbesserten elektrischen Eigenschaften möglich ist. Darüber hinaus ist es möglich, die elektrisch vorteilhaften Scheibendioden zusammen mit IGBTs in einem einzigen gemeinsamen Gehäuse unterzubringen, was bisher nur den Chipdioden vorbehalten war. Es können also die üblichen IGBT-Modulgehäuse mit Scheibendioden verschiedener Größe bestückt werden, die dann beispielsweise als Freilaufdioden den IGBTs parallelgeschaltet werden oder als Rückschwingdiode oder Gleichrichterdiode einzeln eingesetzt werden können. Darüber hinaus ist bei den erfindungsgemäßen Leistungshalbleitermodulen die Wärmeabfuhr der Scheibenzellen aufgrund der stofflichen Verbindung verbessert und die Montierbarkeit gegenüber den bisherigen Halterungen für Scheibendioden deutlich verbessert.
  • Erreicht wird dies im einzelnen durch ein Leistungshalbleitermodul mit
    • - mindestens einem Halbleiterbauelement in Scheibenform, das elektrische Kontaktflächen aufweist,
    • - einem Substrat, das eine elektrisch isolierende Platte und darauf befindliche, elektrisch leitende Metallisierungsstrukturen aufweist (z. B. DCB, Aluminiumoxid, Aluminiumnitrid oder Beryliumoxid mit Kupfermetallisierung),
    • - wobei eine der Kontaktflächen mit einer der Metallisierungsstrukturen mittels einer stofflichen Verbindung (Löten, Schweißen, Kleben) elektrisch und thermisch leitend sowie mechanisch fest verbunden ist und
    • - mindestens eine der Kontaktflächen mittels einer Drahtverbindung mit einer anderen Metallisierungsstruktur elektrisch in Kontakt steht.
  • Bevorzugst wird dabei das Substrat elektrisch und thermisch leitend sowie mechanisch fest mit einer Grundplatte verbunden. Auf diese Weise ist die Wärmeableitung vom Halbleiterbauelement weg verbessert.
  • Als elektrisch und thermisch leitende sowie mechanisch feste Verbindung zwischen Metallisierungsstruktur und Halbleiterbauelement und/oder zwischen Substrat und Grundplatte wird bevorzugt eine Lötverbindung oder eine NTV-Verbindung vorgesehen. Eine Alternative dazu wäre auch die Verbindung mittels leitendem Klebstoff.
  • Die Grundplatte kann mit einer Kühleinrichtung thermisch gekoppelt sein, die eine Wärmesenke für das Halbleiterbauelement darstellt. Als Kühleinrichtung kommen speziell ausgebildete Kühlkörper, Wasserkühlungen oder ähnliches infrage.
  • Als Drahtverbindung wird bevorzugt eine Bond-Verbindung vorgesehen, wie sie in der Halbleitertechnik üblich ist, angewendet. Bond-Verbindungen erlauben eine schnelle und einfach durchzuführende Verbindung zwischen zwei Punkten, wobei der Bond-Draht vorzugsweise mit den Kontaktflächen - im vorliegenden Fall die Metallisierungsschichten und die Kontaktflächen des Halbleiterbauelements - durch Mikroschweißen oder Verlöten elektrisch leitend verbunden wird.
  • Zur externen Kontaktierung werden vorzugsweise die Metallisierungsstrukturen mit externen Anschlüssen elektrisch verbunden. Die Verbindung kann dabei über speziell ausgebildete Drahtbrücken, Blechteile etc. erfolgen.
  • Vorzugsweise sind Grundplatte, Substrat und Halbleiterbauelement(e) in einem Gehäuse untergebracht, wobei die Grundplatte einen Teil der Außenwandung des Gehäuses bildet. Das Gehäuse kann dabei zumindest teilweise mit Vergussmasse (z. B. Silikon) ausgefüllt sein. Die Vergussmasse verbessert die Wärmeabfuhr und die mechanischen Eigenschaften des Moduls.
  • Schließlich kann zwischen dem Halbleiterbauelement und der Metallisierungsstruktur eine Zwischenschicht (beispielsweise eine Molybdänplatte) angeordnet sein, um vorteilhafterweise unterschiedliche Ausdehnungskoeffizienten aneinander anzupassen.
  • Die Erfindung wird nachfolgend anhand des in den beiden Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt:
  • Fig. 1 eine bevorzugte Ausführungsform eines erfindungsgemäßen Leistungshalbleitermoduls im Querschnitt und
  • Fig. 2 das Leistungshalbleitermodul nach Fig. 1 in der Draufsicht ohne Gehäuse.
  • Bei dem in Fig. 1 gezeigten Ausführungsbeispiel eines erfindungsgemäßen Leistungshalbleitermoduls ist über einem Kühlkörper 1 eine Grundplatte 2, beispielsweise aus AlSiC, angeordnet, die thermisch leitend und mechanisch fest mit dem Kühlkörper 1 verbunden ist. Auf der Grundplatte 2 ist auf der dem Kühlkörper 1 gegenüberliegenden Seite eine Lotschicht 3 aufgebracht, die ein eine elektrisch isolierende Platte 4 (aus AlN) aufweisendes Substrat elektrisch und thermisch leitend sowie mechanisch fest mit der Grundplatte 2 verbindet.
  • Auf der nicht verlöteten Seite der Platte 4 sind Metallisierungsstrukturen 5, 6 und 7 angeordnet, die fest mit der Platte 4 verbunden sind. Auf der Metallisierungsstruktur 6 befindet sich dabei ein scheibenförmiges Halbleiterbauelement 8, das über eine Lotschicht 9 auf eine Molybdänplatte 10 aufgelötet ist. Die Molybdänplatte 10 ist ihrerseits auf der Metallisierungsstruktur 6 verschweißt.
  • Das scheibenförmige Halbleiterbauelement 8 ist an seiner Oberseite über einen Bond-Draht 11 mit einer Metallisierungsstruktur 5 verbunden, auf der auch ein Halbleiterchip 12 mittels einer Lotschicht 13 aufgelötet ist. Der Halbleiterchip 12 ist dabei über Bond-Drähte 14 und 15 mit der Metallisierungsstruktur 6 bzw. einer Metallisierungsstruktur 7 verbunden. Von den Metallisierungsstrukturen 5, 6 und 7 führen jeweils Kontaktbrücken 16, 17, 18 durch ein die Platte 4, die Metallisierungsstrukturen 5, 6, 7, die Molybdänplatte 9, das scheibenförmige Halbleiterbauelement 8 sowie den Halbleiterchip 12 umgebendes Gehäuse 19 externe Anschlüsse bildend nach außen. Das Gehäuse 19, das an fünf Seiten aus Wänden eines topfförmigen Plastikpressteils gebildet wird, ist an der sechsten Seite durch die Grundplatte 2 abgeschlossen. Das Gehäuse 19 ist dabei vollständig mit einer Vergussmasse 20 aus Silikon ausgefüllt.
  • In Fig. 2 ist das Leistungshalbleitermodul nach Fig. 1 in der Draufsicht ohne Gehäuse dargestellt. Die Metallisierungsstruktur 5 ist dabei U-förmig in einer Ebene ausgeführt und umschließt an drei Seiten die rechteckförmig in der Ebene ausgebildete Metallisierungsstruktur 6. Die Metallisierungsstruktur 7 ist dabei neben der Metallisierungsstruktur 5 platziert. Der Halbleiterchip 12 sitzt dabei an einem Schenkel der U-förmigen Metallisierungsstruktur 5, deren anderer Schenkel die Kontaktierungsbrücke 16 und den Bonddraht 11 abschließt. Der Bonddraht 11 führt dabei auf die Oberseite des scheibenförmigen Halbleiterbauelements 8, dessen andere Seite über die Molybdänplatte 10 mit der Metallisierungsstruktur 6 verbunden ist. Auf der Metallisierungsschicht 6 endet auch der Bond-Draht 14, dessen anderes Ende mit dem Chip 12 verbunden ist. Die Metallisierungsschicht 6 ist ferner noch mit der Kontaktierungsbrücke 17 beispielsweise durch Löten verbunden. Schließlich ist über den Bond-Draht 15 der Halbleiterchip 12 mit der Metallisierungsstruktur 7 verbunden, an der die Kontaktierungsbrücke 18 fest gelötet ist.
  • In Fig. 2 ist bei der gewählten Darstellung schließlich noch das unter den Metallisierungsstrukturen 5, 6, 7 liegende Substrat 4 sowie die darunter befindliche Grundplatte 2 zu ersehen. Beim gezeigten Ausführungsbeispiel dient das scheibenförmige Bauelement 8 als Freilaufdiode und der Halbleiterchip 12 als Transistor, insbesondere als Insulated-Gate-Bipolar- Transistor (IGBT).
  • Um also die mechanische Kompatibilität mit üblichen IGBT- Modulen zu erreichen, ist bei der Erfindung auf den als in seinen Abmessungen zu hoch erachteten, üblichen Spannverband verzichtet worden. Das als Diode eingesetzte scheibenförmige Halbleiterbauelement ist daher mit dem Substrat (z. B. Aluminiumoxid oder Aluminiumnitrit) und dieses wiederum mit einer Bodenplatte verlötet oder mit einer NTV-Verbindung verbunden worden. Zwischen dem Substrat und der Diode wurde eine Zwischenlage in Form einer Molybdänplatte eingefügt, die gegebenenfalls aber auch weggelassen werden kann.
  • Die verbleibende elektrische Kontaktierung wird mittels Bond- Drähten vorgenommen. Die Verbindung zu den elektrischen Kontakten erfolgt durch Lötung der externen Kontakte auf das Keramiksubstrat, d. h. auf den Metallisierungsstrukturen.
  • Das so entstandene Leistungshalbleitermodul vereint die guten elektrischen Eigenschaften der Scheibendiode mit der guten Wärmeableitung einer stofflichen Verbindung. Daraus ergibt sich eine Kompatibilität mit üblichen IGBT-Modulen und eine einfache Montierbarkeit. Anstelle des als Ausführungsbeispiel gezeigten Verbunds eines IGBTs mit einer Diode kann in gleicher Weise aber auch beispielsweise die Diode allein in einem IGBT kompatiblen Gehäuse oder in Kombination mit beliebigen Bauelementen untergebracht werden.

Claims (12)

1. Leistungshalbleitermodul mit
mindestens einem Halbleiterbauelement (8) in Scheibenform, das elektrische Kontaktflächen aufweist,
einem Substrat (4-7), das eine elektrisch isolierende Platte (4) und darauf befindliche, elektrisch leitende Metallisierungsstrukturen (5, 6, 7) aufweist, wobei
eine der Kontaktflächen mit einer der Metallisierungsstrukturen (5, 6, 7) elektrisch und thermisch leitend sowie mechanisch fest mittels einer stofflichen Verbindung (9) verbunden ist und
mindestens eine der Kontaktflächen mittels einer Drahtverbindung (11, 14, 15) mit einer anderen Metallisierungsstruktur (5, 6, 7) in Kontakt steht.
2. Leistungshalbleitermodul nach Anspruch 1, bei dem das Substrat (4-7) elektrisch und thermisch leitend sowie mechanisch fest mit einer Grundplatte (2) verbunden ist.
3. Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem als elektrisch und thermisch leitende, mechanisch feste, stoffliche Verbindung eine Lötverbindung (9) und/oder eine NTV-Verbindung vorgesehen ist.
4. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem die Grundplatte (2)mit einer Kühleinrichtung (1) thermisch gekoppelt ist.
5. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem die Drahtverbindung (11, 14, 15) eine Bond-Verbindung ist.
6. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem Metallisierungsstrukturen (5, 6, 7) mit externen Anschlüssen (16, 17, 18) elektrisch verbunden sind.
7. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem weitere elektrische Bauelemente (12) mit mehreren Metallisierungsstrukturen (5, 6, 7) elektrisch verbunden sind.
8. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem Grundplatte (2), Substrat (4, 5, 6, 7) und Halbleiterbauelement(e) (8, 12) in einem Gehäuse (19, 2) untergebracht sind.
9. Leistungshalbleitermodul nach Anspruch 8, bei dem das Gehäuse mit Vergussmasse (20) zumindest teilweise ausgefüllt ist.
10. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem bei dem zwischen Halbleiterbauelement (8) und Metallisierungsstruktur (6) eine Zwischenschicht (8) angeordnet ist.
11. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem das Halbleiterbauelement (8) eine Diode ist.
12. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, bei dem das weitere elektrische Bauelement (12) ein Insulated-Gate-Bipolar-Transistor ist.
DE10200372A 2002-01-08 2002-01-08 Leistungshalbleitermodul Withdrawn DE10200372A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10200372A DE10200372A1 (de) 2002-01-08 2002-01-08 Leistungshalbleitermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10200372A DE10200372A1 (de) 2002-01-08 2002-01-08 Leistungshalbleitermodul

Publications (1)

Publication Number Publication Date
DE10200372A1 true DE10200372A1 (de) 2003-07-24

Family

ID=7711639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10200372A Withdrawn DE10200372A1 (de) 2002-01-08 2002-01-08 Leistungshalbleitermodul

Country Status (1)

Country Link
DE (1) DE10200372A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345768B4 (de) * 2003-10-01 2006-07-27 Siemens Ag Anschlussmittel und Verfahren zum Kontaktieren des Anschlussmittels
WO2007025489A1 (de) * 2005-08-26 2007-03-08 Siemens Aktiengesellschaft Leistungshalbleitermodul mit auf schaltungsträger aufgebrachten lastanschlusselementen
DE102006009978A1 (de) * 2006-03-03 2007-10-31 Infineon Technologies Ag Leistungshalbleitermodul
DE102004015597B4 (de) * 2004-03-30 2007-12-06 Qimonda Ag Halbleitervorrichtung mit schützender Gehäusestruktur
DE102007061598A1 (de) 2007-12-20 2009-07-30 Siemens Ag Trägeraufbau für einen Leistungsbaustein mit einer Bodenplatte und Verfahren zu dessen Herstellung
DE102007061599A1 (de) 2007-12-20 2009-07-30 Siemens Ag Trägeraufbau für einen Leistungsbaustein mit einem Kühlkörper und Verfahren zu dessen Herstellung
WO2009100698A2 (de) * 2008-02-15 2009-08-20 Danfoss Silicon Power Gmbh Verfahren zum niedertemperatur-drucksintern
CN103378021A (zh) * 2012-04-30 2013-10-30 英飞凌科技股份有限公司 功率模块及制造功率模块的方法
DE102016103676A1 (de) 2016-03-01 2017-09-07 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Leistungshalbleitermodul

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02154457A (ja) * 1988-12-06 1990-06-13 Mitsubishi Electric Corp 半導体装置
JPH03214657A (ja) * 1990-01-19 1991-09-19 Toshiba Corp モジュール素子
DE4142066A1 (de) * 1990-12-19 1992-07-30 Fuji Electric Co Ltd Elektrodenaufbau eines halbleiterelementes
DE4103780A1 (de) * 1991-02-08 1992-08-13 Bosch Gmbh Robert Befestigung von leistungsdioden
DE4222785A1 (de) * 1991-07-11 1993-01-21 Mitsubishi Electric Corp Halbleitervorrichtung und herstellungsverfahren
DE19644009A1 (de) * 1996-10-31 1998-05-07 Siemens Ag Großflächiges Hochstrommodul eines feldgesteuerten, abschaltbaren Leistungs-Halbleiterschalters
DE69316692T2 (de) * 1992-10-02 1998-08-27 Hitachi Ltd Wechselrichter für ein elektrisches Betriebsmittel
DE19610112C2 (de) * 1996-03-14 2000-04-06 Tech Gmbh Antriebstechnik Und Verfahren zum Auflöten von Halbleiterchips
JP2001007281A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd パワー半導体モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02154457A (ja) * 1988-12-06 1990-06-13 Mitsubishi Electric Corp 半導体装置
JPH03214657A (ja) * 1990-01-19 1991-09-19 Toshiba Corp モジュール素子
DE4142066A1 (de) * 1990-12-19 1992-07-30 Fuji Electric Co Ltd Elektrodenaufbau eines halbleiterelementes
DE4103780A1 (de) * 1991-02-08 1992-08-13 Bosch Gmbh Robert Befestigung von leistungsdioden
DE4222785A1 (de) * 1991-07-11 1993-01-21 Mitsubishi Electric Corp Halbleitervorrichtung und herstellungsverfahren
DE69316692T2 (de) * 1992-10-02 1998-08-27 Hitachi Ltd Wechselrichter für ein elektrisches Betriebsmittel
DE19610112C2 (de) * 1996-03-14 2000-04-06 Tech Gmbh Antriebstechnik Und Verfahren zum Auflöten von Halbleiterchips
DE19644009A1 (de) * 1996-10-31 1998-05-07 Siemens Ag Großflächiges Hochstrommodul eines feldgesteuerten, abschaltbaren Leistungs-Halbleiterschalters
JP2001007281A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd パワー半導体モジュール

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345768B4 (de) * 2003-10-01 2006-07-27 Siemens Ag Anschlussmittel und Verfahren zum Kontaktieren des Anschlussmittels
DE102004015597B4 (de) * 2004-03-30 2007-12-06 Qimonda Ag Halbleitervorrichtung mit schützender Gehäusestruktur
WO2007025489A1 (de) * 2005-08-26 2007-03-08 Siemens Aktiengesellschaft Leistungshalbleitermodul mit auf schaltungsträger aufgebrachten lastanschlusselementen
CN101248527B (zh) * 2005-08-26 2012-06-20 西门子公司 带有安装在电路载体上的负载连接元件的功率半导体模块
US7995356B2 (en) 2005-08-26 2011-08-09 Siemens Aktiengesellschaft Power semiconductor module comprising load connection elements applied to circuit carriers
DE102006009978A1 (de) * 2006-03-03 2007-10-31 Infineon Technologies Ag Leistungshalbleitermodul
DE102006009978B4 (de) * 2006-03-03 2008-12-18 Infineon Technologies Ag Leistungshalbleitermodul
DE102007061599B4 (de) * 2007-12-20 2011-09-22 Siemens Ag Trägeraufbau für einen Leistungsbaustein mit einem Kühlkörper und Verfahren zu dessen Herstellung
DE102007061598A1 (de) 2007-12-20 2009-07-30 Siemens Ag Trägeraufbau für einen Leistungsbaustein mit einer Bodenplatte und Verfahren zu dessen Herstellung
DE102007061599A1 (de) 2007-12-20 2009-07-30 Siemens Ag Trägeraufbau für einen Leistungsbaustein mit einem Kühlkörper und Verfahren zu dessen Herstellung
DE102007061598B4 (de) * 2007-12-20 2011-08-25 Siemens AG, 80333 Trägeraufbau für einen Leistungsbaustein mit einer Bodenplatte und Verfahren zu dessen Herstellung
WO2009100698A3 (de) * 2008-02-15 2009-12-10 Danfoss Silicon Power Gmbh Verfahren zum niedertemperatur-drucksintern einer wärmesenkenplatte an das substrat einer elektronischen baugruppe
US8118211B2 (en) 2008-02-15 2012-02-21 Danfoss Silicon Power Gmbh Method for the low-temperature pressure sintering of electronic units to heat sinks
WO2009100698A2 (de) * 2008-02-15 2009-08-20 Danfoss Silicon Power Gmbh Verfahren zum niedertemperatur-drucksintern
CN103378021A (zh) * 2012-04-30 2013-10-30 英飞凌科技股份有限公司 功率模块及制造功率模块的方法
DE102016103676A1 (de) 2016-03-01 2017-09-07 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Leistungshalbleitermodul

Similar Documents

Publication Publication Date Title
DE112007000919B4 (de) Gemeinsames Gehäuse für eine hohe Leistungsdichte aufweisende Bauteile, insbesondere für IGBTs und Dioden, mit niedriger Induktivität und drahtfreien Bondverbindungen
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
EP0111659B1 (de) Leistungstransistor-Modul
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE102006005420B4 (de) Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE69216016T2 (de) Halbleiteranordnung
WO2005101504A1 (de) Leistungsmodul
DE102007024413A1 (de) Bonddrahtloses Leistungsmodul mit doppelseitiger Einzelbauelementkühlung und Tauchbadkühlung
DE102019112935B4 (de) Halbleitermodul
DE102007012154A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007034491A1 (de) Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102008023127A1 (de) Halbleiterbauelement
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips
DE10200372A1 (de) Leistungshalbleitermodul
EP1825511B1 (de) Halbleiterschaltmodul
WO2018202509A1 (de) Halbleitermodul
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE10157362A1 (de) Leistungsmodul und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal