DE10134100A1 - Kontaktierung von Damascene-Leiterbahnen in integrierten Halbleiterschaltungen - Google Patents
Kontaktierung von Damascene-Leiterbahnen in integrierten HalbleiterschaltungenInfo
- Publication number
- DE10134100A1 DE10134100A1 DE10134100A DE10134100A DE10134100A1 DE 10134100 A1 DE10134100 A1 DE 10134100A1 DE 10134100 A DE10134100 A DE 10134100A DE 10134100 A DE10134100 A DE 10134100A DE 10134100 A1 DE10134100 A1 DE 10134100A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- stop layer
- etching
- etch stop
- conductor tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Bei der Kontaktierung von nach dem Damascene-Verfahren in eine untere Oxidschicht (2) eingelassenen Leiterbahnen (15) durch eine über der ersten Oxidschicht (2) und über den Leiterbahnen (15) angeordnete zweite Oxidschicht (4) hindurch werden Kontaktlöcher (5), die in die zweite Oxidschicht (4) eingebracht werden, infolge seitlicher Versetzungen, die durch Lagefehler bedingt sind, häufig zwischen zwei benachbarte Leiterbahnen (15) in das untere Oxid (2) getrieben. Dabei können Kurzschlüsse zwischen benachbarten Leiterbahnen (15) bestehen. Es wird ein Verfahren bereitgestellt, bei dem eine ausschließlich zwischen den Leiterbahnen verlaufenden Ätzstopschicht (3) für die Kontaktlochätzung aufgebracht wird. Diese Ätzstopschicht verhindert erfindungsgemäß die Bildung von Kurzschlüssen zwischen benachbarten Leiterbahnen infolge dejustierte Kontaktlöcher. Die Reihenfolge der Verfahrensschritte ist so gewählt, daß sich die Ätzstopschicht (3) nicht oberhalb der Leiterbahnoberseiten erstreckt, wodurch die Kontaktlochätzung einfacher wird. Außerdem kann die Ätzstopschicht (3) in weiteren Verfahrensschritten als Polierstoppschicht und als Hartmaske sowie als Anti-Reflexionsschicht eingesetzt werden.
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer in
tegrierten Halbleiterschaltung mit einer Leiterbahnebene, wo
bei das Verfahren die folgende Reihenfolge von Schritten auf
weist:
- a) Erzeugen einer ersten elektrisch isolierenden Schicht auf einem Halbleitersubstrat,
- b) Aufbringen und Strukturieren einer Maskenschicht,
- c) Ätzen von Gräben in die erste isolierende Schicht,
- d) Abscheiden eines elektrisch leitfähigen Materials, wobei die Gräben gefüllt werden und das leitfähige Material über den Gräben eine zusammenhängende Schicht bildet,
- e) Entfernen des leitfähigen Materials bis zu Oberkanten der Gräben, so daß in den Gräben getrennte Leiterbahnen ent stehen,
- f) Abscheiden einer zweiten elektrisch isolierenden Schicht und
- g) Durchführen eines Ätzprozesses, bei dem mit Hilfe eines Ätzmittels ein Kontaktloch zum Kontaktieren einer Leiter bahn geätzt wird.
Die Erfindung betrifft ferner eine integrierte Halbleiter
schaltung mit einer Leiterbahnebene, wobei die Halbleiter
schaltung Leiterbahnen, die nach dem Damascene-Verfahren in
eine erste Schicht aus einem elektrisch isolierenden Material
eingelassen sind, und oberhalb der Leiterbahnen und der er
sten Schicht eine zweite Schicht aus einem elektrisch isolie
renden Material aufweist.
Das oben genannte Verfahren wird zur Herstellung von Leiter
bahnen eingesetzt, die in eine Oxidschicht eines Halbleiter
substrats eingelassen sind und von oben stellenweise durch
Kontaktöffnungen kontaktiert werden. Aufgrund der Einbettung
der Leiterbahnen in eine Oxidschicht wird ein solches Verfah
ren als Damascene-Verfahren bezeichnet in Abgrenzung zu Ver
fahren, bei denen eine leitende Schicht auf eine planare Iso
latorschicht aufgebracht, strukturiert und dadurch zu Leiter
bahnen geformt wird. Die freiliegenden Flächen der Leiterbah
nen werden anschließend mit einer weiteren Isolatorschicht
bedeckt.
Bei beiden Herstellungsverfahren wird eine Leiterbahn von al
len Seiten durch die untere und die obere Oxidschicht iso
liert. Die elektrische Kontaktierung erfolgt von oben durch
die zweite Oxidschicht hindurch. Die Kontakte werden dort in
die zweite Oxidschicht eingebracht, wo unter ihr eine Leiter
bahn verläuft. Mit Hilfe justierter Maskenstrukturen kann ei
ne Justierung zur bereits hergestellten Leiterbahn in latera
ler Richtung erreicht werden.
Wie die meisten integrierten Halbleiterstrukturen werden auch
Leiterbahnen in vielen Metallisierungsebenen so klein wie
möglich dimensioniert. Die untere Grenze für die Breite einer
Leiterbahn und für die Abmessungen eines Kontaktlochs sind
durch die Strukturbreite der jeweiligen Herstellungstechnolo
gie vorgegeben. Integrierte Halbleiterstrukturen werden mit
seitlichen Abmessungen teilweise genau dieser Strukturbreite
hergestellt.
Bei jeder lithographischen Strukturierung führen Lagefehler
zu Verformungen und Versetzungen der herzustellenden Struktu
ren gegenüber ihrer Soll-Lage. Die Versetzungen müssen mög
lichst klein gehalten werden und innerhalb vorgegebener Tole
ranzen liegen, insbesondere bei übereinanderliegenden und
elektrisch miteinander zu verbindenden Strukturen. Andern
falls ist eine erfolgreiche Kontaktierung nicht möglich.
Wenn eine Leiterbahnebene durch eine darüberliegende Oxid
schicht hindurch mit Kontaktöffnungen kontaktiert wird, kommt
es vor, daß die Kontaktöffnungen nicht genau die Leiterbahnen
treffen, sondern nur die Seitenkanten von Leiterbahnen frei
legen oder in dem unteren Oxid zwischen benachbarten Leiter
bahnen münden. Solche an falscher Stelle auf teilweise zwi
schen die Leiterbahnen geratene Kontaktöffnungen führen zu
Kurzschlüssen, wenn sie sich zu nahe an der benachbarten Lei
terbahn befinden und im Rahmen der Kontaktlochfüllung mit ei
nem Metall oder sonstigen elektrischen Leiter gefüllt werden.
Der leitende Kontakt führt vor allem deshalb leicht zu Kurz
schlüssen, weil der Prozeß der Kontaktlochätzung stets etwas
länger durchgeführt wird, als zur Erreichung der Oberseite
der Leiterbahnen erforderlich. Eine gewisse zeitliche Verlän
gerung dieses Ätzprozesses ist sogar erforderlich, um eine
sichere elektrische Verbindung zwischen der einzubringenden
Kontaktlochfüllung und der Leiterbahn herzustellen. Wird je
doch eine Leiterbahn ganz oder teilweise verfehlt, so gräbt
sich das Kontaktloch an der Seitenwand der Leiterbahn entlang
in die Tiefe und nähert sich - auch durch seine mit zunehmen
der Ätzdauer wachsenden Querschnitt - in Richtung der benach
barten Leiterbahn. Durch den anisotropen Kontaktlochätzprozeß
kann bei sehr langer Ätzdauer auch eine Leiterbahn einer tie
feren Metallisierungsebene kontaktiert werden.
Zumindest die Kontaktierung tiefer gelegener Leiterbahnen
läßt sich durch eine hinreichend kleine Dauer der Kontakt
lochätzung vermeiden. Zwischen benachbarten Leiterbahnen be
steht jedoch auch dann die Gefahr eines Kurzschlusses, da be
nachbarte Leiterbahnen sich auf derselben Höhe auf dem Sub
strat befinden und auf dieser Höhe kontaktiert werden müssen.
Es ist die Aufgabe der vorliegenden Erfindung, die Gefahr ei
nes Kurzschlusses zwischen benachbarten Leiterbahnen infolge
versetzter Kontaktanschlüsse zu vermeiden, zumindest aber
deutlich zu verringern.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
- - vor dem Aufbringen der Maskenschicht in Schritt b) eine Ätzstopschicht aus einem elektrisch isolierenden Material, welches durch das Ätzmittel langsamer geätzt wird als die er ste und die zweite elektrisch isolierende Schicht, aufge bracht wird, so daß der Graben durch die Ätzstopschicht hin durch geätzt wird und sich bis zur Oberseite der Ätz stopschicht erstreckt, und
- - daß der Ätzprozeß für die Kontaktlochätzung nach Erreichen der Leiterbahnen und der Ätzstopschicht beendet wird, bevor die Ätzstopschicht durch das Ätzmittel rückgegeätzt ist.
Erfindungsgemäß wird eine Ätzstopschicht aufgebracht. Sie
dient dazu, dort, wo die zweite isolierende Schicht durch ein
Kontaktloch durchbrochen wird, welches die Ätzstopschicht er
reicht, eine weitergehende Ätzung in die erste isolierende
Schicht, das heißt in den Bereich zwischen benachbarten Lei
terbahnen hinein, zu verhindern. Das Material, aus dem die
Ätzstopschicht besteht, muß daher gegen das bei der Kontakt
lochätzung eingesetzte Ätzmittel resistent sein, d. h. es
darf selbst nicht oder nur mit geringerer Ätzrate als die
darunter bzw. darüber angeordnete erste bzw. zweite isolie
rende Schicht geätzt werden. Die Ätzstopschicht muß außerdem
elektrisch isolierend sein, da andernfalls benachbarte Lei
terbahnen durch die Ätzstopschicht kurzgeschlossen werden.
Erfindungsgemäß wird die Ätzstopschicht zu Beginn des Verfah
rens aufgebracht, nämlich noch vor der Aufbringung und Struk
turierung der Maskenschicht. Die Ätzstopschicht wird auf die
erste isolierende Schicht aufgebracht, in die die Leiterbah
nen eingebettet werden sollen. Die Ätzstopschicht wird zusam
men mit der ersten isolierenden Schicht strukturiert, d. h.
die geätzten Gräben für die Leiterbahnen werden zuerst in die
Ätzstopschicht und dann tiefer in die erste isolierende
Schicht geätzt. Die Gräben ragen mit ihren Seitenwänden daher
bis an die Oberseite der Ätzstopschicht; auf dieser Höhe wird
sich später auch die Oberseite der Leiterbahnen befinden.
Die erfindungsgemäße Aufbringung der Ätzstopschicht direkt
auf die die Gräben einbettende untere isolierende Schicht
führt dazu, daß die Ätzstopschicht sich genau dort befindet,
wo die Kontaktlöcher unerwünscht sind, nämlich in den Zwi
schenräumen zwischen den Leiterbahnen. Trifft nun ein Kon
taktloch auf einen solchen Zwischenbereich, in dem die untere
isolierende Schicht durch die Ätzstopschicht bedeckt ist, so
kann sich das Kontaktloch nicht weiter nach unten ausbreiten.
Es kann somit nicht in den Zwischenraum zwischen benachbarten
Leiterbahnen eindringen und später einen Kurzschluß in der
integrierten Schaltung verursachen. Während der Zeit, in der
der Ätzprozeß für die Kontaktlochätzung nach Erreichen der
Unterseite der zu durchdringenden oberen isolierenden Schicht
fortgesetzt wird, kann sich das Kontaktloch allenfalls auf
der Leiterbahn vergrößern und einen Teil der Ätzstopschicht
ätzen, jedoch nicht in die untere isolierende Schicht unter
halb der Ätzstopschicht eindringen. Es genügt daher eine sehr
dünne Ätzstopschicht, die gegen das Ätzmittel resistent ist,
an dem oberen Rand der Leiterbahnen, um ein Eindringen des
Kontaktlochs in den Zwischenraum auszuschließen.
Erfindungsgemäß wird die Ätzstopschicht vor der Ausbildung
der Leiterbahnen aufgebracht und in denjenigen Bereichen, in
denen die Leiterbahnen gefertigt werden, wieder durchbrochen,
d. h. entfernt. Dadurch kann die spätere Kontaktlochätzung in
einem einzigen Ätzschritt durchgeführt werden, weil die Ätz
stopschicht nicht auf den Leiterbahnen selbst liegt, sondern
nur in deren Zwischenräumen. Daher braucht nur die zweite
isolierende Schicht durch die Kontaktlochätzung durchbrochen
zu werden. Wenn die Ätzstopschicht erst nach der Fertigstel
lung der Leiterbahnen abgeschieden würde, befände sie sich
auch auf den Leiterbahnen und müßte durch einen zusätzliches
Ätzmittel separat geätzt werden. Hierbei müßte die Kontakt
lochätzung als zweistufiger Ätzprozeß durchgeführt werden, da
zwei Schichten aus verschiedenen Materialien - die zweite
isolierende Schicht und die Ätzstopschicht - in der Regel
auch verschiedene Ätzmittel erfordern.
Die Ausbildung der Ätzstopschicht ausschließlich zwischen den
Leiterbahnen hat noch den weiteren Vorteil, daß kapazitive
Kopplungen zwischen Leiterbahnen übereinanderliegender Lei
terbahnebenen vermieden werden. Ätzstopschichten sind meist
Hartmaskenschichten aus einem Material, das eine höhere Di
elektrizitätskonstante besitzt als beispielsweise ein Oxid,
welches in der Regel als isolierende Schicht oberhalb und un
terhalb von Leiterbahnen eingesetzt wird. Würde die Ätz
stopschicht auch auf die Leiterbahnen aufgebracht, so würde
in Richtung höher gelegener Leiterbahnen ein parasitärer Kon
densator ausgebildet, dessen Kapazität etwas höher ist als
diejenige der Oxidschicht allein. Bei der erfindungsgemäßen
Ausbildung der Ätzstopschicht ausschließlich zwischen benach
barten Leiterbahnen innerhalb einer Leiterbahnebene tritt
diese erhöhte Kapazität zu höher gelegenen Metallisierungse
benen nicht auf.
Vorzugsweise wird die Ätzstopschicht (3) direkt auf die erste
isolierende Schicht (2) aufgebracht. Jedoch können weitere
Schichten dazwischen vorgesehen sein, etwa Diffusionsbarrie
ren.
Vorzugsweise ist vorgesehen, daß eine Ätzstopschicht aus ei
nem nitridhaltigen Material aufgebracht wird. Nitridhaltige
Verbindungen eignen sich sehr gut als Ätzstopschicht bei der
für die Kontaktlochbildung üblicherweise eingesetzten Oxid
ätzung. Die Selektivität eines Oxidätzprozesses zu einer ni
tridhaltigen Schicht ist in der Regel sehr groß, so daß der
Ätzprozeß auch bei längerer Ätzdauer die Ätzstopschicht nicht
angreift.
Insbesondere ist vorgesehen, daß eine Ätzstopschicht aus ei
nem Nitrid, vorzugsweise aus Siliziumnitrid, oder alternativ
eine Ätzstopschicht aus einem Oxinitrid, vorzugsweise Silizi
umoxinitrid, aufgebracht wird. Siliziumnitrid und Siliziu
moxinitrid sind gängige Materialien mit gut erforschten Ei
genschaften in Verbindung mit benachbarten Oxidschichten. Da
durch läßt sich die Ätzstopschicht leicht in den Herstel
lungsprozeß integrieren.
Eine Weiterbildung der Erfindung sieht vor, daß das leitfähi
ge Material in Schritt e) durch chemischmechanisches Polie
ren entfernt wird und die Ätzstopschicht während des Polie
rens als Polierstopschicht eingesetzt wird. Hierdurch erhält
die erfindungsgemäße Ätzstopschicht die zweite Funktion, die
chemisch-mechanische Polierung in geeigneter Poliertiefe au
tomatisch abzubrechen. Vor allem nitridhaltige Materialien
eignen sich auch bei der Polierung zur Entfernung des Leiter
bahnmetalls als Planarisierungsstopschicht. Dadurch kann der
Polierprozeß auch über die erforderliche Zeitdauer hinaus et
was länger durchgeführt werden, ohne die Leiterbahnen selbst
anzugreifen.
Eine andere Weiterbildung der Erfindung sieht vor, daß bei
der Grabenätzung in Schritt c) mit Hilfe der strukturierten
Maskenschicht nur die Ätzstopschicht bis zur ersten isolie
renden Schicht geätzt wird und nach Entfernen der Masken
schicht die erste isolierende Schicht mit Hilfe der Ätz
stopschicht als Hartmaske geätzt wird.
Danach wird die Ätzstopschicht mit Hilfe der strukturierten
Maskenschicht zu einer Hartmaske für die Grabenätzung struk
turiert und verbleibt nach der Grabenätzung (Schritt c)) auf
dem Substrat als Ätzstopschicht für die spätere Kontakt
lochätzung (Schritt g)). Dementsprechend erhält die Ätz
stopschicht in diesem Verfahrensschritt eine dritte Funktion.
Bei der anfänglichen Strukturierung einer Maskenschicht,
durch deren Öffnungen die Lage der Leiterbahnen vorgegeben
wird, kann erst eine Hartmaske aufgebracht und durch die
Lackmaske strukturiert werden, bevor die erste isolierende
Schicht mit Hilfe der Hartmaske geätzt werden kann. Dies hat
den Grund, daß die Lackmaske trotz ihrer viel größeren Dicke
im Vergleich zur Hartmaske zu stark angegriffen wird, d. h.
verbraucht wird, um tiefere Ätzungen in beispielsweise einem
Oxid durchführen zu können. In der Regel wird daher eine
Hartmaske eingesetzt, die nach der Ätzung des Oxids selbst
wieder entfernt wird.
Wenn jedoch die Ätzstopschicht selbst als Hartmaske verwendet
wird, ist eine eigene Hartmaskenschicht nicht mehr erforder
lich. Damit entfallen Prozeßschritte für deren Auftragung und
Entfernung. Die Ätzstopschicht kann nach der Durchführung der
Grabenätzung auf dem Substrat verbleiben, um erfindungsgemäß
die Ausbildung von Kontaktlochspitzen zwischen den Leiterbah
nen zu verhindern.
Die Ätzstopschicht kann als einzige Maske eingesetzt werden
oder aber zusätzlich zu einer weiteren Maske, etwa einer ARC-
Schicht (Anti-Reflective Layer), eingesetzt werden. Eine ARC-
Schicht dient zur Verminderung von Reflexionen innerhalb ei
ner Lackmaskenschicht bei deren Belichtung. Wird die zwischen
der Ätzstopschicht und der Lackmaskenschicht angeordnete ARC-
Schicht gemeinsam mit der Lackmaske strukturiert und danach
die Lackmaske entfernt, kann die ARC-Schicht, beispielsweise
eine Schicht aus einem organischen Schichtmaterial, wiederum
zur Strukturierung der Ätzstopschicht verwendet werden. Auf
grund der viel geringeren Schichtdicke der ARC-Schicht im
Vergleich zur Lackschicht kann die Ätzstopschicht noch maßge
nauer strukturiert werden, wodurch bei der eigentlichen Gra
benätzung die Leiterbahnen präziser geformt werden.
Eine Weiterbildung der Erfindung sieht vor, daß die Ätz
stopschicht in Schritt b) selbst als ARC-Schicht (Anti-
Reflective Layer) zur besseren Strukturierung der Masken
schicht eingesetzt wird. In diesem Fall wird über der Ätz
stopschicht keine eigene ARC-Schicht verwendet, sondern die
Ätzstopschicht selbst wird mit einer solchen Dicke abgeschie
den, daß sie bei der Lackmaskenätzung Reflexionen an ihrer
Oberseite minimiert. Für das übrige Verfahren ist die genaue
Dicke der Ätzstopschicht, sofern diese nur ausreichend dünn
ist, ohne Bedeutung, so daß die Schichtdicke der Ätz
stopschicht zur Reflexminimierung bei der Lackmaskenätzung
angepaßt werden kann.
Vorzugsweise ist vorgesehen, daß die Ätzstopschicht mit einer
Dicke zwischen 3 und 30 nm abgeschieden wird. Die Schichtdic
ke wird innerhalb dieses Bereichs aufgrund der Anforderungen
der Kontaktlochätzung, des Poliervorgangs und der lithogra
phischen Maskenstrukturierung optimiert.
Schließlich ist vorgesehen, daß das Kontaktloch mit einem Me
tall, vorzugsweise mit Wolfram gefüllt wird. Die elektrisch
leitfähige Kontaktlochfüllung trifft bei seitlichem Versatz
gegenüber der Leiterbahn auf die Ätzstopschicht, die selbst
aus einem elektrisch isolierenden Material besteht. Kurz
schlüsse zwischen benachbarten Leiterbahnen können aufgrund
der Ätzstopschicht nicht entstehen.
Die der Erfindung zugrundeliegende Aufgabe wird bei der ein
gangs beschriebenen integrierten Halbleiterschaltung dadurch
gelöst, daß zwischen der ersten und der zweiten Schicht eine
Schicht aus einem anderen elektrisch isolierenden Material
vorgesehen ist, wobei die Schicht dünner ist als die Leiter
bahnen, unterhalb der Oberseiten der Leiterbahnen angeordnet
ist und lateral ausschließlich zwischen den Leiterbahnen ver
läuft.
Durch die zwischen den Leiterbahnen angeordnete Ätzstop
schicht sind Kontaktlochfüllungen in jedem Fall nur bis in
Höhe der Oberseiten der Leiterbahnen ausgebildet, die sie
kontaktieren sollen. Auch bei einem seitlichen Versatz der
Kontaktfüllungen gegenüber den Leiterbahnen erstrecken sich
die Kontaktlochfüllungen nicht tiefer als die Oberseite einer
Leiterbahn, da seitlich von ihr die Ätzstopschicht das Kon
taktloch nach unten hin begrenzt. Da die dünne Schicht aus
einem anderen Material besteht als die erste isolierende
Schicht, kann sie durch einen Ätzprozeß nicht gleichzeitig
mit der zweiten isolierenden Schicht entfernt werden, da die
üblicherweise eingesetzte Trockenätzung mit Hilfe reaktiver
Ionen meist selektiv bestimmte Materialien ätzt. Daher bildet
sich das Kontaktloch und damit die Kontaktlochfüllung nur bis
zu dieser dünnen Zwischenschicht aus; Kurzschlüsse in der in
tegrierten Halbleiterschaltung können bei der erfindungsgemä
ßen Bauweise nicht entstehen. Die Grenze für die Tiefen
erstreckung der Kontaktlöcher ist durch die Ebene gegeben,
die gemeinsam durch die Oberseiten der Leiterbahnen und der
Ätzstopschicht gebildet wird.
Die erfindungsgemäße integrierte Halbleiterschaltung wird vor
zugsweise nach einem Verfahren der vorgenannten Ausführungs
arten hergestellt.
Die Erfindung wird nachstehend anhand der Fig. 1A bis 1C
und 2A bis 2F beschrieben. Es zeigen:
die Fig. 1A bis 1C Ausschnitte einer Metallisierungse
bene einer integrierten Halbleiterschaltung mit verschieden
großen lateralen Versetzungen eines Kontaktlochs gegenüber
Leiterbahnen und
die Fig. 2A bis 2F eine integrierte Halbleiterschaltung
in verschiedenen Schritten des erfindungsgemäßen Herstel
lungsverfahrens.
Fig. 1A zeigt schematisch einen Ausschnitt einer Metallisie
rungsebene, die sich auf einem Substrat 1 mit einer inte
grierten Halbleiterschaltung befindet. In eine untere Oxid
schicht 2 sind Leiterbahnen 15 eingelassen, von denen in
Fig. 1A nur eine einzige dargestellt ist. Die Leiterbahn ist
auch an den Seiten von der Oxidschicht 2 umgeben; sie wurde
nachträglich in eine zuerst ausgebildete Grabenöffnung der
Schicht 2 eingebracht. Dieses Einbettungsverfahren von Lei
terbahnen wird als Damascene-Verfahren bezeichnet. Eine sol
che Damascene-Ebene braucht nur noch mit einer weiteren Oxid
schicht 4 bedeckt zu werden und stellenweise über den Leiter
bahnen 15 kontaktiert zu werden. Dazu dienen Kontakte 5, die
im Idealfall, wie in Fig. 1A abgebildet, zentral auf den
Leiterbahnquerschnitt 15 angeordnet sind. Über sie wird die
Leiterbahn mit höher gelegenen Leiterbahnen oberhalb der
Schicht 4 verbunden.
Fig. 1B zeigt die häufig auftretende Situation von Lagefeh
lern der Kontakte 5 zu Leiterbahnen 15, wenn Maskenstrukturen
bei der Belichtung der unteren Oxidschicht 2 und der oberen
Oxidschicht 4 mit einem gewissen lateralen Versatz zueinander
strukturiert worden sind. Infolge dieser Versetzung landet
der Kontakt 5 nicht auf der Leiterbahn 15, sondern seitlich
versetzt zu ihr. Dies ist unproblematisch, solange die Lei
terbahn 15 noch über eine ausreichende Kontaktfläche mit dem
Kontakt verbunden wird und keine benachbarten Leiterbahnen
ebenfalls durch denselben Kontakt berührt werden.
Häufig kommt es jedoch gerade durch Kontakte 5, die - wie in
Fig. 1C dargestellt - zwei benachbarte Leiterbahnen 15a und
15b gleichzeitig kontaktieren, zu Kurzschlüssen durch den
seitlich versetzt eingebrachten Kontakt 5. In Fig. 1C ist
der Abstand zwischen den Leiterbahnen 15a und 15b übertrieben
eng dargestellt. Der durch das Oxid 2 gefüllte Zwischenraum
zwischen den Leiterbahnen wird durch den Kontakt 5, d. h.
durch ein elektrisch leitendes Material ersetzt, was in dem
umgrenzten Bereich 25 - am ehesten an der Oberkante der Lei
terbahn 15b - zu Kurzschlüssen führt.
Die räumliche Nähe seitlich versetzter Kontakte zu benachbar
ten Leiterbahnen 15b, die eigentlich nicht durch diesen Kon
takt kontaktiert werden sollen, entsteht auch durch die Not
wendigkeit, die Kontaktlochätzung stets etwas länger durchzu
führen, als zur Erreichung der Oberseiten der Kontakte erfor
derlich. Die verlängerte Dauer des entsprechenden Ätzprozes
ses zur Ausbildung von Kontaktlöchern für die Kontakte 5 ist
erforderlich, um die Oberseiten der Leiterbahnen sicher zu
kontaktieren, und wird herkömmlich auch dazu verwandt, um bei
einem seitlichen Versatz die zu kontaktierende Leiterbahn 15a
auch von einer Seitenwand her zu kontaktieren. Dadurch wird
die Kontaktfläche zwischen Kontakt 5 und Leiterbahn 15a ver
größert. Dadurch erhöht sich jedoch auch die Gefahr von Kurz
schlüssen zu benachbarten Leiterbahnen 15b an deren Oberkan
ten 25.
Um dieses Problem zu lösen, wird das erfindungsgemäße Verfah
ren vorgeschlagen, das beispielhaft anhand der Fig. 2A bis
2F dargestellt ist. Auf einem Halbleitersubstrat 1, das eine
integrierte Schaltung mit einer ersten Oxidschicht 2 auf
weist, wird eine Ätzstopschicht 3 aufgebracht, die erfin
dungsgemäß in Fig. 2F zur Tiefenbegrenzung von Kontaktöff
nungen 5 eingesetzt wird. Die Ätzstopschicht 3 wird in Fig.
2A mit einer Maskenschicht 6 bedeckt, die in bereits struktu
riertem Zustand dargestellt ist, in dem sich bereits Masken
öffnungen am Ort der zu strukturierenden Leiterbahngräben des
Damascene-Verfahrens herzustellen sind. Fakultativ kann zwi
schen der Ätzstopschicht 3 und der Maskenschicht 6 eine wei
ter Schicht 7 als ARC-Schicht (Anti-Reflective Layer) befin
den, mit deren Hilfe Reflexionen bei der Maskenbelichtung
verhindert werden. In Fig. 2A ist die Maske schon struktu
riert, so daß durch die Maskenöffnungen die ARC-Schicht 7
strukturiert werden kann. Danach wird die Maskenschicht 6
entfernt, so daß die in Fig. 2B dargestellte Struktur ent
steht. Die Schicht 7 kann nun für eine noch präzisere Struk
turierung der Ätzstopschicht 3 verwendet werden, da die
Schicht 7 dünner ist als die Maskenschicht 6 und sich das
Ätzprofil somit maßgenauer auf die darunterliegende Schicht
überträgt.
Wird keine ARC-Schicht 7 verwendet, so wird bei der in Fig.
2A dargestellten Struktur die Ätzstopschicht 3 direkt mit
Hilfe der Maskenschicht 6 geätzt und entsprechend zu Fig. 2B
anschließend die Oxidschicht 2 mit Hilfe der strukturierten
Ätzstopschicht 3. Die Maskenschicht und die eventuell einge
setzte ARC-Schicht 7 werden entfernt, so daß die in Fig. 2C
dargestellte strukturierte Ätzstopschicht 3 zur Strukturie
rung der Leiterbahngräben 10 in die Oxidschicht 2 eingesetzt
werden kann. In Fig. 2C sind bereits die fertig ausgebilde
ten Grabenöffnungen 10 dargestellt; das unterhalb der gestri
chelten Linien zunächst vorhandene Oxid wurde bereits durch
die Grabenätzung entfernt. Die Aufbringung der Maskenschicht
3 zu Anfang des erfindungsgemäßen Verfahrens und die Ätzung
der Grabenöffnungen 10 auch durch die Schicht 3 hindurch, wie
in Fig. 2C dargestellt, ist erforderlich, wenn sich die Ätz
stopschicht 3 während der Kontaktlochätzung in Fig. 2F, in
der sie erst als Ätzstopschicht eingesetzt wird, ausschließ
lich zwischen den Leiterbahnen 15, nicht jedoch über ihnen
befinden soll.
Zusätzlich können jedoch, wie anhand der Fig. 2A bis 2C
erläutert, die Leiterbahngräben präziser strukturiert werden,
wenn die Ätzstopschicht 3 zusätzlich als Maske unmittelbar
bei der Ätzung in das Oxid 2 verwendet wird.
Auf die in Fig. 2C dargestellte Struktur wird das für die
Leiterbahn bestimmte Material abgeschieden. Die Abscheidung
erfolgt dabei in einer ausreichenden Dicke, um sowohl die
Gräben 10 zu füllen, als auch über der Schicht 3 eine zusam
menhängende Schicht des Leiterbahnmaterials zu bilden, wie in
Fig. 2D dargestellt. Das Leiterbahnmaterial 11 befindet sich
oberhalb der Grenzfläche 13, die die Höhe der Oberkante der
späteren Leiterbahnen über die Oberseite der Schicht 3 fest
legt, eine zusammenhängende Schicht 12 bildet. Diese wird
nach dem Auffüllen der Gräben chemisch-mechanisch zurückpo
liert bis auf die Schicht 3, d. h. bis auf die Ätz
stopschicht.
Wird die in Fig. 2D dargestellte Struktur durch einen che
misch-mechanischen Poliergang zurückpoliert, so erhält die
erfindungsgemäß in Fig. 2F eingesetzte Ätzstopschicht 3 be
reits hier eine zusätzliche Funktion als Polierstopschicht.
Der Poliervorgang erfolgt, wie in Fig. 2D dargestellt, mit
Hilfe eines Polierpads, das gegen die Halbleiterschaltung 1
gedrückt wird und unter dem Einfluß chemischer Substanzen,
die das Leitermaterial 12 oberhalb der Leiterbahnen angrei
fen, unter Druck mechanisch in Richtung des Doppelpfeils über
die Oberfläche der Schicht 12 bewegt wird. Bei diesem Polier
vorgang wird die Schicht 12 mechanisch und chemisch abgetra
gen, bis die gegen das bei diesem Poliervorgang eingesetzte
Ätzmittel resistente Ätzstopschicht 3 erreicht ist. Sobald
die Abtragung der Schicht 12 die Grenzfläche 13 zur Schicht
3, der Ätzstopschicht, erreicht, findet keine weitere Abtra
gung mehr statt, da die Ätzstopschicht 3 hier als Polier
stopschicht das weitere Eindringen des Polierpads 16 in das
Halbleitersubstrat 1 hinein verhindert. Hierdurch wird die
Oberseite der Leiterbahnen 15 festgelegt.
Das Erreichen des Endpunkts des Poliervorgangs, d. h. das
Auftreffen des Polierpads 16 auf die Polierstopschicht 3 kann
durch eine Endpunkterkennung, die die Erwärmung des Polier
pads beim Erreichen der Ätzstopschicht ausnutzt, thermisch
festgestellt werden.
Die nach der Polierung erhaltende Struktur ist in Fig. 2E
dargestellt. Auf ihr bilden die Oberseite der Schicht 3 und
der Leiterbahnen 15 eine gemeinsame Ebene. Wird nun auf diese
Struktur eine weitere Oxidschicht 4 abgeschieden und diese
dann durch ein Kontaktloch 5 lokal bis zur Ebene 13 durchbro
chen, wie in Fig. 2F dargestellt, so begrenzt die Schicht 3
erfindungsgemäß als Ätzstopschicht die Tiefe des Kontaktlochs
5, so daß dieses bei einem seitlichen Versatz gegenüber einer
Leiterbahn 15 nicht mehr in das erste Oxid 2 eindringen kann.
Es endet statt dessen auf gleicher Höhe wie die Leiterbahn
oberseite auf der Oberseite der Ätzstopschicht 3 und führt
daher auch bei einem seitlichen Versatz über das in der
Zeichnung dargestellte Maß hinaus nicht zu Kurzschlüssen zu
benachbarten Leiterbahnen, sofern es nicht unmittelbar auf
der falschen Leiterbahn mündet. Aufgrund der Breite des Kon
taktlochs 5 kann es jedoch - sofern es nicht tiefer in das
Oxid 2 in den Zwischenräumen eindringt - stets nur eine ein
zige Leiterbahn gleichzeitig kontaktieren. Das Eindringen in
die Zwischenräume zwischen benachbarten Leiterbahnen aber
wird gerade durch die erfindungsgemäße Ätzstopschicht 3 ver
hindert, wodurch die Gefahr von Kurzschlüssen unterbunden
wird. Die Ätzstopschicht 3 ist gegen ein Ätzmittel 8 resi
stent, d. h. wird nur mit sehr geringer Ätzrate geätzt, so
daß das Kontaktloch 5 sich nicht nach unten ausdehnen kann.
In den Figuren sind unterhalb der Ätzstopschicht Leiterbahnen
15 und oberhalb der Ätzstopschicht Kontaktlöcher 5 darge
stell, die jeweils einfache, rechteckförmige Querschnitte be
sitzen. Jedoch können sowohl die unteren Strukturen 15 als
auch die oberen Strukturen 5 eine Dual-Damascene-Strukturen
sein, d. h. Ätzstrukturen, die die Konturen sowohl von Leiter
bahnen als auch von Kontaktlöchern in sich vereinigen. So
kann etwa der Graben 15 in seinem Grabenboden stellenweise
tiefere Ausnehmungen der unteren Oxidschicht 2 aufweisen, die
zur Kontaktierung tieferliegender Leiterbahnebenen dienen.
Eine solche Ätzstruktur wird in zwei Ätzschritten herge
stellt. Entweder werden in den Grabenboden nachträglich noch
tiefere Kontaktlochenden geätzt, oder es werden zuerst Kon
taktlöcher geringer Breite geätzt und nachher diese durch ei
ne Grabenätzung bis zu einer mittleren Ätztiefe verbunden.
In gleicher Weise können die oberen Strukturen 5 Dual-
Damascene-Strukturen sein, d. h. im oberen Bereich der Kon
taktlöcher 5 können Grabenöffnungen größeren Querschnitts,
aber geringerer Tiefe ausgebildet sein.
Die Ausbildung der zu ätzenden Strukturen 15 und 5 hat keine
Auswirkung auf die erfindungsgemäße Ausbildung der Ätz
stopschicht zwischen den unteren Ätzstrukturen 15 und den
oberen Ätzstrukturen 5.
Die fertige integrierte Halbleiterschaltung 20 ist daran zu
erkennen, daß die als Ätzstopschicht, vorzugsweise auch als
Polierstopschicht und/oder als Hartmaskenschicht eingesetzte
Schicht 3 die Oxidschichten 2 und 4 von einander trennt, und
zwar in einer solchen Höhe, bei der die Schicht 3 nicht über
die Oberseiten der Leiterbahnen 15 hinausragt. Die dünne
Schicht 3 verläuft daher direkt unterhalb der durch die Ober
seiten der Leiterbahnen 15 und erstreckt sich lateral aus
schließlich in denjenigen Flächenbereichen, in denen keine
Leiterbahnen vorhanden sind. Durch die Schicht 3 werden daher
nur die Zwischenräume der unteren Oxidschicht 2 oberflächlich
bedeckt.
Im Falle von Nitridschichten, beispielsweise Siliziumnitrid
oder Siliziumoxidnitrid, als Ätzstopschicht hat den weiteren
Vorteil, daß kapazitiver Kopplungen zu höherliegenden Leiter
bahnebenen vermieden werden, da die Ätzstopschicht erfin
dungsgemäß nur zwischen den Leiterbahnen, nicht aber über ih
nen eingebracht wird. Nitride besitzen gegenüber einem Oxid,
eine geringere Dielektrizitätskonstante. Gegenüber einem Oxid
mit einer Dielektrizitätskonstante von etwa 3.9, das meist
für isolierende Schichten 2, 4 eingesetzt wird, haben Nitride
und Oxidnitride eine Dielektrizitätskonstante zwischen 4 und 7
und würden daher kapazitive Kopplungen zu den nächsthöheren
Leiterbahnen verstärken.
Durch die erfindungsgemäße Abscheidung und Anordnung der Ätz
stopschicht 3 wird auch ein Kurzschluß zwischen in einer Ebe
ne liegenden benachbarten Leiterbahnen 15 vermieden. Zusätz
lich kann die Ätzstopschicht 3, wie bereits erläutert, als
Polierstopschicht und als Hartmaske eingesetzt werden.
1
Halbleitersubstrat
2
erste elektrisch isolierende Schicht
3
Ätzstopschicht
4
zweite elektrisch isolierende Schicht
5
Kontaktloch
6
strukturierte Maskenschicht
7
ARC-Schicht
8
Ätzmittel
10
Graben
11
leitfähiges Material
12
zusammenhängende leitfähige Schicht
13
Grabenoberkante
15
isolierte Leiterbahn
15
a erste Leiterbahn
15
b zweite Leiterbahn
16
Polierpad
20
integrierte Halbleiterschaltung
Claims (12)
1. Verfahren zum Herstellen einer integrierten Halbleiter
schaltung (20) mit einer Leiterbahnebene, wobei das Verfahren
die folgende Reihenfolge von Schritten aufweist:
vor dem Aufbringen der Maskenschicht (6) (Schritt b)) eine Ätzstopschicht (3) aus einem elektrisch isolierenden Materi al, welches durch das Ätzmittel (8) langsamer geätzt wird als die erste (2) und die zweite elektrisch isolierende Schicht (4), aufgebracht wird, so daß der Graben (10) durch die Ätz stopschicht (3) hindurch geätzt wird und sich bis zur Ober seite (13) der Ätzstopschicht (3) erstreckt, und
daß der Ätzprozeß für die Kontaktlochätzung nach Erreichen der Leiterbahnen (15) und der Ätzstopschicht (3) beendet wird, bevor die Ätzstopschicht (3) durch das Ätzmittel (8) rückgegeätzt ist.
- a) Erzeugen einer ersten elektrisch isolierenden Schicht (2) auf einem Halbleitersubstrat (1),
- b) Aufbringen und Strukturieren einer Maskenschicht (6),
- c) Ätzen von Gräben (10) in die erste isolierende Schicht (2),
- d) Abscheiden eines elektrisch leitfähigen Materials (11), wobei die Gräben (10) gefüllt werden und das leitfähige Material (11) über den Gräben (10) eine zusammenhängende Schicht (12) bildet,
- e) Entfernen des leitfähigen Materials (11) bis zu den Ober kanten (13) der Gräben (10), so daß in den Gräben getrenn te Leiterbahnen (15) entstehen,
- f) Abscheiden einer zweiten elektrisch isolierenden Schicht (4) und
- g) Durchführen eines Ätzprozesses, bei dem mit Hilfe eines Ätzmittels (8) ein Kontaktloch (5) zum Kontaktieren einer Leiterbahn (15) geätzt wird,
vor dem Aufbringen der Maskenschicht (6) (Schritt b)) eine Ätzstopschicht (3) aus einem elektrisch isolierenden Materi al, welches durch das Ätzmittel (8) langsamer geätzt wird als die erste (2) und die zweite elektrisch isolierende Schicht (4), aufgebracht wird, so daß der Graben (10) durch die Ätz stopschicht (3) hindurch geätzt wird und sich bis zur Ober seite (13) der Ätzstopschicht (3) erstreckt, und
daß der Ätzprozeß für die Kontaktlochätzung nach Erreichen der Leiterbahnen (15) und der Ätzstopschicht (3) beendet wird, bevor die Ätzstopschicht (3) durch das Ätzmittel (8) rückgegeätzt ist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
die Ätzstopschicht (3) direkt auf die erste isolierende
Schicht (2) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
eine Ätzstopschicht (3) aus einem nitridhaltigen Material
aufgebracht wird.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
eine Ätzstopschicht (3) aus einem Nitrid, vorzugsweise aus
Siliziumnitrid, aufgebracht wird.
5. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
eine Ätzstopschicht (3) aus einem Oxinitrid, vorzugsweise aus
Siliziumoxinitrid aufgebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
das leitfähige Material (11) in Schritt e) durch chemisch
mechanisches Polieren entfernt wird und die Ätzstopschicht
(3) während des Polierens als Polierstopschicht eingesetzt
wird.
7. Verfahren nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß
bei der Grabenätzung (Schritt c)) mit Hilfe der strukturier
ten Maskenschicht (6) nur die Ätzstopschicht (3) bis zur er
sten isolierenden Schicht (2) geätzt wird und nach Entfernen
der Maskenschicht die erste isolierende Schicht (2) mit Hilfe
der Ätzstopschicht (3) als Hartmaske geätzt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß
die Ätzstopschicht (3) als ARC-Schicht (Anti-Reflective Lay
er) zur besseren Strukturierung der Maskenschicht in Schritt
b) ausgebildet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß
die Ätzstopschicht (3) in einer Dicke zwischen 3 und 30 nm
abgeschieden wird.
10. Verfahren nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß
das Kontaktloch (5) mit einem Metall, vorzugsweise mit Wolf
ram gefüllt wird.
11. Integrierte Halbleiterschaltung (20) mit einer Leiterbah
nebene, wobei die Halbleiterschaltung Leiterbahnen (15), die
nach dem Damascene-Verfahren in eine erste Schicht (2) aus
einem elektrisch isolierenden Material eingelassen sind, und
oberhalb der Leiterbahnen (15) und der ersten Schicht (2) ei
ne zweite Schicht (4) aus einem elektrisch isolierenden Mate
rial aufweist,
dadurch gekennzeichnet, daß
zwischen der ersten (2) und der zweiten Schicht (2) eine
Schicht (3) aus einem anderen elektrisch isolierenden Materi
al vorgesehen ist, wobei die Schicht (3) dünner ist als die
Leiterbahnen (15), unterhalb der Oberseiten (13) der Leiter
bahnen (15) angeordnet ist und lateral ausschließlich zwi
schen den Leiterbahnen (15) verläuft.
12. Integrierte Halbleiterschaltung nach Anspruch 11,
hergestellt nach einem Verfahren nach einem der Ansprüche 1
bis 10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10134100A DE10134100A1 (de) | 2001-07-13 | 2001-07-13 | Kontaktierung von Damascene-Leiterbahnen in integrierten Halbleiterschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10134100A DE10134100A1 (de) | 2001-07-13 | 2001-07-13 | Kontaktierung von Damascene-Leiterbahnen in integrierten Halbleiterschaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10134100A1 true DE10134100A1 (de) | 2002-10-02 |
Family
ID=7691677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10134100A Pending DE10134100A1 (de) | 2001-07-13 | 2001-07-13 | Kontaktierung von Damascene-Leiterbahnen in integrierten Halbleiterschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10134100A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116236206A (zh) * | 2023-05-10 | 2023-06-09 | 苏州浪潮智能科技有限公司 | 一种神经微电极及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4319070A1 (de) * | 1992-06-24 | 1994-01-05 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren dafür |
US5891799A (en) * | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
US5935868A (en) * | 1997-03-31 | 1999-08-10 | Intel Corporation | Interconnect structure and method to achieve unlanded vias for low dielectric constant materials |
US6114235A (en) * | 1997-09-05 | 2000-09-05 | Advanced Micro Devices, Inc. | Multipurpose cap layer dielectric |
US6150073A (en) * | 1998-05-22 | 2000-11-21 | United Microelectronics Corp. | Degradation-free low-permittivity dielectrics patterning process for damascene |
-
2001
- 2001-07-13 DE DE10134100A patent/DE10134100A1/de active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4319070A1 (de) * | 1992-06-24 | 1994-01-05 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren dafür |
US5935868A (en) * | 1997-03-31 | 1999-08-10 | Intel Corporation | Interconnect structure and method to achieve unlanded vias for low dielectric constant materials |
US5891799A (en) * | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
US6114235A (en) * | 1997-09-05 | 2000-09-05 | Advanced Micro Devices, Inc. | Multipurpose cap layer dielectric |
US6150073A (en) * | 1998-05-22 | 2000-11-21 | United Microelectronics Corp. | Degradation-free low-permittivity dielectrics patterning process for damascene |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116236206A (zh) * | 2023-05-10 | 2023-06-09 | 苏州浪潮智能科技有限公司 | 一种神经微电极及其制备方法 |
CN116236206B (zh) * | 2023-05-10 | 2023-08-11 | 苏州浪潮智能科技有限公司 | 一种神经微电极及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69930839T2 (de) | Herstellungsmethode für eine elekttronische anordnung mit organischen schichten | |
EP1508164B1 (de) | Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbaulelement | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE4125221A1 (de) | Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung | |
DE3834241A1 (de) | Halbleitereinrichtung | |
DE102010063775B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen | |
DE19860505A1 (de) | ESD-Schutzschaltung und Verfahren zu deren Herstellung | |
DE102012207116A1 (de) | Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE4306322C2 (de) | Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE19704149A1 (de) | Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben | |
DE102006054334B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben | |
WO2012031845A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung | |
DE102007028155B3 (de) | Verfahren zum Ausbilden von Durchgangsöffnungen für Kontakte einer integrierten Schaltungsvorrichtung oder für Elektroden einer Speichervorrichtung und integrierte Schaltungsvorrichtung | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE10246682A1 (de) | Halbleiter-Vorrichtung | |
DE10303926B4 (de) | Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement | |
DE10242145B4 (de) | Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren | |
DE4120592A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung | |
DE102011010362B4 (de) | Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren | |
DE19509231C2 (de) | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem | |
DE10134100A1 (de) | Kontaktierung von Damascene-Leiterbahnen in integrierten Halbleiterschaltungen | |
DE10109877A1 (de) | Leiterbahnanordnung und Verfahren zur Herstellung einer Leiterbahnanordnung | |
DE4447254C2 (de) | Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law |