DE10127010A1 - Elektronisches Bauteil mit einem Halbleiterchip - Google Patents

Elektronisches Bauteil mit einem Halbleiterchip

Info

Publication number
DE10127010A1
DE10127010A1 DE10127010A DE10127010A DE10127010A1 DE 10127010 A1 DE10127010 A1 DE 10127010A1 DE 10127010 A DE10127010 A DE 10127010A DE 10127010 A DE10127010 A DE 10127010A DE 10127010 A1 DE10127010 A1 DE 10127010A1
Authority
DE
Germany
Prior art keywords
substrate
slots
electronic component
bond
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10127010A
Other languages
English (en)
Other versions
DE10127010B4 (de
Inventor
Christian Hauser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10127010A priority Critical patent/DE10127010B4/de
Publication of DE10127010A1 publication Critical patent/DE10127010A1/de
Application granted granted Critical
Publication of DE10127010B4 publication Critical patent/DE10127010B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) mit einem Halbleiterchip (2) mit Kontaktflächen (3) im Bereich eines Bondkanals (5) und mit einem mittels einer Klebstoffschicht (14) auf der aktiven Chipoberfläche (4) aufgeklebten Substrat (6) zur Umverdrahtung von Kontaktanschlussflächen (7), Leiterbahnen (8), Lötkontaktflächen (9) sowie einer Lötstopschicht (12). Zur thermischen Entkopplung von Halbleiterchip (2) und Substrat (6) bei hohen Temperaturschwankungen ist das Substrat (6) mit Dehnungsfugen (15) in Form von Schlitzen (16, 18, 20, 21, 22) bzw. kreisrunden Öffnungen (24) versehen.

Description

Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip und ein Verfahren zu seiner Herstellung gemäß der Gattung der unabhängigen Ansprüche.
Derartige elektronische Bauteile bestehen aus einem dünnen plattenförmigen Halbleiterchip aus sprödem und damit bruchge­ fährdeten Silizium-Werkstoff auf dessen aktive Chipoberseite unter Zwischenlage einer Klebstoffschicht ein eine Umverdrah­ tungsplatte oder Umverdrahtungsfolie tragendes Substrat auf­ geklebt ist. Bei den bisher üblichen kleinen Abmessungen der elektronischen Bauteile sind zwischen dem Halbleiterchip und dem Substrat auftretende thermische Spannungen durch die da­ zwischenliegende Klebstoffschicht beherrschbar, so dass die Zuverlässigkeit der Funktion der elektronischen Bauteile im großen und ganzen gegeben ist und die Ausfallrate sich in überschaubaren Grenzen hält.
Nun zeigt sich, dass bei zukünftigen Generationen an derarti­ gen elektronische Bauteile immer größere Anforderungen an ei­ nen erhöhten Speicherinhalt gestellt werden. Das bedeutet, dass die Oberfläche des elektronischen Bauteils vergrößert werden muss. Die Folge davon ist eine größere Ausschussrate bei der Herstellung der elektronischen Bauteile und eine an­ steigende Ausfallrate während des Betriebs der elektronischen Bauteile.
Um diesen Mangel zu vermeiden, liegt der Erfindung die Aufga­ be zugrunde, die elektronischen Bauteile so auszugestalten, dass die Nachteile des Standes der Technik überwunden werden, der Ausschuss an elektronischen Bauteilen erheblich vermin­ dert und damit die Produktivität erhöht wird.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Erfindungsgemäß weist das elektronische Bauteil einen Halb­ leiterchip mit Kontaktflächen im Bereich eines Bondkanals oder in Bondflecken auf. Auf der aktiven Oberfläche des Halb­ leiterchips ist mittels einer Klebstoffschicht ein Substrat aufgeklebt. Das Substrat trägt zur Umverdrahtung Kontaktan­ schlussflächen, Leiterbahnen, Lötkontaktflächen sowie eine Lötstopschicht. Dabei weist das Substrat Dehnungsfugen auf.
Das erfindungsgemäße elektronische Bauteil hat den Vorteil, dass infolge der über die Substratfläche verteilten Dehnungs­ fugen die infolge von Temperaturschwankungen zwischen dem Halbleiterchip und dem mittels einer Klebstoffschicht aufge­ klebten Substrat auftretenden Spannungen ausgeglichen werden. Besonders vorteilhaft ist diese Entkopplung zwischen dem Hal­ beiterchip und dem Substrat bei aufgrund von ständig wachsen­ dem Speicherinhalt flächenmäßig immer größer werdenden elek­ tronischen Bauteilen. Dabei sind Halbleiterchips mit einem Speicherinhalt von zwei Gigabytes in 0,12 Mikrometer Techno­ logie mit Außenabmessungen von etwa 20 mal 20 Millimeter denkbar. Dies führt jedoch dazu, dass die Klebstoffschicht zwischen dem großflächigeren Halbleiterchip und dem Substrat die bei Temperaturschwankungen auftretenden Spannungen allein nicht mehr ausgleichen kann, obwohl die Klebstoffschicht be­ stimmte hohe elastische Eigenschaften aufweist. Die zwischen dem Halbleiterchip und dem Substrat aufgrund ihrer unter­ schiedlichen Ausdehnungskoeffizienten bei Temperaturschwan­ kungen auftretenden Spannungen können von der Klebstoff­ schicht nur teilweise ausgeglichen werden. Diese Spannungen treten während des Einsatzes der elektronischen Bauteile un­ ter großen Temperaturschwankungen auf, beispielsweise können die elektronischen Bauteile während der Montage hohen Tempe­ raturen ausgesetzt sein oder während ihres Betriebs erhebli­ chen Klimaschwankungen unterliegen.
Bei kleineren elektronischen Bauteilen kann dieser Spannungs­ ausgleich zwischen dem Substrat und dem Halbleiterchip, die sehr unterschiedliche Ausdehnungskoeffizienten aufweisen, noch von der elastischen Klebstoffschicht aufgefangen werden. Bei flächenmäßig größer werdenden elektronischen Bauteilen ist dies nicht mehr gewährleistet, was zu Ausschuss bei der Herstellung der elektronischen Bauteile durch die Reflow- und Burn-in-Prozesse bzw. zu Ausfall der elektronischen Bauteile während des Betriebs infolge von Temperaturschwankungen führt.
In einer Ausführungsform der Erfindung sind die Dehnungsfugen als Schlitze ausgebildet. Diese Ausführungsform hat den Vor­ teil, dass die im Substrat als Schlitze ausgebildeten Deh­ nungsfugen gemeinsam mit dem Bondkanal in einem Arbeitsgang hergestellt werden können, was sich positiv auf die Produkti­ vität auswirkt.
In einer weiteren Ausführungsform der Erfindung sind die im Substrat vorgesehenen und als Schlitze ausgebildeten Deh­ nungsfugen außerhalb des Bondkanals angeordnet. Dabei liegen die Schlitze parallel und/oder quer zum Bondkanal bzw. zu den Außenkanten des Substrats.
Diese Ausführungsform der Erfindung hat den Vorteil, dass durch die Lage und Größe, d. h. durch die Länge und Breite der Schlitze, die Ausgleichsbewegungen zwischen dem Halblei­ terchip und dem mittels einer Klebstoffschicht aufgeklebten Substrat in bestimmten gewollten Richtungen beeinflusst wer­ den kann.
In einer weiteren Ausführungsform der Erfindung liegen die Schlitze unter einem spitzen Winkel zum Bondkanal bzw. zu den Außenkanten des Substrats. Außerdem sind sie untereinander senkrecht zueinander angeordnet. Diese Ausführungsform der Erfindung hat den Vorteil, dass durch die Lage und Größe, d. h. durch die Länge und Breite der Schlitze, die Ausgleichsbe­ wegungen zwischen dem Halbleiterchip und dem mittels einer Klebstoffschicht aufgeklebten Substrat in bestimmten gewoll­ ten Richtungen beeinflußt werden kann.
In einer weiteren Ausführungsform der Erfindung erstrecken sich längere Schlitze nahezu über die gesamte Länge bzw. Breite des Substrats. Ferner sind kürzere Schlitze vorgese­ hen, die zu einer oder beiden Seiten der längeren Schlitze angeordnet sind. Bei dieser Ausführungsform der Erfindung sind zwischen den längeren Schlitzen und den senkrecht zu denselben liegenden kürzeren Schlitzen schmale Stege ausge­ bildet. Diese Ausführungsform der Erfindung hat den Vorteil, dass die Elastizität des plattenförmigen Substrats in sich wesentlich erhöht wird, was zu einem optimalen Ausdehnungs­ ausgleich zwischen dem Halbleiterchip und dem mittels der Klebstoffschicht mit demselben verbundenen Substrat führt.
Dieser Vorteil tritt vor allem bei großflächigen elektroni­ schen Bauteilen mit Halbleiterchips ein.
Bei einer weiteren Ausführungsform der Erfindung ist vorgese­ hen, dass die im Substrat ausgebildeten Dehnungsfugen als Segmente bildende und an den Außenkanten des Substrats ins Freie mündende Schlitze ausgebildet sind. Diese Ausführungs­ form hat den Vorteil, dass eine besonders wirksame Entkopp­ lung zwischen dem Halbleiterchip und dem auf dasselbe aufge­ klebten Substrat gegeben ist. Infolge der durch die Segment­ bildung mehrfach unterbrochenen Außenkanten des Substrats ist eine große Bewegungsfreiheit und damit ein zuverlässiger Aus­ dehnungsausgleich zwischen dem Halbleiterchip und dem Sub­ strat gewährleistet. Das bedeutet, diese Art des Aufbaus und der Gestaltung des Substrats führt zu einer optimalen Ent­ kopplung und damit zu einem sehr geringen Ausschuß bei der Herstellung der elektronischen Bauteile und zu einem sehr ge­ ringen Ausfall während des Betriebs derselben.
Bei der Ausführungsform der Erfindung mit Segmentbildung kön­ nen die Schlitze eine U-Form aufweisen, wobei die beiden pa­ rallelen Seitenschenkel einerseits an einer Außenkante des Substrats ins Freie münden. Andererseits sind die beiden die Seitenschenkel der U-Form bildenden Schlitze mit einem den Quersteg der U-Form bildenden Schlitze verbunden. Auf diese Weise umgeben die in der U-Form angeordneten Schlitze ein im Substrat ausgeschnittenes rechteckförmiges Segment.
In einer weiteren Ausführungsform der Erfindung können die Schlitze eine Halbkreisform aufweisen, die ebenfalls mit ih­ ren Enden an den Außenkanten des Substrats ins Freie münden und damit ein halbkreisförmiges Segment des Substrats umge­ ben.
Es sind noch andere Segmentformen, wie Trapez, Ellipse oder dergl. anstelle der Rechteck- und Halbkreisform denkbar. Ent­ scheidend für eine optimale Entkopplung zwischen dem Halblei­ terchip und dem Substrat eines elektronischen Bauteils ist bei dieser Ausführungsform, dass die durch die verschiedenen Formen gebildeten Schlitze an den Außenkanten des Substrats ins Freie münden und damit eine große Elastizität des Sub­ strats gegenüber dem verhältnismäßig spröden und starren Halbleiterchip hervorrufen.
Zu diesem Zweck ist es vorteilhaft mindestens ein durch die Schlitze gebildetes Segment an jeder der Außenkanten des Sub­ strats vorzusehen. Dabei sind die die Segmente umgebenden Schlitze außerhalb des Bondkanals, sowie der Lötkontaktflä­ chen angeordnet.
Bei einer weiteren Ausführungsform der Erfindung ist vorgese­ hen, dass die im Substrat vorgesehenen Dehnungsfugen als kreisrunde Öffnungen ausgebildet sind. Diese kreisrunden Öff­ nungen sind zweckmäßigerweise sowohl parallel zum Bondkanal bzw. zu den Außenkanten des Substrats als auch quer zu diesen jeweils in einer geraden Linie verlaufend ausgerichtet. Die kreisrunden Öffnungen sind sozusagen in senkrecht aufeinander stehenden Spalten und Zeilen angeordnet.
Diese Ausführungsform hat den Vorteil, dass infolge der netz­ artigen Anordnung der Öffnungen im Substrat eine hohe Elasti­ zität und Flexibilität des Substrats gegenüber dem Halblei­ terchip erzielbar ist, was zu einer zuverlässigen und optima­ len Entkopplung zwischen dem Halbleiter und dem Substrat führt.
Diese Elastizität und Flexibilität des Substrats kann dadurch optimiert werden, dass die Abstände zwischen den kreisrunden Öffnungen klein gehalten werden. Das erlaubt die Ausbildung von schmalen Stegen zwischen den kreisrunden Öffnungen, so dass infolge des filigranen Netzwerks der Stege eine feinab­ gestimmte Ausgleichsbewegung des in sich sehr beweglichen Substrats gegenüber dem starren und spröden Halbleiterchip möglich ist. Der Beschädigung bzw. der Zerstörung des elek­ tronischen Bauteils wird auf diese Weise äußerst wirksam ent­ gegengewirkt.
Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiterchip mit Kontaktflächen im Bereichs eines Bondkanals bzw. in Bondflecken und mit einem auf der aktiven Chipoberfläche aufgeklebten Substrat zur Umverdrahtung von Kontaktanschlussflächen, Leiterbahnen und Lötkontaktflächen und mit einer Lötstopschicht weist folgende Verfahrensschrit­ te auf:
  • a) Einarbeiten von Dehnungsfugen gleichzeitig mit dem Ein­ bringen des Bondkanals bzw. der Bondflecken in das Sub­ strat vor dem Verkleben des Substrats mit dem Halbleiter­ chip,
  • b) Verkleben das die Dehnungsfugen und den Bondkanal aufwei­ senden Substrats mit dem Halbleiterchip,
  • c) Fertigstellen der Bonddrahtverbindungen,
  • d) Vergießen des Bondkanals bzw. der Bondflecken mit den Bonddrähten und den Kontaktanschlussflächen mit Kunst­ stoffmasse und
  • e) Trennen der einzelnen elektronischen Bauteile aus dem Chipverband.
Dieses Verfahren hat den Vorteil, dass in das Substrat bei der Herstellung des Bondkanals bzw. der Bondflecken zugleich auch die Dehnungsfugen in das Substrat eingebracht werden das bedeutet, dass bei der Herstellung des Substrats für die Er­ stellung der Dehnungsfugen keine zusätzlichen Arbeitsgänge und somit keine zusätzlichen Arbeitszeiten erforderlich sind. Dies hat zur Folge, dass sich die elektronischen Bauteile durch zusätzliche Herstellungskosten nicht verteuern.
Bei einem weiteren Durchführungsbeispiel des Verfahrens wer­ den die Dehnungsfugen als Schlitze bzw. kreisrunde Öffnungen ausgebildet. Diese die Dehnungsfugen bildenden Schlitze bzw. kreisrunden Öffnungen werden gleichzeitig gemeinsam mit dem Bondkanal und den Bonddrähten mit einer ein Gehäuse bildenden Kunststoffmasse vergossen. Das weitere Durchführungsbeispiel weist den Vorteil auf, dass durch das gleichzeitige Vergießen von Bondkanal und den Dehnungsfugen eine kurze Fertigungszeit des elektronischen Bauteils gegeben ist. Darüber hinaus wird durch das Vergießen der Dehnungsfugen mit Kunststoffmasse er­ reicht, dass die aktive Oberfläche des Halbleiterchips ebenso geschützt ist als würde das Substrat die durch die Dehnungs­ fugen gebildeten Schlitze und Öffnungen nicht aufweisen. Die Lebensdauer des elektronischen Bauteils wird auf diese Weise verlängert.
In einem weiteren Durchführungsbeispiel des Verfahrens wird die Klebestoffschicht zum Verkleben des Halbleiterchips mit dem Substrat vollflächig über die gesamt aktive Oberfläche des Halbleiterchips aufgetragen.
Dieses Verfahren hat den Vorteil eines einfachen und bequemen Auftrags der Klebstoffschicht auf den Halbleiterchip. Auch bildet die in den Dehnungsfugen freiliegende Klebstoffschicht eine optimale Grundlage zur Verbindung mit der das Gehäuse bildenden Kunststoffmasse.
In einem weiteren Durchführungsbeispiel des Verfahrens wird die Klebeschicht nur in den Bereichen des Halbleiterchips aufgetragen, in denen Dehnungsfugen nicht vorhanden sind. In den Bereichen der Dehnungsfugen liegt die aktive Chipoberflä­ che nur durch die Polyimidschicht bedeckt frei. Ein Füllen dieser Dehnungsfugen mit der schützenden Kunststoffmasse ist deshalb vorteilhaft.
Bei einem weiteren Durchführungsbeispiel des Verfahrens, bei der die Segmentausführung gemäß Anspruch 9 benutzt wird, bei der die Dehnungsfugen durch U-förmige Schlitze mit an den Au­ ßenkanten des Substrats ins Freie mündenden schlitzförmigen Seitenschenkeln gebildet sind, liegen die U-förmigen Seiten­ schenkel von im Chipverband benachbarter elektronischer Bau­ teile sich einander gegenüber. Dadurch bilden sie einen schmalen Verbindungssteg, der beim Trennen des Chipverbands in einzelne elektronische Bauteile aufgetrennt wird, derart, dass nach dem Trennen des Chipverbandes in einzelne elektro­ nische Bauteile die schmalen Verbindungsstege weggetrennt werden und die schlitzförmigen Seitenschenkel der U-förmigen Dehnungsfugen an den Außenkanten des Substrats unter Ein­ schluß eines Substratsegments ins Freie münden.
Dieses weitere Durchführungsbeispiel hat den Vorteil, dass für die Herstellung eines komplexen elektronischen Bauteils mit einer optimalen Entkopplung zwischen dem Halbleiterchip und dem Substrat zum Ausgleich von unterschiedlichen physi­ schen Ausdehnungen infolge Temperaturschwankungen nur ein einfacher Trennvorgang, beispielsweise mittels eines Säge­ blatts, erforderlich ist.
Zusammenfassend ergibt sich, dass bei elektronischen Bautei­ len mit einem Halbleiterchip und einem mittels einer Kleb­ stoffschicht auf denselben aufgeklebten Substrat, die in ih­ ren Abmessungen aus Gründen des erhöhten Speicherinhalts eine bestimmte Größe überschreiten, die Elastizität der Klebstoff­ schicht nicht mehr ausreicht, um bei Temperaturschwankungen eine ausreichende Entkopplung, also ein Ausdehnungsausgleich, zwischen dem Halbleiterchip und dem Substrat herbeizuführen. Der Grund dafür liegt in den unterschiedlichen Ausdehnungs­ koeffizienten vom Halbleiterchip (etwa 2,5 × 10-6 K), vom Substrat (etwa 14 × 10-6 K) und von der Klebstoffschicht (et­ wa 60 × 10-6 K) bei Temperaturschwankungen.
Die zukünftigen Chip-Generationen werden infolge des erhöhten Bedarfs an Speicherinhalt in ihren Abmessungen immer größer und erreichen heute schon Chip-Abmessungen von etwa 20 mal 20 Millimeter in 0,12 µm-Technologie.
Zum Schutz der aktiven Strukturen des Halbleiterchips ist ei­ ne ganzflächige Abdeckung der Chipfläche erforderlich. Damit steigt die Bruchgefahr des Halbleiterchips, der aus einem dünnen, spröden Silizium-Werkstoff besteht.
Die Erfindung bringt Abhilfe, indem außerhalb des Bondkanals und der Außenkontaktflächen im Substrat Dehnungsfugen in Form von Schlitzen bzw. kreisrunden Öffnungen gleichzeitig mit dem Herstellen des Bondkanals eingebracht werden. Diese Schlitze bzw. Öffnungen sorgen dafür, dass zusätzlich zur Elastizität der Klebstoffschicht das Substrat in den betroffenen Bereich eine erhöhte Eigenelastizität erlangt. Damit ist eine wirksa­ mere Entkopplung zwischen den Halbleiterchip und dem Substrat erreicht, was die Lebensdauer der elektronischen Bauteile, auch unter hoher thermischer Belastung, wesentlich erhöht.
Die Erfindung wird nun anhand von Ausführungsbeispielen mit Bezug auf die beiliegenden Figuren näher erläutert.
Fig. 1 zeigt eine schematische Querschnittssansicht eines elektronischen Bauteils,
Fig. 2 zeigt eine schematische Darstellung in Draufsicht eines mit einem Halbleiterchip verbundenen Sub­ strats eines elektronischen Bauteils ohne Umver­ drahtungsplatte,
Fig. 3 zeigt eine schematische Darstellung in Draufsicht eines weiteren Ausführungsbeispiels eines mit einem Halbleiterchip verbundenen Substrats eines elektro­ nischen Bauteils ohne Umverdrahtungsplatte und
Fig. 4 zeigt eine schematische Darstellung in Draufsicht eines weiteren Ausführungsbeispiels eines elektro­ nischen Bauteils ohne Umverdrahtungsplatte.
Fig. 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1. In Fig. 1 bezeichnet die Bezugs­ ziffer 2 einen Halbleiterchip, die Bezugsziffer 3 in der ak­ tiven Oberfläche 4 des Halbleiterchips 2 vorgesehene Kontakt­ flächen 3, die Bezugsziffer 5 einen Bondkanal, die Bezugszif­ fer 6 ein Substrat für eine Umverdrahtung mit Kontaktan­ schlussflächen 7, Leiterbahnen 8 und Lötkontaktflächen 9, auf denen Lötbälle 10 für die Außenkontakte innerhalb einer Löt­ stopschicht 12 sitzen. Die Bezugsziffer 11 in Fig. 1 be­ zeichnet Bonddrähte, die von den Kontaktflächen 3 des Halb­ leiterchips 2 zu den Kontaktanschlussflächen 7 auf dem Sub­ strat 6 eine elektrische Verbindung herstellen. Der Bereich des Bondkanals 5 mit den Bonddrähten 11 und den Kontaktan­ schlussflächen 7 ist zum Schutz in einer Verpackung 13 aus Kunststoffmasse eingebettet. Schließlich ist das Substrat 6 mittels einer Klebstoffschicht 14 auf die aktive Oberfläche 4 des Halbleiterchips aufgeklebt.
Die Größe eines elektronischen Bauteils wird durch den Bedarf an Speicherinhalt bestimmt. Die bekannten elektronischen Bau­ teile weisen eine Größe auf, bei der die infolge von Tempera­ tureinflüssen unterschiedlichen Ausdehnungen des Substrats 6 gegenüber dem Halbleiterchip 2 aufgrund ihrer voneinander ab­ weichenden Ausdehnungskoeffizienten durch die Klebstoff­ schicht 14 ausgeglichen wird.
Nun ist für zukünftige Generationen von Halbleiterchips als Folge eines wachsenden Bedarfs an Speicherinhalt zu erwarten, dass die Größe der elektronischen Bauteile, also ihre äußeren Abmessungen, zunimmt. Das führt aber zu dem Problem, <dass die unterschiedliche Ausdehnung des Substrats 6 gegenüber dem Halbleiterchip 2 von der Klebstoffschicht allein nicht mehr ausgeglichen werden kann. Das Problem besteht darin, dass bei der Herstellung der elektronischen Bauteile mit größeren Ab­ messungen die Spannungen zwischen dem Substrat 6 und dem Halbleiterchip so groß werden, dass die Ausschussrate wächst und beim Betrieb der elektronischen Bauteile die Ausfallrate zunimmt, was die Produktivität erheblich beeinträchtigt. Mit der Erfindung wird hier in einfacher und wirtschaftlicher Weise Abhilfe geschaffen.
Fig. 2 veranschaulicht, dass die Gesamtfläche des Substrats 6 und des mit demselben verbundenen Halbleiterchip 2 gegen­ über dem Bereich des Bondkanals 5 und der ihn umgebenden Löt­ kontaktflächen 9 erheblich erweitert ist, um mehr Speicher­ platz zu schaffen.
Zur Erzielung eines wirksamen thermischen Ausgleichs zwischen dem Substrat 6 und dem Halbleiterchip 2 bei Temperaturschwan­ kungen, der von der Klebstoffschicht 14 allein bei der größe­ ren Fläche des elektronischen Bauteils 1 nicht aufgefangen werden kann, ist das Substrat 6 mit Dehnungsfugen 15 in Form von Schlitzen 16 versehen. Wie in der Fig. 2 dargestellt, verlaufen in dem Ausführungsbeispiel die längeren Schlitze 16 parallel zum Bondkanal 5 bzw. zu den Außenkanten 17 des Sub­ strats 6. Wobei sich diese längeren Schlitze 16 nahezu über die gesamte Länge bzw. Breite des Substrats 6 erstrecken.
Zu beiden Längsseiten der längeren Schlitze 16 sind kürzere Schlitze 18 angeordnet, die senkrecht zu den längeren Schlit­ zen 16 verlaufen. Die längeren Schlitze 16 und die kürzeren Schlitze 18 sind derart zueinander angeordnet, dass zwischen ihnen schmale Stege 19 gebildet sind.
Infolge diese Anordnung der als Schlitze 16 und 18 ausgebil­ deten Dehnungsfugen 15 wird dem Substrat 6 neben der Kleb­ stoffschicht 14 eine so hohe Elastizität und Flexibilität verliehen, so dass bei Temperaturschwankungen, auch bei ex­ tremen Temperaturschwankungen, ein optimaler Dehnungsaus­ gleich zwischen dem Substrat 6 und dem Halbleiterchip 2 er­ zielt wird. Das bedeutet, dass der Ausschuß bei der Herstel­ lung und der Ausfall während des Betriebs der elektronischen Bauteile 1 auch bei flächenmäßig großen Abmessungen der elek­ tronischen Bauteile wesentlich vermindert bzw. sogar vermie­ den wird.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel für eine ther­ mische Entkopplung des Substrats 6 von dem Halbleiterchip 2 bei Temperaturschwankungen. Komponenten mit gleichen Funktio­ nen wie in Fig. 2 sind mit gleichen Bezugszeichen in Fig. 3 gekennzeichnet.
Zur Verbesserung einer thermischen Entkopplung zwischen dem Substrat 6 und dem Halbleiterchip 2 ist das Substrat 6 mit außerhalb des Bondkanals 5 und der Lötkontaktflächen 9 ange­ ordneten Dehnungsfugen 15 versehen. Diese Dehnungsfugen 15 bestehen aus U-förmigen Schlitzen 20, die mit ihren Seiten­ schenkeln 21 an den Außenkanten 17 des Substrats 6 ins Freie münden. Die anderen Enden der Seitenschenkel 21 sind mittels eines schlitzförmigen Querstegs 22 verbunden. Diese U-förmige aus den schlitzförmigen Seitenschenkeln 21 und dem Quersteg 22 gebildete Dehnungsfuge 15 schließt ein rechteckförmiges Substratsegment 23 ein.
Dieses Ausführungsbeispiel weist infolge der Unterbrechungen der Außenkanten 17 des Substrats 6 durch die ins Freie mün­ denden schlitzförmigen Seitenschlitze 21 eine optimale Ela­ stizität und Flexibilität des Substrats 6 gegenüber dem Halb­ leiterchip 2 auf. Dies hat eine sehr geringe Ausschussrate bei der Herstellung und eine außerordentlich geringe Ausfall­ rate während des Betriebs dieser elektronischen Bauteile bei Temperaturschwankungen zur Folge.
Bei der Herstellung dieser elektronischen Bauteile liegen sich im Chipverband die schlitzförmigen Seitenschenkel 21 be­ nachbarter elektronischer Bauteile gegenüber, derart, dass ein schmaler Verbindungssteg (nicht dargestellt) zwischen den Enden der schlitzförmigen Seitenschenkel 21 bestehen bleibt. Nach dem Aufbringen des Substrats 6 mittels der Klebstoff­ schicht 14 auf den Halbleiterchip 2 werden die Verbindungs­ stege beim Separieren der elektronischen Bauteile weggesägt, wodurch die schlitzförmigen Seitenschenkel 21 der U-förmigen Dehnungsfugen 15 dann an den Außenkanten 17 des Substrats 6 ins Freie münden.
Fig. 4 zeigt eine schematische Darstellung eines weiteren Ausführungsbeispiels eines elektronischen Bauteils. Bei die­ sem Ausführungsbeispiel sind zur Erzielung einer wirksamen thermischen Entkopplung zwischen dem Substrat 6 und dem Halb­ leiterchip 2 die Dehnungsfugen als kreisrunde Öffnungen 24 um den Bereich des Bondkanals 5 und der Lötkontaktflächen 9 aus­ gebildet. Der Durchmesser und die Anordnung benachbarter kreisrunder Öffnungen 24 ist so gewählt, dass zwischen den einzelnen kreisrunden Öffnungen 24 schmale Verbindungsstege 25 gebildet sind. Auf diese Weise ist ein elastisches und flexibles Netzwerk geschaffen, das einen optimalen Dehnungs­ ausgleich zwischen dem Substrat 6 und dem Halbleiterchip 2 gewährleistet.
Im Ausführungsbeispiel sind die kreisrunden Öffnungen paral­ lel zum Bondkanal 5 und quer zu demselben so zu sagen in Spalten und senkrecht dazu verlaufenden Zeilen angeordnet. Es ist jedoch auch eine andere Anordnung der kreisrunden Öffnun­ gen, zum Beispiel unter spitzem Winkel zum Bondkanal 5 denk­ bar. Auch eine derartige Anordnung und Ausbildung der Deh­ nungsfugen 15 führt zu einer hohen Elastizität und Flexibili­ tät des Substrats 6 gegenüber dem aus Silizium bestehenden spröden und starren Halbleiterchip 2, was eine optimale ther­ mische Entkopplung zwischen dem Substrat 6 und dem Halblei­ terchip 2 ermöglicht und damit einen Ausschuß bei der Her­ stellung und einen Ausfall beim Betrieb von elektronischen Bauteilen minimiert.
Bezugszeichenliste
1
Elektronisches Bauteil
2
Halbleiterchip
3
Kontaktfläche
4
Aktive Oberfläche
5
Bondkanal
6
Substrat
7
Kontaktanschlußflächen
8
Leiterbahnen
9
Lötkontaktfläche
10
Lötbälle
11
Bonddrähte
12
Lötstopschicht
13
Verpackung
14
Klebstoffschicht.
15
Dehnungsfugen
16
Schlitze, längere
17
Außenkanten
18
Schlitze, kürzere
19
Schmale Stege
20
U-förmige Schlitze
21
Seitenschenkel
22
Schlitzförmiger Quersteg
23
Substratsegment
24
Kreisrunde Öffnungen
25
Schmale Verbindungsstege

Claims (21)

1. Elektronisches Bauteil (1) mit einem Halbleiterchip (2) mit Kontaktflächen (3) im Bereich eines Bondkanals (5) oder in Bondflecken und mit einem mittels einer Kleb­ stoffschicht (14) auf der aktiven Chipoberfläche (4) aufgeklebten Substrat (6) zur Umverdrahtung von Kontak­ tanschlußflächen (7), Leiterbahnen (8), Lötkontaktflä­ chen (9) sowie einer Lötstopschicht (12), wobei das Sub­ strat (6) mit Dehnungsfugen (15) versehen ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Dehnungsfugen (15) durch Schlitze (16, 18) gebildet sind
3. Elektronisches Bauteil nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Schlitze (16, 18) im Substrat (6) im Bereich außer­ halb des Bondkanals (5) angeordnet sind.
4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schlitze (16, 18) parallel und/oder quer zum Bondka­ nal (5) bzw. zu den Außenkanten (17) des Substrates (6) liegen.
5. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schlitze (16, 18) unter einem spitzen Winkel zum Bondkanal (5) bzw. zu den Außenkanten (17) des Sub­ strats (6) und senkrecht zueinander liegen.
6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die einen Schlitze (16, 18) sich nahezu über die gesamte Länge bzw. Breite des Substrats erstrecken und dass zu diesen längeren Schlitzen (16) kürzere Schlitze (18) zu einer oder beiden Längsseiten der längeren Schlitze (16) angeordnet sind.
7. Elektronisches Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß zwischen den längeren Schlitzen (16) und den senkrecht zu denselben liegenden kürzeren Schlitzen (18) schmale Stege (19) ausgebildet sind.
8. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die im Substrat (6) vorgesehenen Dehnungsfugen (15) als Segmente (23) bildende und an den Außenkanten (17) des Substrats (6) ins Freie mündende Seitenschlitze (21, 22) ausgebildet sind.
9. Elektronisches Bauteil nach Anspruch 8, dadurch gekennzeichnet, daß die Schlitze (21, 22) eine U-Form aufweisen, wobei die beiden parallelen Seitenschenkel (21) einerseits an ei­ ner Außenkante (17) des Substrats (6) ins Freie münden und andererseits die beiden die Seitenschenkel (21) bil­ denden Schlitze mit einem den Quersteg (22) der U-Form bildenden Schlitz verbunden sind und wobei diese Schlit­ ze ein rechteckförmiges Segment (23) des Substrats umge­ ben.
10. Elektronisches Bauteil nach Anspruch 8, dadurch gekennzeichnet, daß die Dehnungsfugen (15) eine Halbkreisform aufweisen und ein halbkreisförmiges Segment des Substrats (6) umgeben.
11. Elektronisches Bauteil nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß mindestens ein durch die Schlitze gemäß der Ansprüche 9 oder 10 gebildetes Segment (23) an jeder der Außenkanten (17) des Substrats (6) vorgesehen ist.
12. Elektronisches Bauteil nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die die Segmente (23) umgebenden Schlitze (21, 22) au­ ßerhalb des Bondkanals (5) bzw. der Lötkontaktflächen (9) liegen.
13. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die im Substrat (6) vorgesehenen Dehnungsfugen (15) als kreisrunde Öffnungen (24) ausgebildet sind.
14. Elektronisches Bauteil nach Anspruch 13, dadurch gekennzeichnet, daß die kreisrunden Öffnungen (24) sowohl parallel zum Bond­ kanal (5) bzw. den Außenkanten (17) des Substrats (6) als auch quer zu diesen jeweils in einer geraden Linie verlaufend ausgerichtet sind.
15. Elektronisches Bauteil nach den Ansprüchen 13 und 14, dadurch gekennzeichnet, daß die kreisrunden Öffnungen (24) derart im Substrat (6) angeordnet sind, dass zwischen den kreisrunden Öffnungen schmale Verbindungsstege (25) ausgebildet sind.
16. Elektronisches Bauteil nach den Ansprüchen 13 bis 15, dadurch gekennzeichnet, daß die kreisrunden Öffnungen (24) außerhalb des Bondka­ nals (5) liegen.
17. Verfahren zur Herstellung eines elektronischen Bau­ teils (1) mit einem Halbleiterchip (2) mit Kontaktflä­ chen (3) im Bereich eines Bondkanals (5) bzw. in Bond­ flecken und mit einem auf der aktiven Chipoberfläche (4) aufgeklebten Substrat (6) zur Umverdrahtung von Kontak­ tanschlussflächen (7), Leiterbahnen (8) und Lötkontakt­ flächen (9) und mit einer Lötstopschicht (12), wobei das Verfahren folgende Verfahrensschritte aufweist:
  • a) Einarbeiten von Dehnungsfugen (15) gleichzeitig mit dem Einbringen des Bondkanals (5) bzw. der Bond­ flecken in das Substrat (6) vor dem Verkleben des Substrats (6) mit dem Halbleiterchip (2),
  • b) Verkleben des die Dehnungsfugen (15) und den Bond­ kanal (5) aufweisenden Substrats (6) mit dem Halb­ leiterchip (2),
  • c) Fertigstellen der Bonddrahtverbindungen (11),
  • d) Vergießen des Bondkanals (5) bzw. der Bondflecken mit den Bonddrähten (11) und den Kontaktanschluß­ flächen (7) mit Kunststoffmasse und
  • e) Trennen der einzelnen elektronischen Bauteile (1) aus dem Chipverband.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Dehnungsfugen (15) als Schlitze (16, 18; 21, 22) kreisrunde Öffnungen (24) oder dergleichen ausgebildet und zugleich gemeinsam mit dem Bondkanal (5) und den Bonddrähten (11) mit Kunststoffmasse vergossen werden.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Klebstoffschicht (14) zum Verkleben des Halbleiter­ chips (2) mit dem Substrat (6) vollflächig über der ge­ samten Fläche des Halbleiterchips (2) aufgetragen wird.
20. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Klebstoffschicht (14) nur in den Bereichen des Halb­ leiterchips (2) aufgetragen wird, die von den dehnungs­ fugenfreien Bereichen des Substrats (6) bedeckt sind.
21. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß bei einer Ausführungsform gemäß Patentanspruch 9, bei der die Dehnungsfugen (15) durch U-förmige Schlitze (21, 22) mit an den Außenkanten (17) des Substrats (6) ins Freie mündenden schlitzförmigen Seitenschenkeln (21) ge­ bildet sind, die U-förmigen Seitenschenkel (21) von im Chipverband benachbarter elektronischer Bauteile sich gegenüberliegen und einen schmalen Verbindungssteg (25) bilden, der beim Trennen des Chipverbands in einzelne elektronische Bauteile (1) aufgetrennt wird, derart, dass nach dem Trennen des Chipverbands in einzelne elek­ tronische Bauteile (1) die schmalen Verbindungsstege (25) weggetrennt werden und die schlitzförmigen Seiten­ schenkel (21) der U-förmigen Dehnungsfugen (15) an den Außenkanten (17) des Substrates (6) unter Einschluß ei­ nes Substratsegments (23) ins Freie münden.
DE10127010A 2001-06-05 2001-06-05 Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat Expired - Fee Related DE10127010B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10127010A DE10127010B4 (de) 2001-06-05 2001-06-05 Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10127010A DE10127010B4 (de) 2001-06-05 2001-06-05 Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat

Publications (2)

Publication Number Publication Date
DE10127010A1 true DE10127010A1 (de) 2002-12-12
DE10127010B4 DE10127010B4 (de) 2009-01-22

Family

ID=7687078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10127010A Expired - Fee Related DE10127010B4 (de) 2001-06-05 2001-06-05 Elektronisches Bauteil mit einem Halbleiterchip auf einem spannungsreduzierten Substrat

Country Status (1)

Country Link
DE (1) DE10127010B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10323296A1 (de) * 2003-05-21 2005-01-05 Infineon Technologies Ag Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9218452U1 (de) * 1992-09-17 1994-04-07 Siemens Ag Halbleiteranordnung mit einem auf einen Systemträger montierten Halbleiterchip
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
EP0810655A2 (de) * 1996-05-29 1997-12-03 Texas Instruments Incorporated Eine Packung für eine Halbleiteranordnung
DE19819217A1 (de) * 1997-04-30 1998-11-12 Ibiden Co Ltd Befestigungsgrundplatte für eine elektronische Komponente
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
US6175159B1 (en) * 1997-07-16 2001-01-16 Oki Electric Industry Co., Ltd. Semiconductor package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
DE19954888C2 (de) * 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9218452U1 (de) * 1992-09-17 1994-04-07 Siemens Ag Halbleiteranordnung mit einem auf einen Systemträger montierten Halbleiterchip
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
EP0810655A2 (de) * 1996-05-29 1997-12-03 Texas Instruments Incorporated Eine Packung für eine Halbleiteranordnung
DE19819217A1 (de) * 1997-04-30 1998-11-12 Ibiden Co Ltd Befestigungsgrundplatte für eine elektronische Komponente
US6175159B1 (en) * 1997-07-16 2001-01-16 Oki Electric Industry Co., Ltd. Semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10323296A1 (de) * 2003-05-21 2005-01-05 Infineon Technologies Ag Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
US7180162B2 (en) 2003-05-21 2007-02-20 Infineon Technologies Ag Arrangement for reducing stress in substrate-based chip packages
DE102004029586A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
US7256070B2 (en) 2004-06-18 2007-08-14 Infineon Technologies Ag Substrate-based housing component with a semiconductor chip

Also Published As

Publication number Publication date
DE10127010B4 (de) 2009-01-22

Similar Documents

Publication Publication Date Title
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE19644297A1 (de) Halbleiterbauelement
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE3913221A1 (de) Halbleiteranordnung
WO2013004543A1 (de) Verfahren zum herstellen von strukturierten sinterverbindungsschichten und halbleiterbauelement mit strukturierter sinterverbindungsschicht
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
DE602004000657T2 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE19735170A1 (de) Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE10127010A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102007002807B4 (de) Chipanordnung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee