DE10122276A1 - Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem elektrisch leitenden Material - Google Patents
Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem elektrisch leitenden MaterialInfo
- Publication number
- DE10122276A1 DE10122276A1 DE10122276A DE10122276A DE10122276A1 DE 10122276 A1 DE10122276 A1 DE 10122276A1 DE 10122276 A DE10122276 A DE 10122276A DE 10122276 A DE10122276 A DE 10122276A DE 10122276 A1 DE10122276 A1 DE 10122276A1
- Authority
- DE
- Germany
- Prior art keywords
- holes
- circuit board
- coating
- opened
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zum Beschichten von Lochwänden in Leiterplatten (10) mit Kupfer oder einem sonstigen elektrisch leitenden Material. Die Erfindung schlägt vor, beidseitig einen Resist (18) auf die Leiterplatte (10) aufzubringen, an den Lochmündungen zu belichten und zu entwickeln, so dass die Schutzschichten (18) an den Mündungen der Löcher (12) geöffnet werden. Dabei sind die Öffnungen (19) in den Schutzschichten (18) kleiner als die Löcher (12), so dass die Schutzschichten (18) nach innen über Lochränder vorstehen. Anschließend wird in einem Galvanikbad eine Kupferschicht (20) auf die Lochwände aufgebracht. Da die Lochränder an den Mündungen der Löcher vom überstehenden Resist (18) abgedeckt sind, wird eine erhöhte Stromdichte an den Lochrändern und eine erhöhte, wulstartige Kupferabscheidung an den Lochmündungen vermieden. Das erfindungsgemäße Verfahren ermöglicht eine lochindividuelle und von der Kupferschichtdicke auf der Leiterplattenoberfläche unabhängige Einstellung der Kupferschichtdicke in den Löchern (12).
Description
Die Erfindung betrifft ein Verfahren zum Beschichten von Lochwänden in
Leiterplatten mit einem elektrisch leitenden Material gemäß dem Oberbegriff des
Anspruchs 1.
Zur Bestückung mit elektronischen Bauelementen und zur Durchkontaktierung
werden Löcher in Leiterplatten eingebracht und Lochwände mit einem elektrisch
leitenden Material, beispielsweise mit Kupfer beschichtet. Die Beschichtung der
Lochwände erfolgt üblicherweise galvanisch in einem Bad. Insbesondere bei
Mehrschichtleiterplatten (Multilayer) tritt mit zunehmender Anzahl der Lagen und
zunehmender Dicke der Leiterplatten das Problem auf, dass eine Schichtdicke
des elektrisch leitenden Materials im Loch ungleichmäßig ist. An Mündungen der
Löcher ist die Schichtdicke auf Grund einer hohen Stromdichte groß. Die hohe
Stromdichte ist Folge einer umlaufenden Kante an der Lochmündung am
Übergang von der Lochwand zur Leiterplattenoberfläche. Es kann u. U. zu einem
"Zuwachsen" des Lochs mit Kupfer kommen. Im Mittelbereich des Lochs ist die
Beschichtung der Lochwand infolge einer Verarmung von abzuscheidendem
Material im Galvanikbad dünn. Das abzuscheidende, elektrisch leitende Material
aus einem Galvanikbad wird beim Eintritt in das Loch in dessen
Mündungsbereich abgeschieden und verarmt dadurch im weiteren Verlauf des
Lochs. Durch die Dünne der Beschichtung der Lochwand mit elektrisch leitendem
Material im Mittelbereich des Lochs fehlt eine ausreichende mechanische
Stabilität, Rissbildung der Beschichtung und mangelhafte Durchkontaktierung
können die Folge sein. Im Extremfall ist die Lochwand im mittleren Bereich des
Lochs nicht beschichtet. Dieses Problem wird verschärft durch zunehmende
Verringerung der Lochquermesser, die für zunehmend feinere und komplexere
Strukturen der Leiterbahnanordnungen der Leiterplatten notwendig sind.
Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zum Beschichten von
Lochwänden in Leiterplatten mit einem elektrisch leitenden Material
vorzuschlagen, das bei großer Leiterplattendicke und zugleich engen Löchern
eine zuverlässige Beschichtung der Lochwände mit elektrisch leitendem Material
gewährleistet, ohne dass es hierbei zu einer Materialabscheidung von dickeren
Schichten auf den Leiterplatten-Oberflächen kommt, die eine Strukturierung von
feinen Schaltbildstrukturen erschwert bzw. ausschliesst.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1
gelöst. Beim erfindungsgemäßen Verfahren mit den Merkmalen des Anspruchs 1
wird beidseitig eine Schutzschicht auf die Leiterplatte aufgebracht, die eine
Beschichtung der Leiterplattenoberflächen mit dem elektrisch leitenden Material
verhindert. Danach werden die Löcher der Leiterplatte geöffnet, d. h. die
Schutzschicht wird von den Mündungen der Löcher entfernt. Danach werden die
Lochwände der geöffneten Löcher mit dem elektrisch leitenden Material
beschichtet. Da die Schutzschicht eine Beschichtung der Leiterplatten
oberflächen mit dem elektrisch leitenden Material verhindert, lässt sich eine
grundsätzlich beliebig dicke Schicht des elektrisch leitenden Materials an den
Lochwänden aufbringen. Eine ausreichende Schichtdicke auch im mittleren
Bereich langer und enger Löcher ist dadurch möglich. Insbesondere lässt sich
eine Schichtdicke des elektrisch leitenden Materials in den Löchern unabhängig
von einer eventuell vorhandenen Beschichtung der Leiterplattenoberflächen
herstellen, die Beschichtung kann in den Löchern dicker als auf den
Leiterplattenoberflächen sein.
Die Schutzschicht kann beispielsweise eine lichtempfindliche Schicht
(fotosensitiver Kopierlack, Resist) sein, die zum Öffnen der Löcher an den
Löchern (Positivlack) oder außerhalb der Löcher (Negativlack) belichtet wird. In
einem anschließenden Schritt wird die Schutzschicht in bekannter Weise
beispielsweise durch Entwickeln an den belichteten oder an den nicht belichteten
Stellen, also an den Mündungen der Löcher entfernt, und es werden dadurch die
Löcher geöffnet. Auch die Verwendung einer nicht lichtempfindlichen
Schutzschicht ist möglich, die Löcher werden dann mechanisch beispielsweise
durch Bohren, Durchstechen oder mit Laser geöffnet. Das Beschichten der
Lochwände der geöffneten Löcher mit dem elektrisch leitenden Material erfolgt
beispielsweise galvanisch wie von der Leiterplattenproduktion her bekannt.
Eine Ausgestaltung der Erfindung sieht vor, dass die Öffnungen der Löcher in der
Schutzschicht kleiner als die Löcher selbst sind. Eine umlaufende Kante am
Übergang der Löcher zu den Oberflächen der Leiterplatte ist von der
Schutzschicht überdeckt, die Schutzschicht steht nach innen über diese
umlaufende Kanten über. Dadurch wird ein Herauswachsen der Beschichtung der
Lochwände mit dem elektrisch leitenden Material an den Mündungen der Löcher
vermieden. Zusätzlicher Vorteil der über die Mündungsränder der Löcher nach
innen stehenden Schutzschicht ist eine größere Toleranz der Positionierung der
Öffnungen in Bezug auf die Löcher, also eine größere Toleranz bei der
Registrierung. Auch bei außermittigen Öffnungen der Löcher überdeckt die nach
innen stehende Schutzschicht die Lochränder vollständig, die Lochränder sind an
keiner Stelle frei von der Schutzschicht.
Bei einer Ausgestaltung des erfindungsgemäßen Verfahrens sind die Öffnungen
der Löcher in der Schutzschicht auf einer, nachfolgend als Oberseite
bezeichneten Seite der Leiterplatte größer als auf der anderen, nachfolgend als
Unterseite bezeichneten Seite der Leiterplatte. Die Bezeichnung als Ober- und
Unterseite der Leiterplatte ist willkürlich und dient ausschließlich der
Unterscheidung der beiden Seiten der Leiterplatte. Oberseite ist hierbei im Falle
der Erzeugung der Durchgangsbohrungen mittels mechanischen Bohrens die
Bohrereintrittsseite. Die kleinere Öffnung befindet sich auf der Bohrer
austrittsseite, da dies die Seite ist, welche im Falle des mechanischen Bohrens
aufgrund eines Bohrerverlaufes die registrierungskritischere ist. Bohrerverlauf ist
eine unerwünschte seitliche Abweichung des Bohrers von einer vorgesehenen
Bohrrichtung während des Bohrens.
Der geringere Austausch mit der Flüssigkeit des galvanischen Bades auf der
Unterseite der Leiterplatte aufgrund der kleineren Öffnung kann mittels der
Einstellung einer höheren Stromdichte im Galvanikbad auf dieser Seite
kompensiert werden. Besonders vorteilhaft ist die Kombination der beiden
Maßnahmen, die Öffnungen der Löcher in der Schutzschicht auf einer Seite der
Leiterplatte kleiner als auf der anderen Seite herzustellen und die Stromdichte im
Galvanikbad im zeitlichen Mittel auf der Seite der Leiterplatte größer einzustellen,
auf der die Öffnungen der Löcher kleiner sind.
Die Größe der Öffnungen kann zudem individuell pro Loch und Durchmesser
eingestellt werden, so dass die Möglichkeit gegeben ist, eine gewisse
Unabhängigkeit in der Einstellung der Dicke der Beschichtung der Lochwände
mit elektrisch leitendem Material bei verschiedenen Löchern in derselben
Leiterplatte zu erreichen.
Eine Ausgestaltung der Erfindung sieht vor, eine eventuell auf den Außenseiten
der Leiterplatte vorhandene elektrisch leitende Beschichtung, beispielsweise eine
Kupferschicht, vor dem Beschichten der Außenseiten der Leiterplatte mit der
Schutzschicht vollständig oder teilweise zu entfernen. Mit teilweise Entfernen ist
eine Verringerung der Schichtdicke der elektrisch leitenden Beschichtung auf den
Außenseiten der Leiterplatte gemeint. Das gleiche Ergebnis erhält man, wenn die
eventuell vorhandene, elektrisch leitende Beschichtung auf den Außenseiten der
Leiterplatte vor dem Beschichten mit der Schutzschicht vollständig entfernt und
anschließend wieder eine elektrisch leitende Beschichtung mit gewünschter
Schichtdicke auf einer oder beiden Außenseiten der Leiterplatte aufgebracht
wird. Man erhält in beiden Fällen eine Beschichtung einer oder beider
Außenseiten der Leiterplatte mit elektrisch leitendem Material mit einer
gewünschten Schichtdicke. Anschließend wird die Leiterplatte beidseitig mit der
Schutzschicht beschichtet, die Löcher werden geöffnet und die Lochwände mit
dem elektrisch leitenden Material beschichtet. Durch diese Ausgestaltung der
Erfindung lässt sich eine Beschichtung der Außenseiten der Leiterplatte und der
Lochwände der Löcher der Leiterplatte mit elektrisch leitendem Material erzielen,
wobei die Schichtdicken auf den Außenseiten der Leiterplatte und an den
Lochwänden unabhängig voneinander sind. Die Schichtdicke im Loch kann
dadurch unabhängig von einer Schichtdicke auf den Außenseiten der Leiterplatte
gewählt werden.
Nach der Beschichtung der Lochwände der geöffneten Löcher der Leiterplatte mit
elektrisch leitendem Material werden die Schutzschichten von der Leiterplatte
entfernt, was beispielsweise mechanisch durch Fräsen, Bürsten oder dgl. oder
nasschemisch erfolgen kann. Nach dem Entfernen der Schutzschicht können
Leiterbahnanordnungen auf den Außenseiten der Leiterplatte angebracht
werden. Dies erfolgt beispielsweise in bekannter Weise auf fotolithographischem
Wege.
Eine Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, ein
Kontaktiermaterial und/oder ein Leitmittel für eine nachfolgende Bestückung der
Leiterplatten mit elektronischen Bauelementen, ein Füllmittel und/oder ein
sonstiges Material in die Löcher einzubringen, nachdem die Lochwände mit dem
elektrisch leitenden Material beschichtet worden sind.
Eine Weiterbildung des erfindungsgemäßen Verfahrens sieht vor, nach der
Beschichtung der Leiterplatte mit der Schutzschicht nur einen Teil der Löcher der
Leiterplatte zu öffnen. Es werden zunächst nur diejenigen Löcher geöffnet, in die
nach der Beschichtung der Lochwände mit elektrisch leitendem Material das
Kontaktiermaterial, das Leitmittel, das Füllmittel und/oder das sonstiges Material
eingebracht werden soll. Die Lochwände der geöffneten Löcher werden in
erfindungsgemäßer Weise mit dem elektrisch leitenden Material beschichtet und
es wird anschließend das Kontaktiermaterial, das Leitmittel und/oder das
sonstige Material in die geöffneten und mit elektrisch leitendem Material
beschichteten Löcher eingebracht. Danach werden die übrigen oder auch nur ein
Teil der übrigen Löcher geöffnet und deren Lochwände in erfindungsgemäßer
Weise mit dem elektrisch leitenden Material beschichtet. Auch in diese Löcher
kann anschließend eine gewünschtes Material eingebracht werden, wobei es
sich um ein anderes Material handeln kann als dasjenige, das in die zunächst
geöffneten und beschichteten Löcher eingebracht worden ist. Die Schritte des
Öffnens eines Teils der Löcher, das Beschichten ihrer Lochwände mit elektrisch
leitendem Material und das anschließende Einbringen von Kontaktiermaterial,
Leitmittel und/oder einem sonstigen Material lässt sich mehrfach wiederholen, so
dass in verschiedene Löcher unterschiedliche Materialien eingebracht und
Löcher ohne solches Material und/oder ohne elektrisch leitende Beschichtung
bleiben können.
Eine Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, die
Schutzschicht oder den Resist zunächst nur auf einer Seite der Leiterplatte
aufzubringen. Die Löcher werden anschließend von der anderen Seite der
Leiterplatte her geöffnet. Da die Öffnungen der Schutzschicht durch die Löcher
hindurch hergestellt werden, ist bei dieser Ausgestaltung der Erfindung die
Positionierung der Öffnungen problemlos. Anschließend wird die Schutzschicht
auf der anderen Seite der Leiterplatte aufgebracht und die Öffnungen der Löcher
wird von der einen Seite der Leiterplatte her vorgenommen, die zuerst mit der
Schutzschicht versehen und in der die Öffnungen bereits angebracht worden
sind. Auch auf der als zweites mit der Schutzschicht versehenen Seite der
Leiterplatte werden die Öffnungen in der Schutzschicht also durch die Löcher
hindurch vorgenommen, so dass die Positionierung der Öffnungen in Bezug zu
den Löchern problemlos ist. Danach werden die Lochwände in
erfindungsgemäßer Weise mit dem elektrisch leitenden Material beschichtet.
Die Erfindung wird nachfolgend anhand eines in der Zeichnung dargestellten
Ausführungsbeispiels erläutert. Die sechs Figuren zeigen in schematisierter und
vereinfachter Weise aufeinander folgende Schritte eines Ausführungsbeispiels
des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt eine Mehrlagen-Leiterplatte (Multilayer) 10, die mit durchgehenden
Löchern 12 und beidseitig mit Ansenkungen 14 versehen ist. Die Löcher 12 sind
durch mechanisches Bohren oder durch Laserbohren hergestellt, die
Ansenkungen 14 sind ebenfalls mit Laser hergestellt. Eine eventuell vorhandene
Kupferbeschichtung auf Außenseiten der Leiterplatte 10 ist vor dem Bohren
beispielsweise durch vollflächiges Abätzen entfernt worden. Nach dem Anbringen
der Löcher 12 und der Ansenkungen 14 werden die beiden Außenseiten der
Leiterplatte 10 und die Lochwände mit einer Kupferschicht (Schichtdicke < 1 µm)
16 versehen. Anstelle von Kupfer kann auch ein anderes elektrisch leitendes
Material aufgetragen werden.
Zur weiteren Beschichtung von Lochwänden der Löcher 12 mit elektrisch
leitendem Material wird die gebohrte Leiterplatte 10 erfindungsgemäß wie folgt
behandelt: Wie in Fig. 2 dargestellt wird auf beide Außenseiten der Leiterplatte
10 eine Schutzschicht 18 vollflächig aufgetragen, die eine Abscheidung von
elektrisch leitendem Material in einem Galvanikbad auf den Außenseiten der
Leiterplatte 10 verhindert. Im beschriebenen Ausführungsbeispiel ist die
Schutzschicht 18 ein Resist 18, also ein fotosensitiver Kopierlack. Die Löcher 12
und die Ansenkungen 14 sind vom Resist 18 verschlossen.
Danach werden die Resists 18 auf beiden Seiten der Leiterplatte 10 im
Mündungsbereich der Löcher 12 belichtet. Das Belichten erfolgt im
beschriebenen Ausführungsbeispiel der Erfindung mittels Laser (LDI-Belichten,
Laser Direct Imaging). Die Belichtung kann allerdings beispielsweise auch durch
eine aufgelegte Maske hindurch erfolgen. Die belichteten Stellen der Resists 18
sind in Fig. 3 durch die abweichende Schraffur des Resists 18 dargestellt, sie
sind durch Verwendung eines Positiv-Resists 18 löslich.
In einem nachfolgenden, in Fig. 4 dargestellten Verfahrensschritt werden die
Resists 18 entwickelt, d. h. die belichteten Stellen der Resists 18 werden
nasschemisch entfernt. Auf diese Weise werden die Löcher 12 der Leiterplatte 10
beidseitig geöffnet. Wie ebenfalls in Fig. 4 erkennbar, sind die Öffnungen 19
der Löcher 12 in den Resists 18 kleiner als die Löcher 12 selbst, die Resists 18
stehen nach innen über Ränder der Löcher 12 über. Wie ebenfalls in Fig. 4 zu
sehen, sind die Öffnungen 19 der Löcher 12 in den Resists 18 auf einer Seite, im
dargestellten Ausführungsbeispiel auf der unteren Seite der Leiterplatte 10
kleiner als auf der anderen Seite der Leiterplatte 10.
Bei Verwendung eines Negativ-Resists 18 anstelle eines Positiv-Resists 18
werden umgekehrt nicht die Mündungen der Löcher 12, sondern die übrige
Oberfläche der Leiterplatte 10 belichtet und es werden durch Entwickeln die nicht
belichteten Stellen der Resists 18 entfernt. Das Ergebnis ist dasselbe. Die
Öffnungen 19 der Resists 18 an den Mündungen der Löcher 12 können anstatt
fotolithographisch beispielsweise auch mechanisch durch Bohren oder mit Laser
hergestellt werden. In diesem Fall brauchen die Resists selbstverständlich nicht
fotosensitiv zu sein.
In einem weiteren, in Fig. 5 dargestellten Verfahrensschritt werden Lochwände
der Löcher 12 mit einer Kupferschicht 20 als elektrisch leitendem Material
versehen. Anstatt Kupfer kann auch ein anderes elektrisch leitendes Material,
beispielsweise eine Nickel-Gold-Legierung auf die Lochwände aufgebracht
werden. Die Kupferbeschichtung 20 wird in einem Galvanikbad aufgebracht,
wobei die Leiterplatte 10 relativ zum Elektrolyt bewegt wird um eine
Durchströmung der Löcher 12 zu erreichen. Zur Abscheidung des Kupfers auf
den Lochwänden wird vorzugsweise ein gepulstes Gleichstrom-Potential an die
Leiterplatte 10 angelegt und es wird vorzugsweise eine im zeitlichen Mittel
höhere Stromdichte im Galvanikbad auf der Seite der Leiterplatte 10 eingestellt,
auf der die Öffnungen 19 der Löcher 12 im Resist 18 kleiner sind. Da die Resists
18 nach innen über die Lochränder überstehen, die Lochränder also elektrisch
nicht leitend abgedeckt sind, wird eine wulstartige Verdickung der
Kupferbeschichtung im Mündungsbereich der Löcher 12 am Übergang zu den
Außenseiten der Leiterplatte 10 vermieden. Durch die höhere Stromdichte auf
der Seite der Leiterplatte 10, auf der die Öffnungen 19 im Resist 18 kleiner sind,
wird die schlechtere Ein- und Ausströmung von Elektrolyt im Galvanikbad auf
Grund der kleineren Öffnungen 19 kompensiert, es ergibt sich insgesamt eine
gleiche Dicke der Kupferschicht 20 auf den Lochwänden über die gesamte Länge
der Löcher 12. Die gleichbleibende Dicke der Kupferschicht 20 ist auch bei
dicken Leiterplatten 10 und infolge dessen langen Löchern 12 selbst dann
gewährleistet, wenn die Löcher 12 eng sind. Durch die gleiche Dicke der
Kupferbeschichtung 20 über die gesamte Länge der Löcher 12 lässt sich die
Dicke der Kupferschicht 20 an sich beliebig dick wählen.
Da die Kupferschichten 16 auf den Außenseiten der Leiterplatte 10 von den
Resists 18 abgedeckt sind, scheidet sich hier kein Kupfer bei der Beschichtung
der Lochwände ab. Die Dicke der Kupferschicht 20 auf den Lochwänden lässt
sich daher unabhängig und insbesondere dicker als bei den Kupferschichten 16
auf den Außenseiten der Leiterplatte 10 einstellen. Durch Herstellen größerer
oder kleinerer Öffnungen 19 der Resists 18 an den Mündungen der Löcher 12
lässt sich die Dicke der Kupferschicht 20 in den Löchern einstellen, wodurch es
möglich ist, die Dicken der Kupferschichten 20 in den Löchern 12 von Loch 12 zu
Loch 12 unterschiedlich auszubilden.
Nach dem Beschichten der Lochwände werden die Resists 18 chemisch,
mechanisch oder in sonstiger Weise vollflächig entfernt. Als weiterer
Arbeitsschritt werden, wie in Fig. 6 dargestellt, Leiterbahnen in den
Kupferschichten 16 auf den Außenseiten der Leiterplatte 10 strukturiert. Dies ist
an sich bekannt und soll deswegen hier nicht erläutert werden. Zur Strukturierung
der Leiterbahnen kann Kupfer auf die Außenseiten der Leiterplatte 10
aufgebracht, die Kupferschichten 16 also verdickt werden. Dabei werden zugleich
die Ansenkungen 14 mit einer Kupferschicht versehen und es wird eine
zuverlässige, elektrisch leitende Verbindung der Kupferschichten 16 auf den
Außenseiten der Leiterplatte 10 mit den Kupferbeschichtungen 20 der
Lochwände erreicht.
Claims (13)
1. Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem
elektrisch leitenden Material, dadurch gekennzeichnet, dass eine
Leiterplatte (10) beidseitig mit einer Schutzschicht (18) beschichtet wird,
dass danach die Löcher (12) geöffnet werden, und dass danach die
Lochwände der geöffneten Löcher (12) mit dem elektrisch leitenden
Material (20) beschichtet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass Öffnungen
(19) der Löcher (12) in der Schutzschicht (18) kleiner als die Löcher (12)
sind.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Öffnungen (19) der Löcher (12) in der Schutzschicht (18) auf einer Seite
der Leiterplatte (10) größer als auf der anderen Seite der Leiterplatte (10)
sind.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Beschichtung (20) der Lochwände der geöffneten Löcher (12) mit dem
elektrisch leitenden Material (20) in einem Galvanikbad erfolgt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass eine
Stromdichte in dem Galvanikbad auf einer Seite der Leiterplatte (10) im
zeitlichen Mittel größer als auf der anderen Seite der Leiterplatte (10) ist.
6. Verfahren nach Ansprüchen 3 und 5, dadurch gekennzeichnet, dass die
Stromdichte in dem Galvanikbad auf der Seite der Leiterplatte (10) größer
ist, auf der die Öffnungen (19) der Löcher (12) in der Schutzschicht (18)
kleiner sind.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
dass eine eventuell vorhandene elektrisch leitende Beschichtung (16) auf
Außenseiten der Leiterplatte (10) vor dem Beschichten mit der
Schutzschicht (18) vollständig oder teilweise entfernt wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,
dass eine eventuell vorhandene, elektrisch leitende Beschichtung (16) auf
Außenseiten der Leiterplatte (10) vor dem Beschichten mit der
Schutzschicht (18) vollständig entfernt und anschließend wieder eine
elektrisch leitende Beschichtung (16) auf eine oder beide Außenseiten der
Leiterplatte (10) aufgebracht wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass nach der Beschichtung der Lochwände der
geöffneten Löcher (12) mit elektrisch leitendem Material (20) die
Schutzschichten (18) von der Leiterplatte (10) entfernt werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass nach dem
Entfernen der Schutzschichten (18) Leiterbahnanordnungen auf den
Außenseiten der Leiterplatte (10) angebracht werden.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass nach dem Beschichten der Lochwände mit dem
elektrisch leitenden Material (20) ein Kontaktiermaterial, ein Leitmittel
und/oder ein Füllmittel in die Löcher (12) eingebracht wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass nach der
Beschichtung der Leiterplatte (10) mit der Schutzschicht (18) nur ein Teil
der Löcher (12) der Leiterplatte (10) geöffnet, die Lochwände der
geöffneten Löcher (12) mit dem elektrisch leitenden Material (20)
beschichtet werden und ein Kontaktiermaterial, ein Leitmittel und/oder ein
Füllmittel in die geöffneten Löcher (12) eingebracht wird, und dass danach
weitere Löcher (12) geöffnet und die Lochwände dieser geöffneten Löcher
(12) mit dem elektrisch leitenden Material (20) beschichtet werden.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass die Schutzschicht (18) zunächst nur auf einer Seite
der Leiterplatte (10) aufgebracht wird und die Löcher (12) von der anderen
Seite der Leiterplatte (10) her durch die Löcher (12) hindurch geöffnet
werden, dass danach die Schutzschicht (18) auf der anderen Seite der
Leiterplatte (10) aufgebracht wird und die Löcher (12) auf dieser Seite der
Leiterplatte (10) von der einen Seite der Leiterplatte (10) her durch die
Löcher (12) hindurch geöffnet werden, und dass danach die Lochwände
der geöffneten Löcher (12) mit dem elektrisch leitenden Material (20)
beschichtet werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10122276A DE10122276B4 (de) | 2001-05-08 | 2001-05-08 | Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem elektrisch leitenden Material |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10122276A DE10122276B4 (de) | 2001-05-08 | 2001-05-08 | Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem elektrisch leitenden Material |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10122276A1 true DE10122276A1 (de) | 2002-11-21 |
DE10122276B4 DE10122276B4 (de) | 2008-05-21 |
Family
ID=7683991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10122276A Expired - Fee Related DE10122276B4 (de) | 2001-05-08 | 2001-05-08 | Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem elektrisch leitenden Material |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10122276B4 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4518465A (en) * | 1983-09-17 | 1985-05-21 | Oki Electric Industry Co., Ltd. | Method of manufacturing printed wiring boards |
DE4106333C1 (de) * | 1991-02-28 | 1992-07-16 | Schering Ag Berlin Und Bergkamen, 1000 Berlin, De | |
JPH06326461A (ja) * | 1993-05-14 | 1994-11-25 | Dainippon Toryo Co Ltd | ランドレススルーホールを有するプリント配線板の製造法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3475284A (en) * | 1966-04-18 | 1969-10-28 | Friden Inc | Manufacture of electric circuit modules |
DE1811377A1 (de) * | 1968-11-28 | 1970-06-18 | Telefunken Patent | Verfahren zur Herstellung gedruckter Leiterplatten |
US3772101A (en) * | 1972-05-01 | 1973-11-13 | Ibm | Landless plated-through hole photoresist making process |
-
2001
- 2001-05-08 DE DE10122276A patent/DE10122276B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4518465A (en) * | 1983-09-17 | 1985-05-21 | Oki Electric Industry Co., Ltd. | Method of manufacturing printed wiring boards |
DE4106333C1 (de) * | 1991-02-28 | 1992-07-16 | Schering Ag Berlin Und Bergkamen, 1000 Berlin, De | |
JPH06326461A (ja) * | 1993-05-14 | 1994-11-25 | Dainippon Toryo Co Ltd | ランドレススルーホールを有するプリント配線板の製造法 |
Non-Patent Citations (1)
Title |
---|
Patent Abstract of Japan & JP 06326461 A * |
Also Published As
Publication number | Publication date |
---|---|
DE10122276B4 (de) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4447897B4 (de) | Verfahren zur Herstellung von Leiterplatten | |
EP0062300A2 (de) | Verfahren und Herstellung von Leiterplatten | |
DE1812692A1 (de) | Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten | |
DE102007008491A1 (de) | Leiterplatte mit innenliegender Duchgangsbohrung und Herstellungsverfahren dafür | |
DE2353276A1 (de) | Doppelseitige schaltung fuer mehrschichtschaltungen und verfahren zu ihrer herstellung | |
DE1804785B2 (de) | Verwendung einer Auftragswalze, deren Oberfläche mit elastisch defor mierbaren Vertiefungen oder Gewinden der Oberflache versehen ist, zum Aufbringen einer viskosen Überzugsmasse auf die Ober flache eines mit durchgehenden Lochern versehenen flachen Substrats | |
DE4307784C2 (de) | Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung | |
DE202010007771U1 (de) | Siebdruckform | |
DE3045280C2 (de) | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat | |
DE2050285C3 (de) | Verfahren zum Herstellen von Siebdruckschablonen aus Metall | |
DE69316750T2 (de) | Verfahren zur herstellung einer leiterplatte. | |
DE10122276A1 (de) | Verfahren zum Beschichten von Lochwänden in Leiterplatten mit einem elektrisch leitenden Material | |
EP0602258B1 (de) | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten | |
DE3121131C2 (de) | Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen | |
DE69931551T2 (de) | Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte | |
EP0370133A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE2014138C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
DE2809013C2 (de) | Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte | |
DE3830636C1 (en) | Baseplate for producing metallised holes in printed circuit boards or substrates, and a method for producing the baseplate | |
DE1765341B1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung | |
DE3623505C2 (de) | ||
DE3047197C1 (de) | Verfahren zur Herstellung von Leiterplatten,die abschnittsweise relativ starre und demgegenueber relativ flexible Bereiche aufweisen | |
DE2613759B2 (de) | Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein Halbleiterbauelement | |
DE19705003A1 (de) | Bi- oder Multilayeranordnung | |
EP0169265B1 (de) | Verfahren zur Herstellung von Durchkontaktierungen in gedruckten Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20141202 |