DE10115491B4 - Verfahren zum Prüfen eines vom Gehäuse befreiten Chips - Google Patents

Verfahren zum Prüfen eines vom Gehäuse befreiten Chips Download PDF

Info

Publication number
DE10115491B4
DE10115491B4 DE10115491A DE10115491A DE10115491B4 DE 10115491 B4 DE10115491 B4 DE 10115491B4 DE 10115491 A DE10115491 A DE 10115491A DE 10115491 A DE10115491 A DE 10115491A DE 10115491 B4 DE10115491 B4 DE 10115491B4
Authority
DE
Germany
Prior art keywords
chip
test
cavity
housing
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10115491A
Other languages
English (en)
Other versions
DE10115491A1 (de
Inventor
Chih-hsiung Chu-bei Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001017156A priority Critical patent/JP2002243796A/ja
Priority to TW090102664A priority patent/TW465005B/zh
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10115491A priority patent/DE10115491B4/de
Publication of DE10115491A1 publication Critical patent/DE10115491A1/de
Application granted granted Critical
Publication of DE10115491B4 publication Critical patent/DE10115491B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Verfahren zum Prüfen eines vom Gehäuse befreiten Chips (13) unter Verwendung von Prüfnadeln (21) auf einer vollständig automatisierten Prüfmaschine, wobei eine Prüfplatte (10) vorgesehen ist, die eine erste Seite (10a), die auf einer Prüfeinspannplatte (20) aufgesetzt ist, eine zweite Seite (10b), die zumindest einen Hohlraum (12) aufweist, und ein Loch (14), das durch den Hohlraum (12) und die erste Seite (10a) hindurchgeht, aufweist, mit den Schritten Einsetzen des vom Gehäuse befreiten Chips (13) in den zumindest einen Hohlraum (12), Festhalten des Chips (13) durch die Saugwirkung der Prüfeinspannplatte (20) durch das Loch (14), so dass der Chip (13) durch die Prüfnadeln (21) geprüft werden kann, wobei das Verfahren mit einem Chip durchgeführt wird, dessen Dicke größer als die Tiefe des Hohlraums ist, der sich auf der zweiten Seite der Prüfplatte befindet.

Description

  • Die vorliegende Erfindung betrifft allgemein ein Verfahren, mit dem ein vom Gehäuse befreiter Chip dadurch geprüft und untersucht werden kann, daß Prüfnadeln bei einer vollständig automatisierten Prüfmaschine verwendet werden.
  • Die Patentschrift US 5523586 offenbart eine Vorrichtung zur Durchführung eines Einlauftests (burn-in) für noch nicht verpackte Chips, die einen Chipbehälter und Klemmeinrichtungen sowie eine Aussparung zum Aufnehmen von Chips umfasst. Ein in der Aussparung befindlicher Chip wird mithilfe eines Ansauglochs zeitweilig in der Aussparung, die größer als der Chip ist, gehalten.
  • Bei der Halbleiterherstellung werden die Chips zusammen mit einem Wafer getestet und repariert, und auf der Ebene von Chips für den Gehäusezusammenbau aufgeteilt. Für die in ein Gehäuse eingebauten Chips wird ihre Funktionsfähigkeit nicht so garantiert, wie dies auf dem Waferniveau der Fall war. Daher ist es immer erforderlich, diese ausgefallenen Bauteile weiter hinten bei der Herstellung zu untersuchen, um die Testabdeckung weiter vorn auf dem Waferniveau zu verbessern oder zu erhöhen, damit Ausbeuteverluste später im Herstellungsvorgang verringert werden.
  • Die Patentschrift US 6024526 offenbart eine Vorrichtung zum Anordnen und Testen von Halbleiterelementen, wie insbesondere verpackten Chips und Wafern, die Positioniereinrichtungen wie Vakuumplatten umfassen, welche Tabletts, in denen sich die zu testenden verpackten Halbleiterelemente befinden, durch Unterdruck ansaugen.
  • Momentan besteht eine Art und Weise der Untersuchung eines eingekapselten Chips in der Industrie darin, den mit einem Gehäuse versehenen Chip wieder freizulegen, dann den nackten Chip zu entnehmen, und den nackten Chip im Labor unter einem Mikroskop zu untersuchen.
  • Die herkömmliche Vorgehensweise weist jedoch einige Nachteile auf, nämlich folgende:
    • (1) Es ist schwierig, die Anschlußflächen auf dem nackten Chip exakt unter dem Mikroskop im Labor zu prüfen, so daß Ungenauigkeiten hervorgerufen werden.
    • (2) Ohne automatische Prüfung auf dem Chip stellt das Aufsetzen der mehreren zehn Prüfnadeln ordnungsgemäß auf die kleinen Anschlußflächen des Chips immer eine schwierige und zeitaufwendige Aufgabe dar.
    • (3) Es ist erforderlich, zusätzliche Instrumente im Labor vorzubereiten, was die Kosten erhöht.
    • (4) Sobald das Bauteil nicht mehr durch das Gehäuse geschützt ist, wird es anfällig und kann einfach beschädigt werden, wenn eine Prüfung von Hand im Labor erfolgt.
  • Zur Lösung des Problems beruht eine Vorgehensweise darin, Versuche vorzunehmen. Der nackte Chip wird auf den Wafer aufgesetzt, und dann wird der Test mit der vollständig automatisierten Prüfmaschine bei den Vorgängen weiter vorn oder beim Mikroskop im Labor durchgeführt. Allerdings ist es schwierig, die Ebenheit auf diese Weise zu kontrollieren. Beim Test des Chips durch die vollständig automatisierte Prüfmaschine bei dem Prozeß am vorderen Ende oder durch das Mikroskop im Labor ist es nämlich nicht einfach, den Brennpunkt einer Linse einzustellen, so daß Ungenauigkeiten auftreten. Wenn es erforderlich ist, den Chip herauszuziehen, um einen weiteren Test durchzuführen, so ist diese Vorgehensweise nicht geeignet, da der Vorgang des Herausziehens leicht dazu führen kann, daß der Chip zerstört wird.
  • Es stellt sich die mit der vorliegenden Erfindung zu lösende Aufgabe, ein Verfahren bereitzustellen, das gegenüber dem Stand der Technik eine verbesserte effizientere Prüfung eines von einem Gehäuse befreiten Chips ermöglicht.
  • Ein Vorteil der vorliegenden Erfindung besteht in der Bereitstellung eines Verfahrens, das einen vom Gehäuse befreiten Chip prüfen und untersuchen kann, unter Verwendung von Prüfnadeln auf einer vollständig automatisierten Prüfmaschine. Einerseits verringert die vorliegende Erfindung die Wahrscheinlichkeit für das Zerstören eines Chips durch Prüfen von Hand. Andererseits führt die vorliegende Erfindung den Test auf der vollständig automatisierten Prüfmaschine durch, und führt eine exakte und wirksame Untersuchung durch.
  • Weiterhin ist es einfach, wenn der Test beendet ist, den Chip aus der verwendeten Einrichtung zu entnehmen, um einen weiteren Test durchzuführen.
  • Um diese Vorteile zu erreichen, stellt die vorliegende Erfindung ein Verfahren zur Verfügung, welches das Prüfen und die Untersuchung eines vom Gehäuse befreiten Chips gestattet, unter Verwendung von Prüfnadeln, auf einer vollständig automatisierten Prüfmaschine. Die in dem Verfahren verwendete Einrichtung weist eine Prüfplatte auf, die eine erste Seite aufweist, die auf einer Prüfeinspannplatte aufgesetzt wird, und eine zweite Seite aufweist, die mit zumindest einem Hohlraum versehen ist, in welchen der Chip eingesetzt werden kann. Weiterhin weist die Prüfplatte ein Loch auf, das durch den Hohlraum und die erste Seite hindurchgeht, damit der Chip durch die Saugwirkung der Prüfeinspannplatte durch das Loch festgehalten werden kann. Dann wird der Chip durch die Prüfnadeln geprüft.
  • Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele der in dem erfindungsgemäßen Verfahren verwendeten Vorrichtung näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
  • 1 eine schematische Ansicht einer in dem Verfahren gemäß der Erfindung verwendeten Einrichtung; und
  • 2 eine Schnittansicht einer Ausführungsform der in dem Verfahren gemäß der Erfindung verwendeten Einrichtung vorliegenden Erfindung.
  • Nunmehr wird Bezug auf die 1 und 2 genommen. Die vorliegende Erfindung betrifft ein Verfahren das eine Einrichtung verwendet. Die Einrichtung wird dazu verwendet, einen vom Gehäuse befreiten Chip 13 anzuordnen. Die Einrichtung wird zur Untersuchung durch Prüfnadeln 21 auf einer vollständig automatisierten Prüfmaschine eingesetzt. Die Einrichtung umfaßt: eine Prüfplatte 10, die eine erste Seite 10a aufweist, die auf einer Prüfeinspannplatte 20 aufgesetzt wird, und eine zweite Seite 10b aufweist, die mit zumindest einem Hohlraum 12 versehen ist, in welchen der Chip 13 eingesetzt werden kann. Weiterhin weist die Prüfplatte 10 ein Loch 14 auf, das durch den Hohlraum 12 und die erste Seite 10a hindurchgeht, um den Chip 13 durch die Saugwirkung der Prüfeinspannplatte 20 durch das Loch 14 festzuhalten. Dann prüfen die Prüfnadeln 21 den Chip 13. Die Tiefe des Hohlraums der sich auf der zweiten Seite der Prüfplatte befindet, ist geringer als die Dicke des Chips.
  • Nunmehr wird auf die 1 und 2 Bezug genommen. Bei dieser Ausführungsform ist die Prüfplatte 10 mit dem Chip 13 auf der Prüfeinspannplatte 20 der vollständig automatisierten Prüfmaschine vorgesehen. Dann wird der Chip 13 über das Loch 14 durch Unterdruck festgehalten und fixiert. Dann kann die vollständig automatisierte Prüfmaschine mit Hilfe der Ausrichtungsmarkierungen 11 in 1 die Position der Prüfplatte 10 und des Chips 13 feststellen, damit die Prüfnadeln 21 exakt auf den Chip 13 für die Prüfung zielen.
  • In diesem Zusammenhang wird darauf hingewiesen, daß die Größe des Hohlraums 12 der Prüfplatte 10 verschiedene Abmessungen aufweisen kann, in Anpassung an den Chip 13, der geprüft werden soll. Darüber hinaus können auch mehrere Hohlräume 12 bei der Prüfplatte 10 vorgesehen sein. Unabhängig davon, wie viele Chips 13 sich im Hohlraum der Prüfplatte 10 befinden, können sämtliche Chips in derselben, vollständig automatisierten Prüfmaschine getestet werden. Hierdurch werden die Unzuträglichkeiten beim Stand der Technik wesentlich abgemildert.
  • Die vorliegende Erfindung vermindert wesentlich die Schwierigkeiten, die beim Stand der Technik aufgetreten sind, und verbessert darüber hinaus die Genauigkeit und Verläßlichkeit der Untersuchung, erhöht den Wirkungsgrad, und spart erhebliche Kosten ein. Die vorliegende Erfindung ist daher fortschrittlich und praktisch.

Claims (1)

  1. Verfahren zum Prüfen eines vom Gehäuse befreiten Chips (13) unter Verwendung von Prüfnadeln (21) auf einer vollständig automatisierten Prüfmaschine, wobei eine Prüfplatte (10) vorgesehen ist, die eine erste Seite (10a), die auf einer Prüfeinspannplatte (20) aufgesetzt ist, eine zweite Seite (10b), die zumindest einen Hohlraum (12) aufweist, und ein Loch (14), das durch den Hohlraum (12) und die erste Seite (10a) hindurchgeht, aufweist, mit den Schritten Einsetzen des vom Gehäuse befreiten Chips (13) in den zumindest einen Hohlraum (12), Festhalten des Chips (13) durch die Saugwirkung der Prüfeinspannplatte (20) durch das Loch (14), so dass der Chip (13) durch die Prüfnadeln (21) geprüft werden kann, wobei das Verfahren mit einem Chip durchgeführt wird, dessen Dicke größer als die Tiefe des Hohlraums ist, der sich auf der zweiten Seite der Prüfplatte befindet.
DE10115491A 2001-01-25 2001-03-29 Verfahren zum Prüfen eines vom Gehäuse befreiten Chips Expired - Fee Related DE10115491B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001017156A JP2002243796A (ja) 2001-01-25 2001-01-25 封止材除去されたチップのテスト治具
TW090102664A TW465005B (en) 2001-01-25 2001-02-07 Testing tool of de-capsulated chip
DE10115491A DE10115491B4 (de) 2001-01-25 2001-03-29 Verfahren zum Prüfen eines vom Gehäuse befreiten Chips

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001017156A JP2002243796A (ja) 2001-01-25 2001-01-25 封止材除去されたチップのテスト治具
TW090102664A TW465005B (en) 2001-01-25 2001-02-07 Testing tool of de-capsulated chip
DE10115491A DE10115491B4 (de) 2001-01-25 2001-03-29 Verfahren zum Prüfen eines vom Gehäuse befreiten Chips

Publications (2)

Publication Number Publication Date
DE10115491A1 DE10115491A1 (de) 2002-10-10
DE10115491B4 true DE10115491B4 (de) 2007-02-08

Family

ID=27214372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10115491A Expired - Fee Related DE10115491B4 (de) 2001-01-25 2001-03-29 Verfahren zum Prüfen eines vom Gehäuse befreiten Chips

Country Status (3)

Country Link
JP (1) JP2002243796A (de)
DE (1) DE10115491B4 (de)
TW (1) TW465005B (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600604A1 (de) * 1992-10-30 1994-06-08 Texas Instruments Incorporated Apparat und Verfahren zum Chiptest und Einbrennen
US5523586A (en) * 1993-09-20 1996-06-04 Kabushiki Kaisha Toshiba Burn-in socket used in a burn-in test for semiconductor chips
JPH08195422A (ja) * 1995-01-17 1996-07-30 Sankyo Seiki Mfg Co Ltd ベアチップ導通検査装置
US5742169A (en) * 1996-02-20 1998-04-21 Micron Technology, Inc. Apparatus for testing interconnects for semiconductor dice
JP2000003984A (ja) * 1998-06-15 2000-01-07 Nec Corp ベアチップキャリアとこれを用いたベアチップの検査方法
US6024526A (en) * 1995-10-20 2000-02-15 Aesop, Inc. Integrated prober, handler and tester for semiconductor components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600604A1 (de) * 1992-10-30 1994-06-08 Texas Instruments Incorporated Apparat und Verfahren zum Chiptest und Einbrennen
US5523586A (en) * 1993-09-20 1996-06-04 Kabushiki Kaisha Toshiba Burn-in socket used in a burn-in test for semiconductor chips
JPH08195422A (ja) * 1995-01-17 1996-07-30 Sankyo Seiki Mfg Co Ltd ベアチップ導通検査装置
US6024526A (en) * 1995-10-20 2000-02-15 Aesop, Inc. Integrated prober, handler and tester for semiconductor components
US5742169A (en) * 1996-02-20 1998-04-21 Micron Technology, Inc. Apparatus for testing interconnects for semiconductor dice
JP2000003984A (ja) * 1998-06-15 2000-01-07 Nec Corp ベアチップキャリアとこれを用いたベアチップの検査方法

Also Published As

Publication number Publication date
JP2002243796A (ja) 2002-08-28
TW465005B (en) 2001-11-21
DE10115491A1 (de) 2002-10-10

Similar Documents

Publication Publication Date Title
DE102010041461B4 (de) Prüfverfahren für ein additives Fertigungsverfahren
DE112006003034T5 (de) Prüfgerät für elektronische Bauelemente und Verfahren zur Montage einer Leistungsplatine in dem Prüfgerät
DE10297653T5 (de) Verfahren zum Herstellen eines elektrischen Kontaktbauteils zur Prüfung einer elektrischen Vorrichtung und ein elektrisches Kontaktbauteil
EP2015087B1 (de) Vorrichtung zum Testen von elektronischen Bauelementen, insbesondere IC's, mit innerhalb einer Drucktestkammer angeordnetem Abdichtboard
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
DE19526961A1 (de) Blindgegenverbinder für eine Testeinrichtung für elektronische Schaltungen
DE10297044B4 (de) Testsockel
DE102006026528A1 (de) Vorrichtung und Verfahren zum Prüfen von mono- oder polykristallinen Siliziumscheiben
DE102016124704A1 (de) Prüfstiftkonfiguration für eine Prüfvorrichtung zum Prüfen von Prüflingen
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE19638402A1 (de) Prüfvorrichtung für integrierte Mehrkontakt-Schaltungen
DE10115491B4 (de) Verfahren zum Prüfen eines vom Gehäuse befreiten Chips
DE102012209353B4 (de) Prüfvorrichtung zum Testen einer Flachbaugruppe
DE102017130372B4 (de) Kontaktvorrichtung und Verfahren zum Testen einer vereinzelten elektronischen Komponente unter Verwendung einer Kontaktvorrichtung
DE102022206758A1 (de) Prüfvorrichtung und prüfverfahren
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE10213609B4 (de) Elektrisches Bauelement mit einer Kontaktierungsfläche und Verfahren zum Ausbilden einer Kontaktierungsfläche auf einem Halbleitermaterial
DE10306286A1 (de) Zuleitungsrahmen, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Prüfen der elektrischen Eigenschaften kleiner Vorrichtungen unter Verwendung des Zuleitungsrahmens
DE10028145A1 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren
DE19610123C1 (de) Verfahren zum Testen von Burn-in-Boards und darin eingesetzten Bauteilen während des Bestückungsvorganges
DE102007005208A1 (de) Verfahren zum Prüfen elektronischer Bauelemente und Prüfvorrichtung zur Durchführung des Verfahrens
EP0388485B1 (de) Messfassung für Mikrowellenbauelemente
DE102005007593B4 (de) Sockel-Vorrichtung zum Testen von Halbleiter-Bauelementen und Verfahren zum Aufnehmen eines Halbleiter-Bauelements in einer Sockel-Vorrichtung
DE10343578B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen und Verfahren zu seiner Herstellung
EP4010711B1 (de) Massenverbindungssystem für ein testsystem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee