DE10112852B4

DE10112852B4 - Schaltungsanordnung für skalierbare Ausgangstreiber

Info

Publication number: DE10112852B4
Application number: DE10112852A
Authority: DE
Inventors: Andreas TÄUBER; Michael Pfeiffer
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-03-16
Filing date: 2001-03-16
Publication date: 2007-08-02
Anticipated expiration: 2021-03-17
Also published as: DE10112852A1; US6597200B2; US20020186057A1

Abstract

Schaltungsanordnung für skalierbare Ausgangstreiber mit:
a) mindestens einem ersten, eine Treibertransistorgruppe (504) bildenden Paar von Treibertransistoren, das einen p-Kanal-Transistor (104) und einen n-Kanaltransistor (105) umfasst;
b) zwischen einer Ausgangsanschlusseinheit (101) und einer Eingangsanschlusseinheit (102) angeordnete Leiterbahnen (501, 502, 503) zur Verbindung der Treibertransistorgruppe (504) mit der Ausgangsanschlusseinheit (101); und
c) mindestens einem auf der gleichen Seite der Ausgangsanschlusseinheit (101) wie die Treibertransistorgruppe (504) angeordneten ersten Widerstandselement (103);
dadurch gekennzeichnet, dass
die Schaltungsanordnung ferner umfasst:
d) mindestens ein zweites Paar von Treibertransistoren (104, 105) und mindestens ein zweites Widerstandselement (103), die symmetrisch zu dem ersten Paar von Treibertransistoren (104, 105) und zu dem ersten Widerstandselement (103) bezüglich einer senkrecht auf der Ausgangsanschlusseinheit (101) stehenden Symmetrielinie (603) angeordnet sind,
wobei
e) die Transistoren (104, 105) einer Treibertransistorgruppe, die über die ersten und zweiten Ausgangsleiterbahnen (501, 502) mit der Ausgangsanschlusseinheit (101) verbunden sind, weiterhin eine...

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung für skalierbare Ausgangstreiber, und betrifft insbesondere eine Schaltungsanordnung mit einer symmetrischen Positionierung von n- und p-Kanal-Transistoren als Ausgangstreiber.
Herkömmlicherweise wird ein Paar von n- und p-Kanal-Transistoren in einer Treiberanordnung derart verwendet, dass in Abhängigkeit einer Eingangsspannung eine Ausgangsspannung zwischen einem Massepegel und einem Plus-Spannungspegel einer Spannungsversorgungsleitung variiert werden kann. Entsprechend einem Ausgangsleistungsbedarf wird das Paar von Treibertransistoren als Treibertransistorgruppe derart ausgelegt, dass eine Leitungsbreite, d.h. eine Breite von Transistoren als eine Dimension senkrecht zu einer Source-Drain-Strecke und parallel zu einer Leiterbahnschichtebene, zwischen dem Source-Anschluss und dem Drain-Anschluss von Treibertransistorgruppe zu Treibertransistorgruppe variiert wird. Diese Leitungsbreite wird nachfolgend als Transistor-Leitungsbreite bezeichnet werden.

Die Treibertransistoren sind beispielsweise als Feldeffekt-(FET-) Transistoren ausgeführt, die u.a. aus „Johannes Lehmann: Feldeffekt-Transistoren, Vogel-Verlag, ISBN 3-8023-0066-1 (Seiten 22-25)" und „U. Tietze und Ch. Schenk: Halbleiterschaltungstechnik, 5. Auflage, Springer-Verlag, ISBN 3-540-09848-8 (Seiten 77-91)" bekannt sind.

Derartige, aus einem Paar von n- und p-Kanal-Transistoren bestehende Treiberstufen sind als Transistortreibergruppen ausgelegt und werden vielfach als Ausgangstreiber für elektronische Schaltungen (OCD = Off-Chip-Driver) eingesetzt. Hierbei ist eine Skalierbarkeit der Ausgangstreiber gefordert, um unterschiedlichen Anwendungsfällen hinsichtlich einer Ausgangsleistung, einer Ausgangsspannung, eines Ausgangsstroms, etc. gerecht zu werden.

Eine Skalierbarkeit einer Treiberstufe bzw. einer Treibertransistorgruppe läßt sich dadurch erreichen, dass eine Aufteilung in Einzel-Transistorpaare erfolgt, deren Transistor-Leitungsbreite einstellbar ist. Sind mehrere Transistorpaare unterschiedlicher Transistor-Leitungsbreite vorhanden, hat dies für Schaltungsanordnungen nach dem Stand der Technik eine ungünstige Flächennutzung zur Folge, da sich lange, schmale geometrische Formen ergeben.

3 zeigt einen Leitungstreiber nach dem Stand der Technik, bei welchem beispielhaft ein Treiber-Transistorpaar, bestehend aus einem p-Kanal-Transistor 104 und einem n-Kanal-Transistor 105, an eine Ausgangsanschlusseinheit 101 angeschlossen ist. Hierbei ist der Drain-Anschluss des p-Kanal-Transistors 104 über eine Leitung mit der Ausgangsanschlusseinheit verbunden, die gleichzeitig über ein Widerstandselement 103 mit einem Drain-Anschluss des n-Kanal-Transistors 105 verbunden ist.

Das Widerstandselement 103 dient dem Schutz des n-Kanal-Transistors 105 vor elektrostatischen Entladungen u.ä.. Der Source-Anschluss des n-Kanal-Transistors 105 ist mit einer Masseleitung 107 verbunden, während der Source-Anschluss des p-Kanal-Transistors 104 mit einer Spannungsversorgungsleitung 106 verbunden ist, über welche eine Versorgungsspannung V_CC zugeführt wird.

Wird über eine Steuerleitung 108 ein Steuersignal gleichzeitig dem Gate-Anschluss des p-Kanal-Transistors 104 und dem Gate-Anschluss des n-Kanal-Transistors 105 zugeführt, so lässt sich ein Spannungspegel einer Ausgangsanschlusseinheit 101 bezüglich der Masseleitung 107 und der Spannungsversorgungsleitung 105 variieren und somit eine Treiberfunktion realisieren.

Eine weitere herkömmliche Schaltungsanordnung eines Ausgangstreibers unter Verwendung eines Transistorpaares, welcher eine Treibertransistorgruppe ausbildet, zeigt 4. Hierbei sind die beiden Transistoren 104, 105 beidseitig einer Ausgangsanschlusseinheit 101 angeordnet. Die Leitungsverbindungen entsprechen jenen in 3 gezeigten, d.h. über eine simultane Ansteuerung der Gate-Anschlüsse der beiden Treibertransistoren 104,105 lässt sich ein Potential der Ausgangsanschlusseinheit 101 bezüglich Masse variieren. Auch bei der in 3 gezeigten herkömmlichen Schaltungsanordnung müssen die beiden Gate-Anschlüsse miteinander und mit einer Steuerleitung verbunden werden, wobei hier insbesondere der Nachteil vorhanden ist, dass die beiden zu verbindenden Gate-Anschlüsse auf gegenüberliegenden Seiten der Ausgangsanschlusseinheit 101 angeordnet sind.

Ein Nachteil der in den 3 und 4 beispielhaft gezeigten, herkömmlichen Schaltungsanordnungen für Ausgangstreiber besteht darin, dass eine Skalierbarkeit nur mit einem großen Flächenbedarf erreicht werden kann.

Ein weiterer Nachteil herkömmlicher Schaltungsanordnungen besteht darin, dass Leitungsverbindungen zwischen der Ausgangsanschlusseinheit 101 und den entsprechenden Treibertransistoren unterschiedliche elektrische Eigenschaften aufweisen. Bei der in 3 gezeigten Anordnung ist der p-Kanal-Transistor 104 weiter von der Ausgangsanschlusseinheit 101 entfernt gelegen als der n-Kanal-Transistor 105. Diese unterschiedliche Entfernung der Leitungsverbindungen führt zu Laufzeitunterschieden und damit zu einer unsymmetrischen Ansteuerung des Ausgangstreibers.

Die in 4 gezeigte Schaltungsanordnung weist den grundsätzlichen Nachteil auf, dass die zu einem Paar von Treibertransistoren gehörenden p-Kanal-Transistor 104 und n-Kanal-Transistor 105 auf unterschiedlichen Seiten der Ausgangsanschlusseinheit 101 liegen, wodurch sich eine sehr ungünstige Flächennutzung ergibt.

Die Aufgabe der vorliegenden Erfindung ist es daher, eine Schaltungsanordnung zu schaffen, bei der möglichst identische Leiterbahnbreiten und Leiterbahnlängen von Treibertransistoren zu einer Ausgangsanschlusseinheit bereitgestellt werden, so dass Laufzeitunterschiede zwischen einzelnen Treibertransistoren und der Ausgangsanschlusseinheit vermieden werden.

Eine Skalierbarkeit muss dadurch erreicht werden, dass bei einem höheren Ausgangsleistungsbedarf (bei einem höheren Spannungsbedarf und/oder bei einem höheren Strombedarf) eine Transistor-Leitungsbreite von Treibertransistoren erhöhbar sein muss, wobei sich entsprechende Transistor-Leitungsbreiten vorzugsweise um Potenzen von 2 unterscheiden.

Die Aufgabe der vorliegenden Erfindung wird durch eine Schaltungsanordnung nach Anspruch 1 und ein Verfahren nach Anspruch 11 gelöst.

Ein Hauptvorteil der Erfindung besteht darin, dass die erfindungsgemäße Schaltungsanordnung bezüglich Ausgangsleiterbahnen und Laufzeitunterschieden zwischen entsprechenden Treibertransistoren und einer Ausgangsanschlusseinheit symmetrisch ist.

In vorteilhafter Weise weisen die Drain-Anschlüsse der n- und der p-Kanal-Transistoren in Richtung der Ausgangsanschlusseinheit gleiche elektrische Eigenschaften auf, wodurch u.a. eine Festigkeit der Schaltung gegenüber elektrostatischen Entladungen erreicht wird.

Vorzugsweise ist die Treiberanordnung dadurch skalierbar, dass eine Aufteilung in eine geeignete Anzahl von Treibertransistorgruppen ausgeführt wird, wobei eine Treibertransistorgruppe durch einen p-Kanal-Transistor und einen n-Kanal-Transistor ausgebildet wird. Eine Skalierbarkeit lässt sich dann einfach erreichen, indem einzelne Treibertransistorgruppen aktiviert werden können, deren Transistor-Leitungsbreite sich um Potenzen von 2 unterscheidet. Bei vier Treibertransistorgruppen sind dies beispielsweise Transistor-Leitungsbreiten von B, B/2, B/4 und B/8.

Auf diese Weise wird die Treiberanordnung in Treiber-Untereinheiten unterteilt. Vorzugsweise ist die Gesamtverbindung, d.h. die Gesamtheit aller Ausgangsleiterbahnen in Einzelverbindungen, d.h. jeweils zwei Ausgangsleiterbahnen für eine Treibertransistorgruppe, welche aus einem p-Kanal-Transistor und einem n-Kanal-Transistor besteht, aufgeteilt.

In vorteilhafter Weise wird eine kompakte Schaltungsanordnung erreicht, wodurch eine optimale Flächenausnutzung gewährleistet ist.

Vorzugsweise sind die Transistoren, die Treibertransistorgruppen bilden, in Einfach-p-Kanaleinheiten, Einfach-n-Kanaleinheiten, Zweifach-n-Kanaleinheiten und Zweifach-p-Kanaleinheiten zusammengefasst.

Kern der Erfindung ist eine Schaltungsanordnung für skalierbare Ausgangstreiber, wobei Leiterbahnen zwischen einer Ausgangsanschlusseinheit und einer aus einem n- und einem p-Kanal-Transistor bestehenden Treibertransistorgruppe symmetrisch angeordnet sind, und wobei eine Skalierbarkeit gewährleistet ist, indem jeweils p-Kanal-Transistoren und n-Kanal-Transistoren in Zweifach-n-Kanaleinheiten und Zweifach-p-Kanaleinheiten gruppiert werden.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.

Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung ist eine Treibertransistorgruppe aus einem n-Kanal-Transistor und einem p-Kanal-Transistor ausgebildet, wobei zwischen dem Drain-Anschluss des n-Kanal-Transistors und der Ausgangsanschlusseinheit ein Widerstandselement eingefügt ist, um einen Schutz vor einer elektrostatischen Entladung und dergleichen bereitzustellen.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen die ersten Ausgangsleiterbahnen und die zweiten Ausgangsleiterbahnen der Treibertransistorgruppe gleiche Leitungslängen zu einer Ausgangsanschlusseinheit hin auf.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen die Transistoren einer Treibertransistorgruppe, die über die ersten und zweiten Ausgangsleiterbahnen mit der Ausgangsanschlusseinheit verbunden sind, weiterhin eine identische Transistor-Leitungsbreite auf. Hierdurch wird gewährleistet, dass beide Transistoren einer Treibertransistorgruppe mit gleichen elektrischen Eigenschaften bezüglich der Ausgangsanschlusseinheit beaufschlagt werden.

Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist ein Widerstandselement bereitgestellt, das zwischen einer Drain-Widerstandsleiterbahn und einer zweiten Ausgangsleiterbahn symmetrisch verbunden ist.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist zumindest eine weitere Treibertransistorgruppe, die wiederum jeweils einen p-Kanal-Transistor und einen n-Kanal-Transistor aufweist, symmetrisch bezüglich einer parallel zu der zweiten Ausgangsleiterbahn verlaufenden Symmetrielinie angeordnet, so dass zwei Treibertransistorgruppen zur Ansteuerung der Ausgangsanschlusseinheit bereitgestellt sind.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist allgemein eine Anzahl von m Treibertransistorgruppen bereitgestellt, die jeweils symmetrisch derart angeordnet sind, dass jeweils zwei n-Kanaleinheiten und jeweils zwei p-Kanaleinheiten nebeneinanderliegend angeordnet sind. Auf diese Weise wird eine Treiberstruktur bestehend aus 2m Treibertransistoren bereitgestellt.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung dient ein Widerstandselement, das zwischen dem Drain-Anschluss eines n-Kanal-Transistors und der Ausgangsanschlusseinheit verbunden ist, dazu, einen Schutz vor elektrostatischen Entladungen (ESD = Electrostatic Discharge) bereitzustellen, wobei das Widerstandselement als eine in einer zweiten Leiterbahnschicht, die unterschiedlich von der die ersten und zweiten Ausgangsleiterbahnen sowie die Drain-Widerstandsleiterbahn tragenden Leiterbahnschicht ist, angeordnete Widerstandselementschicht ausgebildet ist.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Source-Drain-Strecke der p-Kanal-Transistoren bzw. der n-Kanal-Transistoren parallel zu der Ausgangsanschlusseinheit ausgerichtet.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist das Widerstandselement parallel zu der Ausgangsanschlusseinheit ausgerichtet.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die n-Kanal-Transistoren und die p-Kanal-Transistoren Feldeffekt-Transistoren (FET = Field Effect Transistor).

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind Richtungswechsel in den ersten und zweiten Ausgangsleiterbahnen und der Drain-Widerstandsleiterbahn in 45°-Winkeln ausgeführt, um Sprüh- bzw. Spitzeneffekte zu vermeiden, welche aus einer erhöhten elektrischen Feldstärke an den Kanten von Leiterbahnen herrühren können. Diese Sprüh- bzw. Spitzeneffekte werden insbesondere bei 90°-Richtungswechseln von Leiterbahnen verstärkt ausgebildet.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die Treibertransistorgruppen durch eine freie Skalierbarkeit der Transistor-Leitungsbreite der Transistoren frei skalierbar.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die parallel zu den Anschlusseinheiten angeordneten Widerstandselementbahnen frei skalierbar.

Gemäß einer weiteren bevorzugten Weiterbildung ist eine Ausgangsspannung, die durch die Gesamtheit der Treibertransistorgruppen bereitgestellt wird, und die an der Ausgangsanschlusseinheit anliegt, zwischen 0 Volt und V_CC, d.h. der Spannung der Spannungsversorgungsleitung frei einstellbar.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist eine Transistor-Leitungsbreite für jeweils ein Paar von Transistoren, die eine Treibertransistorgruppe bilden, frei einstellbar. Vorzugsweise wird die Transistor-Leitungsbreite in Potenzen von 2 eingestellt, um eine einfache Skalierbarkeit zu erreichen.

Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung sind die n- und p-Kanal-Transistoren derart ausgelegt, dass ein Gate-Anschluss unsymmetrisch bezüglich der Source-Drain-Strecke des jeweiligen Transistors derart gelegen ist, dass der Abstand des Gate-Anschlusses zu der ersten Ausgangsleiterbahn bzw. der zweiten Ausgangsleiterbahn größer ist als der Abstand des Gate-Anschlusses zu dem entsprechenden Drain-Anschluss bzw. Source-Anschluss, wodurch eine Erhöhung eines Schutzes vor einer elektrostatischen Entladung erreicht wird, welche insbesondere den Gate-Anschluss nachteilig beeinflusst.

ZEICHNUNGEN

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.

In den Zeichnungen zeigen:
1 ein Schaltungsdiagramm, das eine Treibertransistorgruppe mit einem p-Kanal-Transistor und einem n-Kanal-Transistor veranschaulicht;
2 eine schematische Darstellung eines einzelnen Treibertransistors mit einem Source-Anschluss S, einem Gate-Anschluss G und einem Drain-Anschluss D, wie er in Treibertransistorgruppen gemäß der vorliegenden Erfindung eingesetzt wird;
3 eine Treibertransistorgruppe, das einen n-Kanal-Transistor und einen p-Kanal-Transistor aufweist, die gemäß einer herkömmlichen Schaltungsanordnung aufgebaut ist;
4 ein weiteres Beispiel einer Schaltungsanordnung einer Treibertransistorgruppe, das aus einem n-Kanal-Transistor und einem p-Kanal-Transistor nach dem Stand der Technik besteht;
5 eine Schaltungsanordnung für skalierbare Ausgangstreiber gemäß der vorliegenden Erfindung, wobei die Anordnung und Ansteuerung einer Treibertransistorgruppe, die einen n-Kanal-Transistor und einen p-Kanal-Transistor umfasst, veranschaulicht ist;
6 eine Schaltungsanordnung für skalierbare Ausgangstreiber gemäß der vorliegenden Erfindung, wobei eine erste Treibertransistorgruppe und eine zu der ersten Treibertransistorgruppe gespiegelte zweite Treibertransistorgruppe dargestellt ist; und
7 eine Schaltungsanordnung für skalierbare Ausgangstreiber gemäß der vorliegenden Erfindung, die aus insgesamt vier Treibertransistorgruppen besteht.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
1 zeigt ein Schaltungsdiagramm, das eine Treibertransistorgruppe mit einem p-Kanal-Transistor und einem n-Kanal-Transistor veranschaulicht.
In der in 1 gezeigten Schaltungsanordnung wird einer Eingangsanschlusseinheit 102 ein Steuersignal zugeführt, das zur Steuerung zweier Treibertransistoren, die die in 1 gezeigte Treibertransistorgruppe ausbilden, dient. Die Eingangsanschlusseinheit 102 ist mit einem Gate-Anschluss eines p-Kanal-Transistors 104 und einem Gate-Anschluss eines n-Kanal-Transistors 105 verbunden. Der Source-Anschluss des p-Kanal-Transistors 104 ist mit einer Spannungsversorgungsleitung 106 verbunden. Der Source-Anschluss des n-Kanal-Transistors 105 ist mit einer Masseleitung 107 verbunden. Ein Widerstandselement 103 ist zwischen dem Drain-Anschluss des n-Kanal-Transistors 105 und dem Drain-Anschluss des p-Kanal-Transistors 104 verbunden, wobei der Drain-Anschluss des p-Kanal-Transistors 104 ebenfalls mit einer Ausgangsanschlusseinheit 101 verbunden ist.
Durch die gezeigte Schaltungsanordnung der Treibertransistorgruppe ist es möglich, in Abhängigkeit von einem an die Eingangsanschlusseinheit 102 angelegten Signal eine Ausgangsspannung an der Ausgangsanschlusseinheit 101 zwischen dem Potential der Masseleitung 107 (0 V) und dem Potential der Spannungsversorgungsleitung 106 (V_CC) zu variieren.
Das in 1 gezeigten Schaltbild findet in den Treiberstufen der Schaltungsanordnung für skalierbare Ausgangstreiber gemäß des Ausführungsbeispiels der vorliegenden Erfindung Verwendung.
5 zeigt eine Schaltungsanordnung für skalierbare Ausgangstreiber gemäß der vorliegenden Erfindung, wobei die Anordnung und Ansteuerung einer Treibertransistorgruppe, die einen n-Kanal-Transistor und einen p-Kanal-Transistor umfasst, veranschaulicht ist.
Bei der in 5 gezeigten Schaltungsanordnung verläuft eine erste Ausgangsleiterbahn 501 von einem Drain-Anschluss des p-Kanal-Transistors 104, dessen Source-Drain-Strecke senkrecht zu der ersten Ausgangsleiterbahn 501 liegt, zu der Ausgangsanschlusseinheit 101. In diesem Ausführungsbeispiel sind Richtungswechsel in der Leiterbahn in 45°-Schritten ausgeführt, um einen Schutz vor Sprüh- und Spitzeneffekten zu gewährleisten und erhöhte Feldstärken an Rändern zu reduzieren.
Hierbei verlaufen die horizontalen Abschnitte der ersten Ausgangsleiterbahn 501 in Abständen von benachbarten Leiterbahnen, die entsprechend der im Produktionsprozess vorgesehenen Teilungen vorgegeben sind. Der Source-Anschluss des p-Kanal-Transistors 104 ist mit einer in einer weiteren Leiterbahnschicht parallel zu der ersten Ausgangsleiterbahn verlaufenden Spannungsversorgungsleitung verbunden.
In gleicher Weise ist der n-Kanal-Transistor 105 mit seiner Source-Drain-Strecke senkrecht zu einer parallel zu der ersten Ausgangsleiterbahn verlaufenden Drain-Widerstandsleiterbahn verbunden. Hierbei ist der Drain-Anschluss des n-Kanal-Transistors 105 mit der Drain-Widerstandsleiterbahn 503 verbunden, während der Source-Anschluss des n-Kanal-Transistors 105 mit der Masseleitung 107 verbunden ist. Zwischen der durch zwei 45°-Richtungswechsel versetzten Drain-Widerstandsleiterbahn 503 und der zweiten Ausgangsleiterbahn 502 ist das Widerstandselement 103, das als eine Widerstandsleiterbahn in einer zweiten Leiterbahnschicht des Schaltungsaufbaus angeordnet ist, verbunden.
Die zweite Ausgangsleiterbahn ist ebenso wie die erste Ausgangsleiterbahn nach jeweils weiteren doppelten 45°-Richtungswechseln mit der Ausgangsanschlusseinheit 101 verbunden. Auf diese Weise ist eine symmetrische Struktur ausgebildet, die es gestattet, zu jeweiligen Treibertransistorgruppen gehörende Transistorpaare identisch auszubilden und bezüglich ihrer Transistor-Leitungsbreite zu skalieren. Unter Bezugnahme auf 2 wird als Transistor-Leitungsbreite 201 die Dimension des Transistors senkrecht zur Source-Drain-Strecke des Transistors parallel zur Leiterbahnschichtebene bezeichnet.
Durch die in 5 gezeigte symmetrische Anordnung weisen die Leitungsverbindungen zwischen den jeweiligen Treibertransistoren einer Treibertransistorgruppe 504 gleiche elektrische Eigenschaften zu der Ausgangsanschlusseinheit 101 auf.
6 zeigt eine Schaltungsanordnung für skalierbare Ausgangstreiber gemäß der vorliegenden Erfindung, wobei eine erste Treibertransistorgruppe und eine zu der ersten Treibertransistorgruppe gespiegelte zweite Treibertransistorgruppe dargestellt ist.
Bei der in 6 gezeigten Schaltungsanordnung sind zwei Treibertransistorgruppen gezeigt, die symmetrisch bezüglich einer senkrecht auf der Ausgangsanschlusseinheit 101 stehenden Symmetrielinie 603 angeordnet sind. Auf diese Weise werden jeweilige p-Kanaleinheiten und n-Kanaleinheiten gebildet. Am Rand der in 6 gezeigten, aus zwei Treibertransistorgruppen bestehenden Schaltungsanordnung, ist jeweils eine Einfach-p-Kanaleinheit 601 gebildet, während in der Mitte eine Zweifach-n-Kanaleinheit 602 gebildet ist. Durch diese symmetrische Schaltungsanordnung ergeben sich Vorteile bei der Auslegung der Schaltung, wie auch dadurch, dass gleich elektrische Eigenschaften zur Anschlusseinheit 101 hin bereitgestellt werden.
7 zeigt eine Schaltungsanordnung für skalierbare Ausgangstreiber gemäß der vorliegenden Erfindung, die aus insgesamt vier Treibertransistorgruppen besteht.
In der in 7 gezeigten Schaltungsanordnung sind vier Treibertransistorgruppen 504 bereitgestellt, wobei die in 6 gezeigte Schaltungsanordnung an einer Symmetrielinie 702 gespiegelt ist. In dem gezeigten Ausführungsbeispiel lassen sich vier Treibertransistorgruppen mit Transistorpaaren unterschiedlicher Transistor-Leitungsbreite 201 realisieren, wodurch eine Skalierbarkeit von 2³ erreicht wird. Allgemein gilt, wenn m die Anzahl der Treibertransistorgruppen 504 ist, die symmetrisch zueinander angeordnet sind, dass 2^(m–1) unterschiedliche Abstufungen bezüglich einer Skalierbarkeit erreichbar sind.
Die an Hand voranstehend beschriebenen Ausführungsbeispiele dargestellten Schaltungsanordnungen erlauben es somit, skalierbare Ausgangstreiber auszulegen, die eine große Variabilität aufweisen.
Neben einer einfachen Skalierbarkeit durch eine einfach auszulegende Transistor-Leitungsbreite gestattet es die vorliegende Erfindung, für sämtliche Transistoren sämtlicher Treibertransistorgruppen gleiche elektrische Eigenschaften zur Ausgangsanschlusseinheit hin bereitzustellen. Neben einer Kostenreduktion durch einen einfacheren Aufbau wird dadurch weiterhin ein Aufbau von schnellen Ausgangstreibern erleichtert.

Claims

Schaltungsanordnung für skalierbare Ausgangstreiber mit: a) mindestens einem ersten, eine Treibertransistorgruppe (504) bildenden Paar von Treibertransistoren, das einen p-Kanal-Transistor (104) und einen n-Kanaltransistor (105) umfasst; b) zwischen einer Ausgangsanschlusseinheit (101) und einer Eingangsanschlusseinheit (102) angeordnete Leiterbahnen (501, 502, 503) zur Verbindung der Treibertransistorgruppe (504) mit der Ausgangsanschlusseinheit (101); und c) mindestens einem auf der gleichen Seite der Ausgangsanschlusseinheit (101) wie die Treibertransistorgruppe (504) angeordneten ersten Widerstandselement (103); dadurch gekennzeichnet, dass die Schaltungsanordnung ferner umfasst: d) mindestens ein zweites Paar von Treibertransistoren (104, 105) und mindestens ein zweites Widerstandselement (103), die symmetrisch zu dem ersten Paar von Treibertransistoren (104, 105) und zu dem ersten Widerstandselement (103) bezüglich einer senkrecht auf der Ausgangsanschlusseinheit (101) stehenden Symmetrielinie (603) angeordnet sind, wobei e) die Transistoren (104, 105) einer Treibertransistorgruppe, die über die ersten und zweiten Ausgangsleiterbahnen (501, 502) mit der Ausgangsanschlusseinheit (101) verbunden sind, weiterhin eine identische Transistor-Leitungsbreite (201, B) aufweisen; und f) eine Anzahl von m Treibertransistorgruppen bereitgestellt ist, die jeweils symmetrisch derart angeordnet sind, dass jeweils zwei n-Kanaleinheiten (602) und jeweils zwei p-Kanaleinheiten (701) nebeneinanderliegend sind.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass eine Treibertransistorgruppe (504) aus einem n-Kanal-Transistor (105) und einem p-Kanal-Transistor (104) ausgebildet ist, wobei zwischen dem Drain-Anschluss (D) des n-Kanal-Transistors (105) und der Ausgangsanschlusseinheit (101) ein Widerstandselement (103) eingefügt ist, um einen Schutz vor einer elektrostatischen Entladung und dergleichen bereitzustellen.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass erste Ausgangsleiterbahnen (501) und zweite Ausgangsleiterbahnen (502) der Treibertransistorgruppe (504) gleiche geometrische Abmessungen zu der Ausgangsanschlusseinheit (101) hin aufweisen.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass ein Widerstandselement (103) bereitgestellt ist, das zwischen einer Drain-Widerstandsleiterbahn (503) und einer zweiten Ausgangsleiterbahn (502) verbunden ist.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass zumindest eine weitere Treibertransistorgruppe (504), die wiederum jeweils einen p-Kanal-Transistor (104) und einen n-Kanal-Transistor (105) aufweist, symmetrisch be züglich einer parallel zu der zweiten Ausgangsleiterbahn verlaufenden Symmetrielinie (603) angeordnet ist, so dass zwei Treibertransistorgruppen zur Ansteuerung der Ausgangsanschlusseinheit (101) bereitgestellt sind.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Source-Drain-Strecken der p-Kanal-Transistoren (104) und die Source-Drain-Strecken der n-Kanal-Transistoren (105) parallel zu der Ausgangsanschlusseinheit (101) ausgerichtet sind.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Source-Drain-Strecken der p-Kanal-Transistoren (104) und die Source-Drain-Strecken der n-Kanal-Transistoren (105) parallel zu der der Ausgangsleiterbahn (501, 502) ausgerichtet sind.
Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Widerstandselement (103) parallel zu der Ausgangsanschlusseinheit (101) ausgerichtet ist.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass Richtungswechsel in den ersten und zweiten Ausgangsleiterbahnen (501, 502) und in der Drain-Widerstandsleiterbahn (503) in 45°-Winkeln ausgebildet sind.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die n- und p-Kanal-Transistoren (105, 104) derart ausgelegt sind, dass ein Gate-Anschluss unsymmetrisch bezüglich der Source-Drain-Strecke des jeweiligen Transis tors derart gelegen ist, dass der Abstand des Gate-Anschlusses des p-Kanal-Transistors (104) zu der ersten Ausgangsleiterbahn (501) und der Abstand des n-Kanal-Transistors zu der Drain-Widerstandsleiterbahn (503) größer ist als der Abstand des jeweiligen Gate-Anschlusses zu dem entsprechenden Source-Anschluss.
Verfahren zum Skalieren von Ausgangstreibern mit den folgenden Schritten: a) Anordnen mindestens eines ersten, eine Treibertransistorgruppe (504) bildenden Paares von Treibertransistoren, das einen p-Kanal-Transistor (104) und einen n-Kanaltransistor (105) umfasst; b) Anordnen von Leiterbahnen (501, 502, 503) zum Verbinden der Treibertransistorgruppe (504) mit der Ausgangsanschlusseinheit (101); und c) Anordnen mindestens eines Widerstandselements (103) auf der gleichen Seite der Ausgangsanschlusseinheit (101) wie die Treibertransistorgruppe (504); dadurch gekennzeichnet, dass d) mindestens ein zweites Paar von Treibertransistoren (104, 105) und mindestens ein zweites Widerstandselement (103) symmetrisch zu dem ersten Paar von Treibertransistoren (104, 105) und zu dem ersten Widerstandselement (103) bezüglich einer senkrecht auf der Ausgangsanschlusseinheit (101) stehenden Symmetrielinie (603) angeordnet wird; e) die Transistor-Leitungsbreite (201, B) in Potenzen von 2 einstellbar ist; f) die n-Kanal-Transistoren (105) nebeneinanderliegender Treibertransistorgruppen (504) in einer Zweifach-n-Kanaleinheit (602) ausgebildet werden; und g) die p-Kanal-Transistoren (104) nebeneinanderliegender Treibertransistorgruppen (504) in einer Zweifach-p-Kanaleinheit (702) ausgebildet werden.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Ausgangsspannung, die an der Ausgangsanschlusseinheit (101) anliegt, zwischen 0 Volt einer Masseleitung (107) und V_CC einer Spannungsversorgungsleitung (106) frei eingestellt wird.