DE10104716A1 - Verfahren zum Testen eines Halbleiterspeichers und Halbleiterspeicher - Google Patents

Abstract

Zum Testen eines Halbleiterspeichers werden die durch interne Spannungsgeneratoren (201, 202, 203, 204, 205, 206) erzeugten Spannungen (VPP, VINT, VBLEQ, VBLH, VPL, VBB) variierend auf dem Halbleiterchip selbst erzeugt. Die Variationsfrequenz ist für verschiedene Spannungen unterschiedlich, so daß sämtliche im Normalbetrieb zu erwartende Konstellationen im Test nachgebildet werden. Bei nur geringem zusätzlichen Schaltungsaufwand im Halbleiterspeicher wird die Belegung von Spannungsgeneratoren im Testautomaten gespart.

Description

Die Erfindung betrifft ein Verfahren, um einen Halbleiter­ speicher mit variierender interner Spannung zu testen. Die Erfindung betrifft außerdem einen Halbleiterspeicher, der ge­ eignet ist, mit einem solchen Verfahren betrieben zu werden.

Integrierte Halbleiterspeicher werden nach der Herstellung einem ausführlichen Funktionstest unterzogen. Dabei werden beispielsweise die Speicherzellen mit Referenzwerten be­ schrieben und anschließend ausgelesen, um Abweichungen des ausgelesenen Ergebnisses vom zu erwartenden Ergebnis festzu­ stellen. Der Halbleiterspeicher wird während des Tests ver­ schiedenen unterschiedlichen Betriebsbedingungen ausgesetzt, um seine Funktionsfähigkeit unter allen denkbaren im realen Betrieb auftretenden Einflüssen zu testen. Dabei werden Span­ nungen, die auch im Normalbetrieb intern erzeugt werden, wäh­ rend des Tests variiert, um die Funktionsfähigkeit des Halb­ leiterspeichers auch bei diesen wechselnden Betriebsbedingun­ gen zu testen. Im Normalbetrieb kann eine Erhöhung oder ein Einbruch einer intern erzeugten Spannung beispielsweise auf­ treten, wenn eine bestimmte Folge von Adressen an den Spei­ cher angelegt wird und sich speicherintern daraufhin bestimm­ te Schaltzustände und Schaltabfolgen einstellen.

Während des Tests wird der Halbleiterspeicher mit einem Te­ stautomaten verbunden, der einerseits verschiedene Eingangs­ stimuli an den Speicher anlegt, das im Test vom Speicher be­ rechnete Ausgangsergebnis abfragt und mit dem zu erwartenden Wert vergleicht. Darüber hinaus erzeugt der Testautomat un­ terschiedliche Betriebsbedingungen für den Halbleiterspei­ cher. Beispielsweise werden extern anzulegende und intern zu erzeugende Spannungen von Spannungsgeneratoren auf dem Te­ stautomaten generiert und über Eingangsanschlüsse dem Halbleiterspeicher zugeführt. Problematisch ist einerseits, daß die Anzahl von Spannungsgeneratoren im Testautomaten, die für den Test eines individuellen Bausteins zur Verfügung stehen, begrenzt ist. Die Anzahl der während des Funktionstests vari­ ierbaren Spannungen ist daher begrenzt. Insbesondere können nicht alle möglichen Spannungskonstellationen, die während des Normalbetriebs zu erwarten sind, nachgebildet werden. An­ dererseits besteht das Problem, daß die Frequenz der vom Te­ ster bereitgestellten Spannungsvariation sehr niedrig ist, etwa im Bereich einiger weniger Hertz liegt und daher eher statischen Charakter bat. Im Normalbetrieb zu erwartende kurzfristige, hochfrequente Spannungseinbrüche oder Span­ nungserhöhungen der intern geregelt erzeugten Spannungen kön­ nen daher nicht im Test berücksichtigt werden.

Diese Nachteile bei der Erzeugung von variierenden Spannungen durch den Testautomaten führen dazu, daß der Halbleiterspei­ cher nicht unter sämtlich denkbaren möglichen Betriebsbedin­ gungen vorab testbar ist. Im Normalbetrieb muß daher unter bestimmten Betriebsbedingungen mit Funktionsausfällen bis hin zu einem Verlust von gespeicherten Informationen gerechnet werden.

Eine Aufgabe der Erfindung besteht darin, ein Verfahren zum Test eines Halbleiterspeichers anzugeben, das Spannungsvaria­ tionen besser berücksichtigt.

Eine weitere Aufgabe besteht darin, einen Halbleiterspeicher anzugeben, der zur Durchführung des Verfahrens geeignet ist.

Betreffend das Verfahren wird die Aufgabe durch ein Verfahren zum Testen eines Halbleiterspeichers gelöst, bei dem der Halbleiterspeicher in einen Testbetrieb versetzt wird, ein im Halbleiterspeicher angeordneter Oszillator freigegeben wird, in Abhängigkeit vom Oszillator eine variierende Spannung er­ zeugt wird und ein Funktionstest von Speicherzellen durchge­ führt wird.

Betreffend den Halbleiterspeicher wird die Aufgabe durch ei­ nen Halbleiterspeicher zur Durchführung des erfindungsgemäßen Verfahrens gelöst, mit einem Spannungsgenerator der eine Wi­ derstandskette umfaßt, die an einen ersten und einen zweiten Anschluß für je ein Potential angeschlossen ist, und einen Schalter, durch den einer der Widerstände kurzschließbar ist, mindestens zwei Schaltern, die eingangsseitig an je einen Ab­ griff der Widerstandskette angeschlossen sind und die aus­ gangsseitig über eine Gegentaktstufe einen Anschluß ansteu­ ern, an dem die zu variierende Spannung anliegt.

Beim Verfahren bzw. beim Halbleiterspeicher gemäß der Erfin­ dung werden die intern erzeugten, während des Tests zu vari­ ierenden Spannungen nicht mehr im Testautomaten, sondern von der integrierten Schaltung selbst erzeugt. Hierzu sind die Spannungsgeneratoren jeweils mit einem Oszillator verbunden. Die chipinterne Spannungserzeugung hat einerseits Unabhängig­ keit vom Testautomaten zum Vorteil, so daß entsprechend aus­ gebildete Anschlüsse des Testautomaten nicht mehr erforder­ lich sind. Dadurch körnen sämtliche Phasenbeziehungen der Spannungen während des Tests erzeugt werden. Darüber hinaus kann die Spannungsvariation bei höherer Frequenz ablaufen als bei Eingabe durch einen Testautomaten möglich wäre. Bei chi­ pinterner Erzeugung der Spannungsvariation sind Frequenzen im Bereich von Kilohertz bis Megahertz möglich. Der Test kann daher wesentlich umfangreicher durchgeführt werden und ist näher an die im Normalbetrieb auftretenden Spannungskonstel­ lationen angelehnt.

Zweckmäßigerweise sind sämtliche intern erzeugte Spannungen eines Halbleiterspeichers mit dynamischen Speicherzellen, ei­ nes sogenannten DRAMs (Dynamic Random Access Memory), vari­ ierbar. Jeder der Spannungsgeneratoren wird von unterschied­ licher Frequenz, beispielsweise durch einen unterschiedlichen Oszillator, angesteuert. Aufgrund der sich während des Test­ betriebs ergebenden Phasenbeziehungen treten sämtliche auch im Normalbetrieb möglichen Spannungskonstellationen ausrei­ chend häufig auf, um eine gute Testabdeckung zu erzielen. Das Testen berücksichtigt daher auch Worst-Case- Spannungsbedingungen. Da Testressourcen des Halbleiterspei­ chers gespart werden und entsprechende Testspannungsgenerato­ ren auf dem Halbleiterchip selbst angeordnet sind, ist die Erfindung besonders für die Implementierung von langlaufenden Tests, beispielsweise während eines Burn-In geeignet. Beim Burn-In sind eine Vielzahl von Halbleiterspeichern parallel auf einer Testplatine angeordnet und werden einem Streß durch extreme äußere Temperatur- und Spannungsbedingungen ausge­ setzt. Wegen der Vielzahl der parallel zu testenden Halblei­ terspeicher ergibt eine Einsparung von Anschlüssen des Te­ stautomaten einen erheblichen Gewinn an Testgeschwindigkeit. Außerdem sind die Anforderungen an einen Tester geringer. Der Testautomat muß nun nicht mehr daraufhin ausgelegt werden, daß er Spannungen mit hoher Variationsfrequenz erzeugt. Diese Aufgabe wird vielmehr chipintern erledigt. Der ansonsten diesbezügliche Aufwand im Testautomaten wird gespart.

Prinzipiell eignet sich die Erfindung zur Erzeugung sämtli­ cher durch interne Spannungsgeneratoren erzeugte bzw. gere­ gelte Spannungen eines DRAMs während dessen Testbetrieb. So umfaßt ein dynamischer Halbleiterspeicher Speicherzellen mit einem Auswahltransistor und einer Speicherzelle. Der Gatean­ schluß des Auswahltransistors ist mit einer Wortleitung ver­ bunden, deren Wortleitungsspannung VPP im aktivierten Zustand oberhalb der von außen zugeführten Versorgungsspannung VDD liegt. Die gesteuerte Drain-Source-Strecke des Auswahltransi­ stors ist an eine Bitleitung angeschlossen, um Datensignale zu- und abzuführen. Die Bitleitung wird im Ruhezustand auf ein Vorlagepotential VBLEQ gebracht, welches in der Mitte der Pegel für die beiden logischen gespeicherten Zustände liegt. Darüber hinaus wird die Bitleitung von Spannungen für den Low-Zustand und den High-Zustand VBLH versorgt. Um Leckströme zu vermeiden, ist das Halbleitersubstrat der Auswahltransi­ storen negativ mit der Substratvorspannung VBB vorgespannt.

Die Substratvorspannung VBB liegt unterhalb von Bezugspoten­ tial oder Masse VSS. Der Speicherkondensator einer dynami­ schen Speicherzelle ist beispielsweise als Grabenkondensator ausgeführt. Er weist daher einen oberen Abschnitt auf, der zur Halbleiteroberfläche hin und zum Auswahltransistor hin gerichtet ist. Außerdem weist er einen unteren Abschnitt auf, der in entgegengesetzte Richtung in das Innere des Halblei­ tersubstrats hin gerichtet ist. Dieser untere Anschluß des Kondensators bildet die dem Auswahltransistor gegenüberlie­ gende Elektrode des Kondensators. Sämtliche Kondensatoren des Speicherzellenfeldes sind an dieser Elektrode miteinander verbunden. Die Elektrode wird mit einer Kondensatorplatten­ spannung VPL versorgt, die in der Mitte der die beiden spei­ cherbaren logischen Zustände repräsentierenden Logikpegel, welche der Speicherkondensator speichert, liegt.

Zur Ausführung der Erfindung weist der Halbleiterspeicher ei­ nen Spannungsgenerator auf, der eine von zwei Potentialen versorgte Widerstandskette umfaßt. Ein Widerstände kurz­ schließender Schalter ist während des Tests vom Oszillator steuerbar. Ausgangsseitig sind Komparatoren vorgesehen, die eine Gegentaktstufe ansteuern, deren Ausgang das die zu er­ zeugende Spannung repräsentierende Signal aufweist. Der Os­ zillator wird an den an der Widerstandskette ansetzenden Schalter über ein logisches Gatter angelegt, welches zur Um­ schaltung in den Testbetrieb dient. Zweckmäßigerweise sind zwei über je einen Schalter kurzschließbare Widerstände vor­ gesehen, so daß dann, wenn beide Widerstände kurzgeschlossen sind, eine betragsmäßig niedriger als die Zielspannung lie­ gende Ausgangsspannung erzeugt wird, und wenn beide Wider­ stände nicht kurzgeschlossen werden, eine betragsmäßig ober­ halb der Zielspannung liegende Ausgangsspannung erzeugt wird. Wenn nur einer der Schalter kurzgeschlossen ist, wird die Zielspannung erzeugt. Dieser Betriebszustand liegt im Normal­ betrieb vor. Durch taktweises Kurzschließen und Freigeben der jeweils beiden Widerstände wird die vom Spannungsgenerator während des Testbetriebs ausgangsseitig erzeugbare Spannung oszillierend ober- und unterhalb des Zielwerts liegend ge­ schaltet.

Die Gegentaktstufe wird zweckmäßigerweise zwischen die von außen anlegbare Versorgungsspannung VDD, VSS geschaltet. Wenn eine innerhalb dieser Versorgungsspannung liegende interne Spannung erzeugt wird, liegt diese direkt am Ausgang der Ge­ gentaktstufe an. Bei einer außerhalb der von außen zugeführ­ ten Versorgungsspannung liegenden Spannung, beispielsweise der Substratvorspannuug oder der Wortleitungsspannung, dann steuert die Gegentaktstufe den zugehörigen Spannungsgenerator an, an dessen Ausgang die Wortleitungs- bzw. Substratvorspan­ nung anliegt. Einer der Anschlüsse der Widerstandskette wird dabei außerdem von der erzeugten Wortleitungs- bzw. Substrat­ vorspannung versorgt.

Die Spannungsgeneratoren weisen zweckmäßigerweise zwei Diffe­ renzverstärker auf, die eingangsseitig an zwischen Widerstän­ den der Widerstandskette gebildeten Knoten angeschlossen sind. Die Verbindung an die jeweiligen Knoten ist über Kreuz geführt. Ausgangsseitig steuern die Differenzverstärker kom­ plementäre Transistoren der Gegentaktstufe an. An deren Aus­ gang liegt das die zu erzeugende Spannung repräsentierende Signal an. Dieser Ausgang ist an einen weiteren Eingang der Differenzverstärker rückgekoppelt.

Nachfolgend wird die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele im Detail erläutert. Es zeigen

Fig. 1 einen Ausschnitt aus einem dynamische Speicherzel­ len aufweisenden Halbleiterspeicher mit für die Er­ findung relevanten Schaltungseinheiten,

Fig. 2 einen Querschnitt durch das Speicherzellenfeld des den Speicher enthaltenden Halbleitersubstrats,

Fig. 3 einen Spannungsgenerator zur Erzeugung einer ge­ pumpten Wortleitungsspannung,

Fig. 4 einen Spannungsgenerator zur Erzeugung einer nega­ tiv gepumpten Substratvorspannung und

Fig. 5 einen Spannungsgenerator zur Erzeugung übriger Spannungen.

Der in Fig. 1 gezeigte Halbleiterspeicher weist ein Spei­ cherzellenfeld auf mit einer Vielzahl von regelmäßig angeord­ neten Speicherzellen, von denen die Speicherzellen 101, 119 dargestellt sind. Jede der Speicherzellen, z. B. Speicherzel­ le 101, weist einen Auswahltransistor 102 und einen Speicher­ kondensator 103 auf. Der Gateanschluß des Auswahltransistors 102 ist an eine Wortleitung 104 angeschlossen, die gesteuerte Strecke des Auswahltransistors 102 ist an eine Bitleitung 106 angeschlossen. Die eine Elektrode des Speicherkondensators 103 ist mit dem Auswahltransistor 102 verbunden, die andere Elektrode des Speicherkondensators 103 ist mit den entspre­ chenden Elektroden aller anderen Speicherkondensatoren zu ei­ ner gemeinsamen Speicherplattenelektrode 111 verbunden. Zum Zugriff auf die Speicherzelle 101 wird zuerst die Wortleitung 104 aktiviert, um den Transistor 102 leitend zu schalten. Hierzu wird eine Reihenadresse RADR an einen Zeilendecoder 110 angelegt, der daraufhin unter Ansteuerung eines Treibers 108 die Wortleitungsspannung VPP an die Wortleitung 104 an­ legt. Der Transistor 102 wird leitend gesteuert, um die an ihn angeschlossene Elektrode des Speicherkondensators 103 mit der Bitleitung 106 zu verbinden. Für eine dazu parallel ver­ laufende weitere Wortleitung 105 steht ein weiterer Wortlei­ tungstreiber 109 zur Verfügung, der von einem anderen Ausgang des Zeilendecoders 110 ansteuerbar ist.

Dem Halbleiterspeicher wird von außen die Versorgungsspannung VDD, VSS zugeführt. VSS ist Bezugspotential oder Masse. VDD ist eine Spannung etwa im Bereich von 3,3 V. Die Wortleitungsspannung VPP liegt oberhalb der Spannung VDD und wird von einer Spannungspumpe aus der von außen zugeführten Ver­ sorgungsspannung VDD, VSS erzeugt. Die Ansteuerungsschaltun­ gen des Speicherzellenfelds werden von einer internen Versor­ gungsspannung VINT versorgt, so beispielsweise der Zeilende­ coder 110. Die interne Versorgungsspannung VINT liegt niedri­ ger als die von extern zugeführte Versorgungsspannung VDD.

Die Bitleitungen 106, 107 werden paarweise mit zueinander komplementären Signalen betrieben. Vor einem Auslesevorgang ist das Bitleitungspaar 106, 107 auf eine Bitleitungsvorspan­ nung VBLEQ vorgeladen. Eine Ausgleichsschaltung 120 ist zwi­ schen die Bitleitungen 106, 107 geschaltet. Die Ausgleichs­ spannung VBLEQ wird von einem Spannungsgenerator 203 bereit­ gestellt. Darüber hinaus werden die den logischen Pegeln zu­ geordneten Spannungen VBLH durch einen entsprechenden Treiber 121 an das Bitleitungspaar 106; 107 angelegt. Die Bitlei­ tungspegel VBLH werden von einem entsprechenden Generator 204 erzeugt. Die während eines Ein-/Auslesevorgangs zeitrichtig bereitzustellenden Spannungen VBLEQ sowie VBLH werden in Ab­ hängigkeit von einem Spaltendecoder 122 freigeschaltet. Der Spaltendecoder 122 steuert die Treiber 120, 121 in Abhängig­ keit von einem Spaltensignal CADR. Der Spaltendecoder 122 wird ebenso wie der Zeilendecoder 110 von der internen Ver­ sorgungsspannung VINT versorgt. Das Halbleitersubstrat wird durch eine negative Substratvorspannung, die unterhalb des Massepotentials VSS liegt, versorgt, um Leckstromeffekte zu vermeiden. Die Substratvorspannung VBB wird durch eine weite­ re Spannungspumpe 206 erzeugt.

Sämtliche internen Spannungen werden aus der von außen zuge­ führten Versorgungsspannung VDD und dem zugehörigen Massepo­ tential VSS abgeleitet. Jeweils ist ein eigener Spannungsge­ nerator vorhanden, der durch eine geeignete Regelung die be­ treffende Spannung ableitet. So sorgt für die Bereitstellung der Wortleitungsspannung VPP eine Spannungspumpe 201, für die interne, die Logikschaltungen versorgende Spannung VINT der Spannungsgenerator 202, für die Bitleitungsausgleichsspannung VELBQ ein Generator 203, für die Bitleitungslogikpegel VBLH ein Generator 204, für die Kondensatorplattenspannung VPL ein Generator 205 und für die Substratvorspannung VBB eine Span­ nungspumpe 206.

Um während des Tests des Halbleiterspeichers dessen Funkti­ onsfähigkeit in möglichst vielen Betriebszuständen zu testen, werden die genannten Spannungen VPP, VINT, VBLEQ, VBLH, VPL, VBB variiert. Im Normalbetrieb können solche Spannungsschwan­ kungen bei bestimmten Betriebszuständen auftreten, wenn bei­ spielsweise eine besondere Folge von Adressen aus- oder ein­ zulesender Speicherzellen angelegt wird und davon abhängig entsprechende Schaltvorgänge im Halbleiterchip ablaufen. Zum Test des Halbleiterspeichers wird dieser mit einem Testauto­ maten verbunden, der Eingangsstimuli an dem Halbleiterspei­ cher anlegt, dementsprechend die Speicherzellen mit vorgege­ benen Werten beschreibt, das geschriebene Ergebnis wieder ausliest und mit dem zu erwartenden Wert vergleicht. Abhängig davon können Rückschlüsse auf die Funktionsfähigkeit der Speicherzellen, von Wort- und Bitleitungen und sonstiger Schaltungen im Halbleiterspeicher geschlossen werden.

Während des Tests werden die genannten intern erzeugten Span­ nungen mittels der auf dem Chip vorhandenen Spannungsgenera­ toren 201, . . ., 206 erzeugt. Hierzu sind die Spannungsgenera­ toren 201, . . ., 206 mit jeweils eigenen Oszillatoren 207, 208, 209, 210, 211 bzw. 212 verbunden. Ein Testsignal TM schaltet zwischen Normalbetrieb und Testbetrieb um. Während des Normalbetriebs sind die Oszillatoren 207, . . ., 212 von den Generatoren 201, . . ., 206 abgetrennt, während des Testbe­ triebs jedoch, welcher durch das Testsignal TM angezeigt wird, steuern die Oszillatoren 207, . . ., 212 die jeweilige Ausgangsspannung der Spannungsgeneratoren 201, . . ., 206 ent­ sprechend der Oszillatorfrequenz periodisch mit einer Abwei­ chung nach oben und unten um den Zielwert herum oszillierend. Vorzugsweise weisen sämtliche Oszillatoren unterschiedliche Betriebsfrequenz auf. Die Variationsfrequenz der von den Spannungsgeneratoren 201, . . ., 206 erzeugten Ausgangsspannun­ gen während des Tests ist unterschiedlich. Bei lang dauernden Tests, beispielsweise beim Burn-In, treten daher aufgrund der unterschiedlichen Phasenverschiebungen zwischen den Spannun­ gen alle möglichen Konstellationen auf, unter denen das Spei­ cherzellenfeld getestet wird. Auf diese Weise werden während des Tests sämtliche im Normalbetrieb zu erwartende Spannungs­ schwankungen nachgebildet. Da die Spannungserzeugung auf dem Halbleiterchip selbst erfolgt, ist eine Bereitstellung der Spannungen von außen, beispielsweise über einen entsprechen­ den Treiber im Testautomaten, nicht erforderlich. Für die Spannungen VPP, VINT, VBLEQ sind die Spannungsverläufe 213, 214, 215 in Fig. 1 beispielhaft dargestellt. Die Span­ nungspegel variieren um einen jeweiligen Mittelwert, der dem zu erwarten Zielwert während des Normalbetriebs entspricht. Durch die unterschiedliche Frequenz der Spannungsverläufe 213, 214, 215 sind sämtliche Spannungskonstellationen test­ bar.

In dem in Fig. 2 dargestellten Querschnitt durch das Halb­ leitersubstrat eines DRAMs sind die durch interne Spannungs­ generatoren erzeugten Spannungen nochmals im Detail darge­ stellt. Zur Fig. 1 entsprechende Elemente sind mit gleichen Bezugszeichen versehen. Dargestellt ist die Speicherzelle 101. Die Speicherzelle weist als Speicherkondensator 103 ei­ nen Grabenkondensator auf. Der Auswahltransistor 102 ist an der Oberfläche des Halbleitersubstrats 114 angeordnet und mit der Wortleitung 104 verbunden. Die Bitleitung 106 verläuft oberhalb dessen quer dazu. Der Grabenkondensator 103 ist in einem in das Substrat tief hinein reichenden Graben ausgebil­ det. Der Graben weist einen oberen Teil 112 auf, der der Oberfläche zugewandt ist und an den Transistor 102 ange­ schlossen ist. Der untere Teil 113 bildet den Speicherknoten, dessen eine Elektrode als sogenannte vergrabene Platte mit sämtlichen weiteren Speicherknoten der benachbarten Speicher­ zellen verbunden ist. Die vergrabene Platte ist an die Kondensatorplattenspannung VPL gelegt. Außerdem sind die anderen intern erzeugten Spannungen VBLEQ, VBLH, VPP, VBB in denjeni­ gen Gebieten und Strukturen eingetragen, in denen sie wirksam sind.

Die Ausgestaltung der Spannungsgeneratoren 201, . . ., 206 weist das gleiche Grundprinzip auf, welches in den Fig. 3 bis 5 mit den jeweiligen für die erzeugten Spannungen spezi­ fischen Abwandlungen dargestellt ist. In Fig. 3 ist der Spannungsgenerator zur Erzeugung der Wortleitungsspannung VPP gezeigt. Die Spannung VPP liegt oberhalb der von außen zuge­ führten Versorgungsspannung VDD. Eine Widerstandskette aus miteinander in Reihe geschalteten Widerständen 221, 222, 223, 224, 225 ist einerseits an den Anschluß 236 für die zu erzeu­ gende Wortleitungsspannung VPP angeschlossen und andererseits an den Anschluß 237 für Massepotential VSS. Zwei Differenz­ verstärker 228, 229 sind an ihrem Minus-Eingang an unter­ schiedliche Knoten 230, 231 des Widerstandsnetzwerks ange­ schlossen. Ausgangsseitig steuern die Differenzverstärker 228, 229 eine Gegentaktstufe. Die Gegentaktstufe weist zwei mit ihren Drain-Source-Strecken in Reihe geschaltete, komple­ mentäre MOS-Transistoren auf, die zwischen die von außen zu­ geführte Versorgungsspannung VDD und Massepotential VSS ge­ schaltet sind. Der p-Kanal-MOS-Transistor 232 wird vom Diffe­ renzverstärker 228 angesteuert, der n-Kanal-MOS-Transistor 233 vom Differenzverstärker 229. Die an den Abgriffen 230, 231 des Widerstandsnetzwerks ansetzenden Verbindungen zu den Minus-Eingängen der Dffferenzverstärker 228, 229 sind über Kreuz geführt, d. h. der Abgriff 230 führt an den Differenz­ verstärker 229, welcher den n-Kanal-MOS-Transistor 233 an­ steuert, der Abgriff 231 ist an den anderen Differenzverstär­ ker angeschlossen. Der Ausgangsanschluß 234 der Gegentaktstu­ fe 232, 233 führt ein Signal, das die zu erzeugende Wortlei­ tungsspannung VPP repräsentiert. Das Signal steuert eine Spannungspumpe 235, an deren Ausgangsanschluß 239 die zu er­ zeugende, geregelte Wortleitungsspannung VPP anliegt. Die Wortleitungsspannung VPP wird, wie bereits ausgeführt, auch an dem Anschluß 236 des Widerstandsnetzwerks angelegt. Die Plus-Eingänge der Differenzverstärker 228, 229 sind an einen Anschluß 238 gekoppelt und werden von einem Referenzpotential VREF angesteuert. Dadurch ergibt sich folgendes Regelungsver­ halten: Wenn die am Anschluß 236 anliegende zu erzeugende Wortleitungsspannung VPP absinkt, wird über den Differenzver­ stärker 228 der p-Kanal-MOS-Transistor 232 eingeschaltet und die Spannungspumpe 235 aktiviert, um die Regelspannung VPP höher zu treiben. Wenn die Wortleitungsspannung VPP ausrei­ chend hoch anliegt, wird der Transistor 232 abgeschaltet. Über den Differenzverstärker 229 wird der n-Kanal-MOS- Transistor 233 leitend geschaltet und das Ansteuersignal für die Spannungspumpe wird abgeschaltet.

Gemäß der Erfindung ist parallel zu den Widerständen 224, 225 des Widerstandsnetzwerks je ein n-Kanal-MOS-Transistor 226 bzw. 227 geschaltet. Durch die Transistoren 226, 227 ist ei­ ner oder sind beide der Widerstände 224, 225 kurzschließbar. Der Oszillator 207 wird in der Logikeinrichtung 220 mit dem Schaltsignal TM verknüpft, welches angibt, ob sich die Schal­ tung im Testbetrieb oder im Normalbetrieb befindet. Im Test­ betrieb (TM = 1) steuert der Oszillator 207 die Transistoren 226, 227 gleichsinnig an und schaltet entweder beide Wider­ stände 224, 225 taktweise abwechselnd kurz und wiederum wirk­ sam. Dementsprechend wird am Steuerungsanschluß 234 der Span­ nungspumpe 235 das Steuerungssignal ein- oder ausgeschaltet, so daß die Spannungspumpe synchron mit dem vom Oszillator 207 vorgegebenen Takt den Spannungsverlauf 213 (Fig. 1) für die Wortleitungsspannung VPP erzeugt. Der Oszillator 207 kann im Bereich von Kilohertz bis Megahertz betrieben werden, vor­ zugsweise bei einer fest voreingestellten Frequenz. Dement­ sprechend wird die Wortleitungsspannung VPP um den für den Normalbetrieb vorgegebenen Zielwert variiert.

Während des Normalbetriebs (TM = 0) ist der Oszillator 207 durch die Logikeinrichtung 220 von der Ansteuerung der Tran­ sistoren 226, 227 abgetrennt. Die Logikeinrichtung 220 ist derart ausgeführt, daß der Widerstand 225 im Normalbetrieb kurzgeschlossen ist, während der Widerstand 224 nicht kurzge­ schlossen ist. Die am Ausgangsanschluß 239 erzeugte Wortlei­ tungsspannung VPP wird daher konstant auf einen Zielwert ein­ geregelt.

Der Spannungsgenerator 206 zur Erzeugung der negativen Sub­ stratvorspannung VBB ist in Fig. 4 dargestellt. Das Wider­ standsnetzwerk ist am Anschluß 252 mit dem von außen zuge­ führten Versorgungspotential VDD verbunden. Der Anschluß 251 des Widerstandsnetzwerks ist mit der zu erzeugenden Substrat­ vorspannung VBB verbunden, welche am Ausgang 250 der Span­ nungspumpe 253 anliegt. Die Logikeinrichtung 260 zur Ansteue­ rung der das Widerstandsnetzwerk schaltenden Transistoren entspricht der Ausgestaltung in Fig. 3. Im Unterschied zum Spannungsgenerator für die Wortleitungsspannung VPP schwingt der Oszillator 261 zur Erzeugung der Substratvorspannung VBB bei anderer Frequenz. Es ergibt sich dann der Spannungsver­ lauf 215 (Fig. 1).

Ein Spannungsgenerator zur Erzeugung der anderen intern gere­ gelten Versorgungsspannungen VINT, VBLEQ, VBLH, VPL ist in Fig. 5 dargestellt. Diese intern erzeugten Spannungen liegen innerhalb der von außen zugeführten Versorgungsspannung VDD, VSS. Im Unterschied zu den bisherigen Spannungsgeneratoren ist das Widerstandsnetzwerk an Anschlüssen 260, 261 an die Versorgungspotentiale VDD bzw. VSS angeschlossen. Die jewei­ lige zu erzeugende Spannung liegt am Ausgangsanschluß 262 der Gegentaktstufe 263, 264 an. Für die verschiedenen Spannungen sind die Widerstände des Widerstandsnetzwerks unterschiedlich dimensioniert. Die Plus-Eingänge der Differenzverstärker 265, 266 sind rückkopplungsweise an den Ausgangsanschluß 262 ange­ schlossen. Für die die unterschiedlichen Spannungen erzeugen­ den jeweiligen Spannungsgeneratoren sind verschiedene Oszil­ latoren 267 vorgesehen, um die Frequenzvariation während des Tests mit unterschiedlicher Frequenz zu betreiben.

Zusammenfassend festgestellt wird durch die Erfindung in ein­ facher Weise ein umfassender Test des Halbleiterspeichers er­ möglicht, der sämtliche Spannungsvariationen der durch inter­ ne Spannungsgeneratoren erzeugten Spannungen des Normalbe­ triebs nachbildet. Die variierten Spannungen werden auf dem Halbleiterspeicher selbst erzeugt und benötigen keinen Span­ nungsgenerator des Testautomaten. Im Normalbetrieb ist der die Ausgangsspannung frequenzweise verändernde Oszillator ab­ geschaltet, so daß der Spannungsgenerator auf den vorzugswei­ se mittleren Zielwert ausregelt. Die Erfindung ermöglicht ein umfassendes Testen des Halbleiterspeichers bei geringem Auf­ wand.

Bezugszeichenliste

101

,

119

Speicherzellen

102

Auswahltransistor

103

Speicherkondensator

104

,

105

Wortleitungen

106

,

107

Bitleitungen

108

,

109

Wortleitungstreiber

110

Zeilendecoder

120

Ausgleichsschaltung

121

Treiberschaltung

122

Spaltendecoder

201

, . . .,

206

Spannungsgeneratoren

207

, . . .,

212

Oszillatoren

213

, . . .,

215

Spannungssignale

140

Substrat

112

,

113

oberer/unterer Teil des Grabenkondensators

111

vergrabene Platte

221

, . . .,

225

Widerstände

226

,

227

Schalttransistoren

220

Logikeinrichtung

228

,

229

Differenzverstärker

232

,

233

Gegentaktstufe

235

Spannungspumpe

239

Spannungsanschluß

236

,

237

Anschlüsse für Versor­ gungspotentiale

250

Spannungsanschluß

253

Spannungspumpe

251

,

252

Anschlüsse für Versor­ gungspotential

260

Logikeinrichtung

261

Oszillator

267

Oszillator

263

,

264

Gegentaktstufe

265

,

266

Differenzverstärker
VINT, VBLEQ, VBLH, VPL, VBB, VPP interne Spannungen
VDD, VSS Versorgungsspannung
RADR Zeilenadresse
CADR Spaltenadresse

Claims (10)

1. Verfahren zum Testen eines Halbleiterspeichers, bei dem:
der Halbleiterspeicher in einen Testbetrieb versetzt wird,
ein im Halbleiterspeicher angeordneter Oszillator (207, 208, 209, 210, 211, 212) freigegeben wird,
in Abhängigkeit vom Oszillator eine variierende Spannung (VPP, VINT, VBLEQ, VBLH, VPL, VBB) erzeugt wird und
ein Funktionstest von Speicherzellen (101, 119) durchge­ führt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Funktionseinheiten des Halbleiterspeichers von mindestens zwei verschiedenen Spannungen versorgt werden, die von ver­ schiedenen Spannungsgeneratoren (207, 208, 209, 210, 211, 212) mit verschiedenen Frequenzen erzeugt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterspeicher dynamische Speicherzellen aufweist, die jeweils einen Auswahltransistor (102) umfassen, der gate­ seitig mit einer Wortleitung (104) verbunden ist und dessen gesteuerte Strecke an eine Bitleitung (106) angeschlossen ist und der ein Substrat (114) aufweist, daß die Wortleitung (104), die Bitleitung (106) und das Substrat (104) von jewei­ ligen Spannungsgeneratoren gesteuert werden, die Spannungen verschiedener Höhe erzeugen, und daß mindestens eine der Spannungen als variable Spannung in Abhängigkeit vom Oszilla­ tor mit vorgegebener Frequenz erzeugt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Speicherzellen jeweils einen Grabenkondensator (103) um­ fassen, der einen zum Transistor hin gerichteten oberen Teil (112) und einen zum Substratinneren hin gerichteten unteren Teil (113) umfaßt, dass der untere Teil (113) eine Elektrode des Kondensators (103) bildet, die mit einer Spannung (VPL) mit vorgegebener Frequenz versorgt wird.

5. Halbleiterspeicher zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, gekennzeichnet durch
einen Spannungsgenerator (201), der eine Widerstandskette (221, 222, 223, 224, 225) umfaßt, die an einen ersten und ei­ nen zweiten Anschluß (236, 237) für je ein Potential (VPP, VSS) angeschlossen ist; , und einen Schalter (226, 227), durch den einer der Widerstände (224, 225) kurzschließbar ist,

• - mindestens zwei Schalter (228, 229), die eingangsseitig an je einen Abgriff der Widerstandskette angeschlossen sind und die ausgangsseitig über eine Gegentaktstufe (232, 233) einen Anschluß (239) ansteuern, an dem die zu variierende Spannung anliegt.

6. Halbleiterspeicher nach Anspruch 5, dadurch gekennzeichnet, daß ein Oszillator (207) vorgesehen ist, dem ausgangsseitig eine Logikschaltung (220) nachgeschaltet ist, um den Oszillator (207) während des Testbetriebs über einen Steueranschluß der Schalter (226, 227) zu schalten und außerhalb des Testbe­ triebs abzuschalten.

7. Halbleiterspeicher nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Widerstandskette mindestens zwei Widerstände (224, 225) umfaßt, denen parallel je ein Schalter (226, 227) geschaltet ist, und daß die Logikeinrichtung (220) von einem den Testbe­ trieb repräsentierenden Signal (TM) ansteuerbar ist, derart, daß im Testbetrieb taktweise abwechselnd über die Schalter (224, 225) beide der Widerstände (224, 225) kurzgeschlossen und nicht kurzgeschlossen werden und daß außerhalb des Test­ betriebs nur einer der Widerstände (225) dauerhaft kurzge­ schlossen ist.

8. Halbleiterspeicher nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß eine von der Gegentaktstufe (232, 233) ansteuerbare Span­ nungspumpe (235) vorgesehen ist, deren ausgangsseitig erzeug­ bares Potential (VPP) an einen der Anschlüsse (236) der Wi­ derstandskette angelegt wird.

9. Halbleiterspeicher nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß der Halbleiterspeicher Speicherzellen (101, 119) umfaßt, die jeweils einen Auswahltransistor (102) umfassen, der gatesei­ tig an eine Wortleitung (104) angeschlossen ist und dessen gesteuerte Strecke an eine Bitleitung (106) angeschlossen ist, wobei der Auswahltransistor ein Substrat (114) aufweist, wobei die Wortleitung (104) die Bitleitung (106) und das Sub­ strat (114) von Spannungsgeneratoren gesteuert werden, die während des Testbetriebs von je einem Oszillator (207, 208, 209, 210, 211, 212) ansteuerbar sind, und daß die Oszillato­ ren für unterschiedliche Betriebsfrequenzen ausgelegt sind.

10. Halbleiterspeicher nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß die Spannungsgeneratoren mindestens zwei Differenzverstärker (228, 229) aufweisen, deren erster Eingangsanschluß (-) mit je einem verschiedenen Anschluß (230, 231) der Widerstands­ kette verbunden ist, mindestens zwei in Reihe zwischen An­ schlüssen für ein Versorgungspotential (VDD, VSS) geschaltete komplementäre Transistoren (232, 233), die eingangsseitig von je einem der Differenzverstärker (228, 229) ansteuerbar sind und deren Kopplungsknoten (234) an einen Anschluß (239) für die zu variierende Spannung (VPP) gekoppelt ist, und daß die zweiten Eingangsanschlüsse (+) der Differenzverstärker (228, 229) mit einem Anschluß für ein Referenzpotential (VREF) oder mit dem Kopplungsknoten der Transistoren verbunden sind.