DE10065747A1 - Schaltungsanordnung - Google Patents

Schaltungsanordnung

Info

Publication number
DE10065747A1
DE10065747A1 DE2000165747 DE10065747A DE10065747A1 DE 10065747 A1 DE10065747 A1 DE 10065747A1 DE 2000165747 DE2000165747 DE 2000165747 DE 10065747 A DE10065747 A DE 10065747A DE 10065747 A1 DE10065747 A1 DE 10065747A1
Authority
DE
Germany
Prior art keywords
substrate
arrangement according
circuit arrangement
circuit
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000165747
Other languages
English (en)
Inventor
Andrea Kux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000165747 priority Critical patent/DE10065747A1/de
Priority to EP01995582A priority patent/EP1346413A2/de
Priority to PCT/DE2001/004589 priority patent/WO2002054492A2/de
Priority to TW90130634A priority patent/TW544897B/zh
Publication of DE10065747A1 publication Critical patent/DE10065747A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Es ist vorgesehen, auf einem zweiten Substrat eine Sensoranordnung auszubilden, die einer Oberfläche eines ersten Substrats gegenüberliegend angeordnet ist. Damit wird feststellbar, ob die Anordnung aus erstem und zweiten Substrat aufgetrennt ist oder wurde.

Description

Die Erfindung betrifft eine Schaltungsanordnung bzw. ein Ver­ fahren zur Überprüfung der Echtheit einer solchen Schaltungs­ anordnung.
Integrierte Schaltungen weisen heutzutage eine Vielzahl von Daten auf. Werden diese Daten beziehungsweise die integrier­ ten Schaltungen in sicherheitsrelevanten Informationssystemen eingesetzt, besteht in zunehmendem Maße die Notwendigkeit, diese Daten zu schützen. Dies ist beispielsweise im sogenann­ ten e-commerce der Fall.
Um einen solchen Schutz vorzusehen, ist es bekannt, die Ober­ fläche der integrierten Schaltung flächig beziehungsweise me­ anderförmig oder auch in Streifenform metallisch abzudecken, um zu verhindern, daß auf optischem Wege oder mittels Abta­ sten von Schaltungsteilen, gespeicherte Daten oder über Lei­ tungsteile geführte Daten unautorisiert ausgegeben werden. Um einen solchen Schutz zu umgehen, ist es mittlerweile bereits gelungen, von der Rückseite des Substrats her, das die inte­ grierte Schaltung trägt, durch diesen hindurch mittels geeig­ neter hier nicht weiter beschriebener Verfahren Daten aus der integrierten Schaltung auszulesen. Um dies zu verhindern, werden erhebliche Anstrengungen unternommen, um ein Detektie­ ren von Daten über die Rückseite des Substrates zu verhin­ dern. Grundsätzlich ist es möglich auch hier eine metallische Schicht aufzutragen, jedoch kann diese leicht abgetragen wer­ den.
Der Erfindung liegt somit die Aufgabe zugrunde, einen Schutz einer integrierten Schaltung vorzusehen.
Diese Aufgabe wird durch die in Patenanspruch 1 bzw. 12 ange­ gebenen Mitteln bzw. Maßnahmen gelöst.
Dadurch, daß der auf dem zweiten Substrat ausgebildete Sensor einer Oberfläche des ersten Chips zugewandt ist, kann über diesen das ununterbrochene Vorhandensein des zweiten Sub­ strats überwacht werden. Dabei dient das zweite Substrat dem Schutz gegen ein unerlaubtes Auslesen von Daten. Das zweite Substrat kann sowohl der Vorder- als auch der Rückseite des zu schützenden Chips gegenüberstehen. Es kann auch doppelt ausgeführt sein und den zu schützenden Chip ähnlich einem Sandwich umgeben.
Vorteilhafte Ausgestaltung der Erfindung sind in den unterge­ ordneten Ansprüchen angegeben.
Durch das Ausbilden des Sensors in Form einer Vielzahl kapa­ zitiver Sensorelemente, kann mit hoher Auflösung das Vorhan­ densein des zweiten Substrats überprüft werden.
Sind die kapazitiven Sensorelemente mittels einer in einer Verbindungsebene angeordneten Schaltung verknüpft, so sind diese zumindest einzeln leicht auslesbar.
Ist in eine Vertikalverbindung zur integrierten Schaltung vorgesehen, so kann eine Auswertung von von den Sensorelemen­ ten erfaßten Signalen in der integrierten Schaltung selbst erfolgen. Auf diese Weise kann die integrierte Schaltung ih­ ren Schutz selbst überprüfen. Hierzu ist eine Verarbeitungs­ einrichtung innerhalb der integrierten Schaltung vorzusehen. Es ist vorteilhaft wenn die zweite Oberfläche Unebenheiten aufweist, um mittels der kapazitiven Sensorelemente die Lage­ genauigkeit besser feststellen zu können. Dabei ist es mög­ lich, diese Unebenheiten mittels eines Oxids einzuebnen, um eine bessere Verbindung herstellen zu können. Alternativ dazu kann anstelle der Unebenheiten oder in Kombination mit diesen ein anisotropisch leitender Kleber verwendet werden, da die­ ser selbst ein individuelles Muster ergibt, das mittels der kapazitiven Sensorelemente mit hoher Lagegenauigkeit auf eine ununterbrochene Verbindung beider Substrate hin überprüft werden kann.
Nachfolgend wird die Erfindung unter Bezugname auf die Zeich­ nung anhand von Ausführungsbeispielen einzeln erläutert. Es zeigen:
Fig. 1, ein erstes erfindungsgemäßes Ausführungsbeispiel,
Fig. 2, eine Modifikation des ersten erfindungsgemäßen Aus­ führungsbeispiels,
Fig. 3, ein zweites erfindungsgemäßes Ausführungsbeispiel,
Fig. 4, ein drittes erfindungsgemäßes Ausführungsbeispiel und
Fig. 5, ein Blockschaltbild zur Erläuterung der erfindungs­ gemäßen Grundfunktionen.
In Fig. 1 ist ein erstes Substrat 1, wie beispielsweise ein Halbleiterchip, dargestellt, an dessen einer ersten Oberflä­ che 2, gegenüberliegend einer zweite Oberfläche, eine inte­ grierte Schaltung 4 ausgebildet ist. Die zweite Oberfläche 2 weist wiederum Unebenheiten 5 auf. Diese Unebenheiten 5 sind im beschriebenen Ausführungsbeispiel Vertiefungen, die bei­ spielsweise zufällig erzeugt sind. Die Unebenheiten 5 können beispielsweise bei der üblichen Herstellung des Substrats 1 entstanden sein. Sie können jedoch auch gezielt durch Be­ strahlung mit einem Laserstrahl, auch in zufälliger Vertei­ lung, auf der Oberfläche entstanden sein.
Mittels eines Klebers 10 ist die erste Oberfläche 2 des er­ sten Substrates 1 mit einem zweiten Substrat 9 verbunden. An der Oberfläche des zweiten Substrates 9 ist zumindest teil­ weise ein Sensor ausgebildet, der in dem dargestellten Aus­ führungsbeispiel aus einer Vielzahl Sensorelemente 7 gebildet ist. Diese Sensorelemente sind kapazitive Elemente, das heißt an der Oberfläche des zweiten Substrates 9 sind die kapaziti­ ven Elemente in Form von einzelnen Kondensatorplatten ausge­ bildet. Die zweite Kondensatorplatte wird durch die erste Oberfläche des ersten Substrates 1 gebildet. In Abhängigkeit vom Dielektrikum, daß sich zwischen den so gebildeten Konden­ satorplatten ausbildet und dem Abstand der so gebildeten Kon­ densatorplatten, werden die einzelnen Sensorelemente bei vor­ gegebener Spannung mit unterschiedlicher Ladungsmenge aufge­ laden, beziehungsweise weisen nach einem einheitlich vorgege­ benem Aufladevorgang, unterschiedliche Spannungen auf.
Wieder Fig. 1 leicht zu entnehmen ist, werden die kapaziti­ ven Sensorelemente 7, die einer Unebenheit 5 gegenüber lie­ gen, weniger aufgeladen, als die kapazitiven Sensorelemente 7, die der ersten Oberfläche 2 des Substrates 1 zwischen den Unebenheiten Vertiefungen gegenüberliegen.
Als Variante dazu ist gemäß Fig. 2 Klebstoff in unterschied­ licher Menge mit in die Unebenheiten 5 gedrungen.
Geht man davon aus, daß wenn die Unebenheiten 5 nicht gezielt vollständig mit Klebstoff ausgefüllt sind, ist grundsätzlich jede Unebenheit 5 mit einer zufälligen Menge Klebstoff 10 ausgefüllt. Sind die Unebenheiten 5 zu dem zufällig auf der ersten Oberfläche des ersten Substrats 1 verteilt, so wird sich jede Anordnung gemäß Fig. 1 oder Fig. 2 von einer prinzipiell gleichen Anordnung darin unterscheiden, daß die Sensorelemente 7 unterschiedliche Kapazitäten aufweisen und somit unterschiedlich geladen werden. Dabei wird durch diese Verschiedenheiten jede entsprechende Anordnung eine individu­ elle Ladungsverteilung auf das kapazitiven Elementes 7 auf­ weisen.
Die kapazitiven Sensorelemente 7 sind nunmehr in einer Schal­ tungsanordnung, die in einer Verbindungsebenen 8 ausgebildet ist, miteinander verschaltet. Auf diese Weise können die ein­ zelnen kapazitiven Sensorelemente 7 einzeln oder in Gruppen angesteuert, beziehungsweise ausgelesen werden.
Dies ist vom Prinzip her in Fig. 5 dargestellt. Der Sensor 70 besteht aus einer Matrix von Sensorelementen 7, die an den Schnittpunkten von Zeilen- beziehungsweise Reihenleitungen angeordnet sind und die über die Schaltung 14 angesprochen werden. Ein Zugriff auf die Schaltung 14 ermöglicht es die individuelle Kapazitätsverteilung der Ladungsverteilung der Anordnung festzustellen. Ist sie festgestellt, so kann sie beliebig abgespeichert werden und zu einem späteren Zeitpunkt wieder verglichen werden.
Das bedeutet beispielsweise, wird die gemäß Fig. 1 bezie­ hungsweise Fig. 2 dargestellte Anordnung getrennt, um über die erste Oberfläche 2 des ersten Substrats die Schaltung be­ ziehungsweise Daten der integrierten Schaltung 4 zu analysie­ ren, so wird sich bei einem späteren Zusammenbau mit Sicher­ heit die individuelle Verteilung der kapazitiven Sensorele­ mente 7 bezüglich ihrer kapazitiven Eigenschaften eindeutig verändert haben. Es ist somit feststellbar, daß die Anordnung möglicherweise manipuliert wurde. Wie dargestellt ist, kann die Schaltung 14 über eine Vertikalverbindung 6 mit der inte­ grierten Schaltung 4 verbunden werden. Weist die integrierte Schaltung 4 einen Speicher und eine Verarbeitungslogik auf, so kann zu einem beliebigen Zeitpunkt ein einmal abgespei­ chertes Muster der individuellen Eigenschaften der kapaziti­ ven Sensorelemente 7, auf Veränderungen hin überprüfen. Es ist somit möglich, über die Verarbeitungseinrichtung 13 die integrierte Schaltung 4 derart zu steuern, daß sie nur solan­ ge betreibbar ist, wie die individuelle Verteilung der kapa­ zitiven Sensorelemente 7 mit einer einmal zuvor abgespeicher­ ten Verteilung übereinstimmt.
Aus herstellungstechnischen Gründen kann es vorteilhaft sein, daß die erste Oberfläche des ersten Substrats planarisiert werden muß. Hierzu wird beispielsweise eine Füllschicht 11 aufgetragen, die die Unebenheiten 5 ausfüllt und gegebenen­ falls, wie in Fig. 3 dargestellt, die gesamte Oberfläche planabdeckt. Auf diese Weise ist eine einheitliche ebene Oberfläche herstellbar. Ansonsten ist die Anordnung gemäß diesem zweiten Ausführungsbeispiel übereinstimmend mit den Anordnungen gemäß Fig. 1 und Fig. 2.
Im dritten Ausführungsbeispiel, daß in Fig. 4 dargestellt ist, wird grundsätzlich von einer ebenen ersten Oberfläche 2 des ersten Substrats 1 ausgegangen. Das erste und das zweite Substrat werden mit Hilfe eines anisotrop leitenden Klebers 12 miteinander verbunden. Der anisotrop leitende Kleber 12 weist leitende Partikel 12' auf, die in dem Klebematerial verteilt sind. Auch auf diese Weise wird ein individuelles Muster der einzelnen kapazitiven Sensorelemente 7 erzeugt wo­ bei hierbei der anisotrop leitende Kleber 12 gleichzeitig zum Verbinden der Schaltung 14 zum Erfassen der einzelnen Senso­ relemente, mit der Vertikalverbindung 6 verwendet wird.
Eine solche Anordnung läßt sich jedoch, wie leicht ersichtbar ist, auch mit Unebenheiten, wie gemäß Fig. 1 und Fig. 2 zu­ vor beschrieben, kombinieren.
Neben den erläuterten kapazitiven Sensorelementen, sind je­ doch auch andere Sensorprinzipien denkbar, wie beispielsweise Ultraschallelemente oder auch optische Elemente. Entscheidend für den Erfindungsgedanken ist allein, daß die Sensorelemente ein ausreichend feines Raster aufweisen, um die Individuali­ tät in der Anordnung herstellen zu können.
Wenn bei den zuvor beschriebenen Ausführungsbeispielen stets darauf Bezug genommen wurde, daß die Rückseite eines Halblei­ terchip geschützt werden soll, so ist die Erfindung jedoch nicht darauf beschränkt. Genauso ist es möglich die eine in­ tegrierte Schaltung tragende Seite zu schützen, oder den zu schützenden Chip ähnlich einem Sandwich beidseitig mit Senso­ relementen zu überwachen. Weiterhin ist es bereits bekannt mehrere integrierte Schaltungen tragende Halbleiterchips übereinander zu stapeln und die Teilschaltungen somit kubisch integriert zu einer Gesamtschaltung zusammenzufassen. Die erfindungsgemäße Anordnung kann auch dazu verwendet werden, das Vorhandensein, bzw. die Unversehrtheit eines solchen Chipsta­ pels zu überprüfen.
Zusätzlich wird noch darauf hingewiesen, daß sowohl das erste als auch das zweite Substrat in der heute üblichen Halblei­ tertechnologie, wie beispielsweise die Siliziumtechnologie, herstellbar sind. Es ist jedoch auch möglich, das eines oder beide Substrate in der noch nicht so weit verbreiteten Poly­ mertechnologie hergestellt sind.

Claims (13)

1. Schaltungsanordnung mit einem ersten Substrat (1), das in einer ersten Oberfläche (3) eine integrierte Schaltung (4) und gegenüberliegend eine zweite Oberfläche (2) aufweist und mit einem zweiten Substrat (9), das einer Oberfläche einen Sensor (7) aufweist, wobei das zweite Substrat (9) mit dem ersten Substrat (1) derart haftend verbunden ist, daß die Oberfläche des zweiten Substrats (9), das den Sensor (7) auf­ weist, einer der beiden Oberflächen (2, 3) des ersten Sub­ strats (1) zugewandt ist.
2. Schaltungsanordnung nach Anspruch 1, bei der der Sensor (7) aus einer Vielzahl von kapazitiven Sensorelementen (70) besteht.
3. Schaltungsanordnung nach Anspruch 2, bei der die kapazi­ tiven Sensorelemente (7) mittels einer in einer Verbindungse­ bene (8) ausbildeten Schaltung (14) verknüpft und zumindest einzeln erfaßbar sind.
4. Schaltungsanordnung nach Anspruch 3, bei der in der Ver­ bindungsebene (8) ausgebildete Schaltung (14) über eine Ver­ tikalverbindung (6) mit der integrierten Schaltung (5) ver­ bunden ist.
5. Schaltungsanordnung nach Anspruch 4, bei der die inte­ grierte Schaltung (4) eine Verarbeitungseinrichtung (13) zum Verarbeiten der aus dem Sensor (70) ausgelesenen Signale auf­ weist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, bei dem das erste Substrat (1) mit dem zweiten Substrat (9) klebend verbunden ist.
7. Schaltungsanordnung nach einem der vorher gehenden An­ sprüche, bei der die zweite Oberfläche Unebenheiten (5) aufweist.
8. Schaltungsanordnung nach Anspruch 7, bei der der die Un­ ebenheiten auf der zweiten Oberfläche (2) eine zufällige Verteilung aufweist.
9. Schaltungsanordnung nach Anspruch 7, 8 oder 9, bei der die Unebenheiten auf der zweiten Oberfläche (2) nicht zufällig erzeugt sind.
10. Schaltungsanordnung nach Anspruch 7, bei der die Uneben­ heiten (5) mittels eines Oxids geebnet sind.
11. Schaltungsanordnung nach einem der vorher gehenden An­ sprüche bei das erste Substrat (1) mit dem zweiten Sub­ strat (9) mittels eines anisotropen Klebers verbunden ist.
12. Verfahren zum Überprüfen der Echtheit einer Schaltungs­ anordnung nach einem der vorhergehenden Ansprüche, bei dem der Sensor das Muster der Oberfläche der er gegen­ übersteht abtastet und einer Vergleichseinrichtung zu­ führt und diese das erfaßte Muster mit einem -vorgegebe­ nen Muster vergleicht.
13. Verfahren nach Anspruch 11, bei dem das erfaßte Muster das erste Substrat individualisiert.
DE2000165747 2000-12-29 2000-12-29 Schaltungsanordnung Ceased DE10065747A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2000165747 DE10065747A1 (de) 2000-12-29 2000-12-29 Schaltungsanordnung
EP01995582A EP1346413A2 (de) 2000-12-29 2001-12-06 Schaltungsanordnung
PCT/DE2001/004589 WO2002054492A2 (de) 2000-12-29 2001-12-06 Schaltungsanordnung
TW90130634A TW544897B (en) 2000-12-29 2001-12-11 Circuit arrangement and method for checking the authenticity of said circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000165747 DE10065747A1 (de) 2000-12-29 2000-12-29 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE10065747A1 true DE10065747A1 (de) 2002-07-11

Family

ID=7669438

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000165747 Ceased DE10065747A1 (de) 2000-12-29 2000-12-29 Schaltungsanordnung

Country Status (4)

Country Link
EP (1) EP1346413A2 (de)
DE (1) DE10065747A1 (de)
TW (1) TW544897B (de)
WO (1) WO2002054492A2 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1391928A2 (de) * 2002-08-23 2004-02-25 Infineon Technologies AG Chipanordung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zweier benachbarter Halbleiterchips
DE10309614A1 (de) * 2003-03-05 2004-09-23 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung derselben
WO2004102662A1 (en) * 2003-05-08 2004-11-25 Honeywell International Inc. Microelectronic security coatings
US7388486B2 (en) 2006-01-05 2008-06-17 Honeywell International Inc. Method and system to detect tampering using light detector
US7429915B2 (en) 2005-04-20 2008-09-30 Honeywell International Inc. System and method for detecting unauthorized access to electronic equipment or components
US7436316B2 (en) 2006-01-05 2008-10-14 Honeywell International Inc. Method and system to detect tampering using light detector
US7495554B2 (en) 2006-01-11 2009-02-24 Honeywell International Inc. Clamshell protective encasement
US7671324B2 (en) 2006-09-27 2010-03-02 Honeywell International Inc. Anti-tamper enclosure system comprising a photosensitive sensor and optical medium
US7719419B2 (en) 2005-11-02 2010-05-18 Honeywell International Inc. Intrusion detection using pseudo-random binary sequences
US7796036B2 (en) 2006-11-30 2010-09-14 Honeywell International Inc. Secure connector with integrated tamper sensors
US8279075B2 (en) 2006-11-30 2012-10-02 Honeywell International Inc. Card slot anti-tamper protection system
US8284387B2 (en) 2007-02-08 2012-10-09 Honeywell International Inc. Methods and systems for recognizing tamper events

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3156947B1 (de) 2015-10-12 2020-01-01 Nxp B.V. Elektronische vorrichtung
EP3193281B1 (de) 2016-01-15 2019-11-13 Nxp B.V. Elektronische vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996030944A2 (de) * 1995-03-30 1996-10-03 Siemens Aktiengesellschaft Trägermodul

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2727226B1 (fr) * 1994-11-17 1996-12-20 Schlumberger Ind Sa Dispositif de securite actif a memoire electronique
FR2746962B1 (fr) * 1996-04-01 1998-04-30 Schlumberger Ind Sa Dispositif de securite d'une pastille semi-conductrice
TW381057B (en) * 1997-08-07 2000-02-01 Hitachi Ltd Semiconductor device
CA2254695A1 (en) * 1997-12-19 1999-06-19 John M. Todd Anti-theft alarm for portable electrically operated devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996030944A2 (de) * 1995-03-30 1996-10-03 Siemens Aktiengesellschaft Trägermodul

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238835A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung
EP1391928A3 (de) * 2002-08-23 2006-03-15 Infineon Technologies AG Chipanordung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zweier benachbarter Halbleiterchips
EP1391928A2 (de) * 2002-08-23 2004-02-25 Infineon Technologies AG Chipanordung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zweier benachbarter Halbleiterchips
DE10309614A1 (de) * 2003-03-05 2004-09-23 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung derselben
US7758911B2 (en) 2003-05-08 2010-07-20 Honeywell International Inc. Microelectronic security coatings
WO2004102662A1 (en) * 2003-05-08 2004-11-25 Honeywell International Inc. Microelectronic security coatings
US8211538B2 (en) 2003-05-08 2012-07-03 Honeywell International Inc. Microelectronic security coatings
US7429915B2 (en) 2005-04-20 2008-09-30 Honeywell International Inc. System and method for detecting unauthorized access to electronic equipment or components
US7719419B2 (en) 2005-11-02 2010-05-18 Honeywell International Inc. Intrusion detection using pseudo-random binary sequences
US7388486B2 (en) 2006-01-05 2008-06-17 Honeywell International Inc. Method and system to detect tampering using light detector
US7436316B2 (en) 2006-01-05 2008-10-14 Honeywell International Inc. Method and system to detect tampering using light detector
US7495554B2 (en) 2006-01-11 2009-02-24 Honeywell International Inc. Clamshell protective encasement
US7671324B2 (en) 2006-09-27 2010-03-02 Honeywell International Inc. Anti-tamper enclosure system comprising a photosensitive sensor and optical medium
US7796036B2 (en) 2006-11-30 2010-09-14 Honeywell International Inc. Secure connector with integrated tamper sensors
US8279075B2 (en) 2006-11-30 2012-10-02 Honeywell International Inc. Card slot anti-tamper protection system
US8284387B2 (en) 2007-02-08 2012-10-09 Honeywell International Inc. Methods and systems for recognizing tamper events

Also Published As

Publication number Publication date
WO2002054492A3 (de) 2003-02-13
EP1346413A2 (de) 2003-09-24
TW544897B (en) 2003-08-01
WO2002054492A2 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
DE102005047414B4 (de) Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
DE10065747A1 (de) Schaltungsanordnung
DE102013214437A1 (de) Dielektrische Schicht für Berührungssensorstapel
EP1567979B1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE19731983A1 (de) Kontaktlos betreibbarer Datenträger
DE3111516C2 (de)
DE19921231A1 (de) Fingerabdrucksensor für Chipkarte
DE10139382A1 (de) Chipkarte mit integriertem Fingerabdrucksensor
DE19901384A1 (de) Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur
DE4018688A1 (de) Verfahren zum schutz einer integrierten schaltung gegen das auslesen sensitiver daten
DE102021117633A1 (de) Silizium-durchkontaktierungs(tsv)-schlüssel zur überlagerungsmessung, sowie halbleitervorrichtung und halbleiterpackage mit tsv-schlüssel
DE3624852C2 (de)
WO2004109591A1 (de) Chipkartenmodul
EP0221351A1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
DE10140045A1 (de) IC-Chip mit Schutzstruktur
DE69931575T2 (de) Testanordnung für elektronische Speicherkarten
EP1421550B1 (de) Halbleiterschaltungsanordnung mit biometrischem sensor und auswerteeinheit
DE10139383A1 (de) Chipmodul
EP2722789A2 (de) Verfahren zum Nachweis der Echtheit eines tragbaren Datenträgers
EP1391928B1 (de) Chipanordung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zweier benachbarter Halbleiterchips
DE102004042187A1 (de) Chipkartenmodul für eine kontaklose Chipkarte mit Sicherheitsmarkierung
DE202012103287U1 (de) System zum Reduzieren der Auswirkungen parasitärer Kapazitäten bei einem Berührungssensor
EP2290590B1 (de) Portabler Datenträger
DE10210608C1 (de) Tragbarer Datenträger mit Display und Verfahren zu seiner Herstellung
DE10119782C1 (de) Verfahren zum Schutz eines IC vor Auslesen sicherheitsrelevanter Daten (Reverse-Engineering)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection