DE10055101A1 - Verfahren zur Herstellung von Lothöckern (Lot-Bumps) - Google Patents

Verfahren zur Herstellung von Lothöckern (Lot-Bumps)

Info

Publication number
DE10055101A1
DE10055101A1 DE10055101A DE10055101A DE10055101A1 DE 10055101 A1 DE10055101 A1 DE 10055101A1 DE 10055101 A DE10055101 A DE 10055101A DE 10055101 A DE10055101 A DE 10055101A DE 10055101 A1 DE10055101 A1 DE 10055101A1
Authority
DE
Germany
Prior art keywords
solder
opening
layer
mask
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10055101A
Other languages
English (en)
Inventor
Martin Warth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tesat Spacecom GmbH and Co KG
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10055101A priority Critical patent/DE10055101A1/de
Publication of DE10055101A1 publication Critical patent/DE10055101A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Erzeugen von Lotverbindungen aus Lotsystemen zweier oder mehrerer Metallsorten, bei welchem Halbleiterwafer (1) in ein Galvanikbad getaucht werden und die nachfolgenden Verfahrensschritte durchlaufen werden: DOLLAR A Zunächst wird eine lösliche Galvanisierungsgrundlage (25) auf eine Lotfläche (3) und einem Passievierungsabschnitt (4) eines Halbleiterwafers (1) aufgebracht. Danach erfolgt das Aufbringen einer strukturierten Lack- oder Polyimidmaske (22) auf die lösliche Galvanisierungsgrundlage (25). Innerhalb einer Öffnung (26) der Lack- oder Polyimidmaske (22) wird eine Metallschichtdicke (13) abgeschieden. Beim sich anschließenden Umschmelzen der Metallschichtdicke (13) zu einem sphärischen Körper (16) erfolgt ein Lösen der unter dieser verbliebenen löslichen Galvanisierungsgrundlage (31) an der Grenze der Passivierungsschicht (4).

Description

Technisches Gebiet
Das technische Gebiet bezieht sich auf die Aufbautechnik für Halbleiterbauelemente. Dort werden Lothöcker (Bumps) für das Löten von Bauelementen (Chips) auf Substrate benö­ tigt.
Häufig werden die Bauelemente kopfüber auf das Substrat montiert und dann als Flip-Chip bezeichnet. Bei diesem Montageverfahren werden Bumps entweder substratseitig oder chipseitig auf die Kontaktflächen (Lotpads) aufgebracht, danach der Chip auf dem Substrat plaziert und die Anordnung danach einem gemeinsamen Lötprozeß unterzogen. Es existie­ ren verschiedene Verfahren zur Herstellung der Lothöcker, so beispielsweise das Plazieren vorgefertigter Lotkugeln auf den Lotflächen, wobei dieses nur für große Kugeldurchmesser < 100 Mikrometer (µm) und geringe Stückzahlen kostengünstig anwendbar ist. Ein weite­ res Verfahren ist die galvanische Abscheidung von Lotschichten auf den Lotflächen. Bei diesem Verfahren werden die Bumps auf Wafer- oder Substratebene für Serienanwendun­ gen hergestellt.
Stand der Technik
Ein bisher industriell eingesetzter Verfahrensablauf zur galvanischen Herstellung von Lothöckern (Lotbumps) stellt sich wie folgt dar:
Im Ausgangszustand ist der fertig prozessierte Halbleiterwafer mit metallischen Lotflächen und einer die gesamte Oberfläche außer den Lotflächen abdeckenden Passivierungschicht versehen. Die Passivierungsschicht besteht vorzugsweise aus Siliziumnitrid oder organi­ schen Polymeren. Auf den Lotflächen wird je nach Art der Chip-Metallisierung eine Über­ gangsmetallisierung aufgebracht. Auf dieser wird eine ganzflächige Metallisierung als Gal­ vanisierungsgrundlage (Plating Base) aufgebracht. Diese Galvanisierungsgrundlage wird am Prozeßende auf der Waferfläche wieder weitgehend entfernt, beispielsweise durch ein Ätzverfahren. Sie bleibt lediglich unter den Lothöckern erhalten. Nach dem Aufbringen der Galvanisierungsgrundlage erfolgt das Aufbringen einer als Maske dienenden Lack- oder Polyimidschicht, die so strukturiert ist, daß exakt über den Lotflächen Öffnungen mit senk­ rechten Wänden entstehen. Danach wird der Halbleiterwafer in eine Halterung eingebracht und die Galvanisierungsgrundlage am Waferrand freigelegt und kontaktiert. Es schließt sich das Eintauchen der so beschaffenen Anordnung in ein Galvanikbad an, wobei eine Gleichspannung zwischen der Galvanisierungsgrundlage und der Badelektrode angelegt wird.
Die galvanische Abscheidung erfolgt nun im Bereich der Lacköffnungen der Lackmaske oder der Polyimidmaske über den Lotflächen. Nach Erreichen der gewünschten Metallisie­ rungsdicke in den Lacköffnungen wird der Halbleiterwafer aus dem Bad entnommen, ge­ spült und danach die Lackmaske oder die Polyimidmaske wieder entfernt.
Nach Entfernen der Galvanisierungsgrundlage erfolgt ein Ätzen, sei es trocken oder naß, in den außerhalb der Lotfläche liegenden Bereichen. In einem Umschmelzprozeß entsteht aus der mit einer zylindrischen Wandung gewachsenen Galvanikabscheidung ein sphärischer Lothöcker, dessen Oberfläche aufgrund der Oberflächenspannung der Schmelze annähernd kugelförmig ausgebildet wird. Die Grundfläche des sphärischen Lothöckers entspricht der Öffnung in der Lackmaske. Die sich einstellende Steighöhe des sphärisch konfigurierten Lothöckers wird durch das Verhältnis von Grundfläche zu Füllhöhe der Öffnung in der Lackmaske bestimmt.
Die Dicke der Lackmaske und damit die Höhe der senkrechten Wandung ist prozeßtech­ nisch begrenzt auf Werte unter 50 µm durch den Spin-On-Prozeß und die notwendige Be­ lichtungszeit.
Bei Lotsystemen mit lediglich einem Metalltyp oder bei binären Lotsystemen, die aus ei­ nem Bad gleichzeitig abgeschieden werden können (sogenannte Compoundbäder) ist es möglich, die Lothöckerhöhe dadurch zu erhöhen, daß die Lackmaske "überfüllt" wird. Die­ ses sogenannte "Overplating" ist z. B. bei PbSn-Systemen möglich. Sobald die senkrechte Wandhöhe der Lackmaske oder der Polyimidmaske bei der galvanischen Füllung über­ schritten wird, wächst die Galvanikstruktur pilzförmig weiter. Beim Weiterwachsen der Galvanikstruktur in Pilzform ist das Schichtwachstum jedoch nicht mehr so gut kontrol­ lierbar wie innerhalb der durch die Maske gegebenen Lacköffnung. Das Schichtwachstum hat hier lediglich eine Auswirkung auf das Lotvolumen und nicht auf die Steighöhe des sich ausbildenden Lothöckers. Die Lotzusammensetzung ist im wesentlichen durch das Bad vorgegeben. Nach dem Entfernen der Lackmaske bzw. der Polyimidmaske und dem Umschmelzprozeß wird auf diese Weise eine größere Lotkugelhöhe erreicht.
Das Overplating versagt jedoch bei Lotsystemen mit zwei oder mehreren Metallsorten, für die kein Compoundbad zur Verfügung steht. Bei diesen Systemen kann die Kugelgröße nicht durch das Overplating wegen des nicht kontrollierbaren Schichtwachstums erhöht werden. Bei Lotsystemen mit zwei oder mehr Metallsorten muß die Lotzusammensetzung durch eine Abfolge von genau definierten Einzelschichten eingestellt werden. Da das Schicht-Wachstum bei Overplating nicht gut kontrollierbar ist, kann dieses Verfahren nicht zur Volumenerhöhung bei Mehrfachschichtsystemen verwendet werden.
Darstellung der Erfindung
Mittels des erfindungsgemäß vorgeschlagenen Verfahrens besteht nunmehr die Möglich­ keit, die Höhe der sich einstellenden Lothöcker (Bumps), beispielsweise bei kugelförmig konfigurierten Lothöckern in ihrer Höhe zu beeinflussen. Dies ist insbesondere dann von Bedeutung, wenn Lotsysteme Anwendung finden, die zwei oder mehrere Metallsorten ein­ setzen, für die kein Compoundbad eingesetzt werden kann. Die Höhe des sphärischen Lothöckers kann durch das Einschmelzen einer löslichen Galvanisierungsgrundlage erheb­ lich verbessert werden, da verhindert wird, daß der sphärische Lothöcker an seiner Unter­ seite in die Breite zerfließt. Das unerwünschte, die Breite des Lothöckers vergrößernde Zerfließen des sphärischen Lothöckers wird durch die Unterbindung der Benetzungsmög­ lichkeit der abgeschiedenen Metallschichtdicke mit der die Lotfläche umgebenden Passi­ vierungsfläche erreicht.
Dadurch nimmt das gesamte Galvanikvolumen die Gestalt einer Kugel an, die an der Un­ terseite, im Bereich der Lotfläche eine Einschnürstelle aufweist, so daß die Steighöhe des sich ausbildenden kugelförmigen Lothöckers (Bumps) erheblich zunimmt, da das laterale Zerfließen, des Lothöckers unterbunden ist. Dadurch lassen sich gemäß des erfindungsge­ mäß vorgeschlagenen Verfahrens höhere Kugelhöhen erzielen, ferner kann mittels des Ver­ fahrens eine kontrollierte Volumenerhöhung bei Mehrfachschicht-Lotsystemen erzielt wer­ den.
Das beim "Overplating", d. h. dem Überfüllen der Öffnung in der Lack- oder Polyimidmas­ ke sich einstellende, ab Erreichen einer bestimmten Grenzhöhe pilzförmig zunehmendes Schichtwachstum, dessen Zunahme schlecht kontrollierbar ist, kann mittels des erfin­ dungsgemäß vorgeschlagenen Verfahrens umgangen werden.
Ein weiterer Vorteil des vorgeschlagenen Verfahrens ist die effektivere Nutzung der Gal­ vanikbäder, da zur Erreichung eines definierten Bumpvolumens bzw. einer definierten Bumphöhe eine geringere Galvanisierzeit benötigt wird. Die Erzeugung der Lackmaske kann mit einfachen Verfahren erfolgen, da geringe Füllhöhen und damit eine geringere Lackschichtdicke möglich ist.
Zeichnung
Anhand der Zeichnung wird die Erfindung nachstehend eingehender erläutert.
Es zeigt:
Fig. 1 bis 1.4 den Verfahrensablauf bei der Herstellung von Lothöckern (Bumps) auf galvanischem Wege
Fig. 2 die Draufsicht auf die Geometrie der in der Lack- oder Polyimidmaske ausgebildeten Öffnungen gemäß der Verfahrensschrittabfolge in den Fig. 1 bis 1.4,
Fig. 3 bis 3.4 die zu durchlaufende Verfahrenssequenz gemäß der vorliegenden Erfin­ dung und
Fig. 4 die Beschaffenheit der Öffnungen in der Lack- oder Polyimidmaske oberhalb des Halbleiterwafers gemäß der Verfahrensabfolge gemäß Fig. 3 bis 3.4.
Ausführungsvarianten
Aus der Figurensequenz von Fig. 1 bis 1.4 geht der Verfahrensablauf bei der Herstellung von Lothöckern (Bumps) auf galvanischem Wege näher hervor.
Fig. 1 zeigt einen mit Bezugszeichen 1 bezeichneten fertigprozessierten Halbleiterwafer, der an seiner Oberseite eine metallische Lotfläche (Metallpad) 3 enthält. An der Oberseite 2 des Halbleiterwafers 1 wird die Lotfläche 3 durch Passivierungsabschnitte 4 begrenzt, die an die Seitenflächen der metallischen Lotfläche 3 anstoßen. Fig. 1.1 zeigt den nachfol­ genden Verfahrensschritt, bei welchem eine Galvanisierungsgrundlage (Under Bump Me­ tallization UBM) auf die Passivierungsbereiche 4 sowie die metallische Lotfläche 3 aufge­ bracht wird.
Nach Prozeßende wird die Galvanisierungsgrundlage 5 weitestgehend von der Waferober­ fläche wieder entfernt. Die Passivierungsabschnitte 4, welche sich beidseits der aus metal­ lischem Material bestehenden Lotfläche 3 erstrecken, bestehen bevorzugt aus Siliziumni­ trid oder organischen Polymeren.
Gemäß Fig. 1.2 wird auf die Galvanisierungsgrundlage 5 eine Lack- oder Polyimidschicht 7 aufgebracht, in welche Öffnungen 9 eingebracht sind, die durch senkrecht sich nach oben erstreckende Wände 10 begrenzt sind. Die Wandhöhe der Wände 10 ist mit Bezugszeichen 11 bezeichnet, welches gleichbedeutend mit der maximalen Füllhöhe 18 der Öffnung 9 der Polyimid- oder Lackschicht 7 ist. Die Öffnung 9 stellt die Öffnung dar, in welcher sich im nachfolgenden Galvanisierungsschritt Metall abscheidet, bis eine gewünschte Metallisie­ rungsschichtdicke erreicht ist. Unterhalb der Galvanisierungsgrundlage 5 befindet sich die metallische Lotfläche 6, deren Seitenwände 10 von Passivierungsschichten 4 an der Ober­ seite 2 des Halbleiterwafers 1 begrenzt sind.
Der gemäß Fig. 1.2 beschaffene Halbleiterwafer I mit aufgebrachter Lack- oder Polyi­ midschichtmaske 7 wird in einer Halterung fixiert; die Galvanisierungsgrundlage 5 wird an den Rändern freigelegt und kontaktiert. Die so erhaltene Anordnung wird in ein Galvanik­ bad getaucht. Es folgt das Anlegen einer Gleichspannung zwischen der Galvanisierungs­ grundlage 5 und der Badelektrode des Galvanisierungsbades. Galvanische Abscheidung erfolgt nun in die Öffnungen 9 der Lack- oder Polyimidmaske 7 oberhalb der Lotfläche 3. Nach Erreichen der gewünschten Metallschichtdicke aus den Galvanikschichten 13.1 und 13.2 wird der Halbleiterwafer aus dem Galvanikbad entnommen, gespült und danach er­ folgt ein Entfernen der zuvor aufgebrachten Lack- oder Polyimidmaske 7.
In Fig. 1.4 ist der Halbleiterwafer 1 mit freigeätzter Waferfläche dargestellt. Durch einen Umschmelzprozeß entsteht aus der mit einer zylindrischen Wandung (vgl. Fig. 1.3) ge­ wachsenen Galvanikabscheidung 13 ein sphärisch konfigurierter Lothöcker 16, dessen Steighöhe 19 in bezug auf die Lotfläche 3, deren Durchmesser mit Bezugszeichen 20 be­ zeichnet ist, Fig. 1.4 entnommen werden kann. Die Oberfläche des sphärisch konfigu­ rierten Lothöckers 16 stellt sich aufgrund der Oberflächenspannung der Schmelze annä­ hernd kugelförmig ein. Die Grundfläche des sphärischen Lothöckers 16 entspricht der Öff­ nung 9 in der Lack- oder Polyimidmaske 7 (vgl. Darstellung Fig. 1.2 bzw. 1.3). Die sich einstellende Höhe des Lothöckers 19 sowie die Form wird durch das Verhältnis der Grund­ fläche der Öffnung 9 in bezug auf die Füllhöhe 18 der Öffnung 9 in der Lack- oder Polyi­ midmaske bestimmt. Mit Bezugszeichen 15 sind in Fig. 1.4 die weggeätzten Bereiche der Galvanisierungsgrundlage 5 bezeichnet, die sich lediglich als Grundfläche oberhalb der Lot­ fläche 3 befindet und die Basis des sphärischen Lotkörpers 16 darstellt. Mit Bezugszeichen 14 sind die Bereiche gekennzeichnet, in denen vorher die in der Höhe 8 (etwa 50 µm) sich erstreckende Lack- bzw. Polyimidmaske 22 aufgebracht war.
Aus der Darstellung gemäß Fig. 2 geht die Konfiguration der Lackmaske 22 aus einer Draufsicht näher hervor.
Die Maske 7, sei sie aus Lack oder Polyimid bestehend, ist mit kreisrund konfigurierten Öffnungen 17 versehen, deren Wandung mit Bezugszeichen 10 bezeichnet ist. Die Wan­ dung 10 erstreckt sich vertikal zur Zeichenebene nach oben. Der sich einstellende, aus der Verfahrenssequenz der Fig. 1 bis 1.4 erzeugbare sphärische Lothöcker 16 befindet sich an der Oberseite des hier lediglich schematisch wiedergegebenen Halbleiterwafers 1.
Aus der Darstellung gemäß der Figurensequenz 3 bis 3.4 geht die zu durchlaufende Verfah­ renssequenz gemäß der vorliegenden Erfindung näher hervor. Die Darstellung gemäß Fig. 3 entspricht im wesentlichen der Darstellung gemäß Fig. 1, so daß auf eine nähere Be­ schreibung verzichtet wird. Im Unterschied zur Darstellung gemäß der Fig. 1.1 wird ge­ mäß Fig. 3.1 in einem erfindungsgemäßen Verfahrensschritt eine lösliche Galvansie­ rungsgrundlage (UBM) 25 auf die Lotfläche 3 aufgebracht, die von zwei Passivierungsab­ schnitten 4 begrenzt ist. Neben einer direkten Nachbarschaft der Lotfläche 3 zu Passivie­ rungsabschnitten 4 ist es auch möglich, ein Teil der Lotfläche 3 unterhalb der angrenzen­ den Passivierungsschichtabschnitte 4 weiterzuführen und eine Öffnung innerhalb der Pas­ sivierungsschicht kleiner zu bemessen, als die Fläche der darunterliegenden Lotfläche 3 (Fig. 2, 4 gestrichelte Kreise). Die als lösliche Galvanisierungsgrundlage 25 verwendete Schicht umfaßt vorzugsweise die Metalle, die Bestandteil des mehrkomponentigen Lotsy­ stemes sind, welches zwei oder mehrere Metalltypen enthält, für die kein Compoundbad zur Verfügung steht. An das Aufbringen der löslichen Galvanisierungsgrundlage 25 schließt sich gemäß Fig. 3.2 in einem weiteren Verfahrensschritt das Aufbringen einer Lack- oder Polyimidschicht 7 an, welche eine Öffnung 26 enthält. Eine solcher Art konfi­ gurierte Lack- oder Poyimidmaske 22 umfaßt eine Wandungshöhe 10 sowie eine Öff­ nungsweite, die mit Bezugszeichen 27 bezeichnet ist, welche die Erstreckung der Lotfläche 3 deutlich übertrifft. Die freigelegte Grundfläche am Boden der Öffnung 26 in der Lack- oder Polyimidmaske 22 ist deutlich größer bemessen als die Fläche der Lotfläche 3, die beidseits von Passivierungsabschnitten 4 begrenzt ist.
Die gemäß Fig. 3.3 sich anschließende, im Galvanikbad erfolgende Abscheidung der Metallisierungsschichtdicke 13, aus den Galvanikschichten 13.1 und 13.2 erfolgt analog zu Fig. 1.3 der Figurensequenz von Fig. 1 bis Fig. 1.4 der Verfahrensabfolge aus dem Stande der Technik.
Vor dem Umschmelzvorgang gemäß der Fig. 3.4 erfolgt ein Ätzen der Galvanisierungs­ grundlage 5, nachdem die Lack- oder Polyimidmaske 22 von der Oberseite des Halbleiter­ wafers 1 entfernt worden ist. Im sich anschließenden Umschmelzprozeß werden die abge­ schiedenen Galvanikschichten 13.1 und 13.2 zu einem sich aufgrund der Oberflächenspan­ nungsverteilung kugelförmig ergebenden sphärischen Lothöcker 16 umgeschmolzen. Beim Umschmelzen löst sich die unterhalb des sphärischen Lothöckers 16 verbliebene lösliche Galvanisierungsgrundlage 25 auf. Die geschmolzene, nunmehr in den sphärischen Lothöc­ ker 16 integrierte lösliche Galvanisierungsgrundlage 25 ist in der Darstellung gemäß Fig. 3.4 mit Bezugszeichen 30 in Gestalt eines Doppelpfeiles bezeichnet. Durch das Um­ schmelzen, d. h. das Aufgehen des löslichen Galvanisierungsgrundlagenabschnittes 25 im sphärischen Lothöcker 16 erfolgt eine Entnetzung des sphärischen Lothöckers 16 von der Oberfläche der Passivierungsabschnitte 4 oberhalb der Oberseite 2 des Halbleiterwafers 1, so daß sich das gesamte Galvanikvolumen oberhalb der Lotfläche 3 an einer Ein­ schnürungsstelle 31 einschnürt, eine Kugelform annimmt und eine wesentlich höhere Steighöhe 28 des sphärischen Lothöckers 16 (Bumps) erzielbar ist. Verglichen mit der Ausbildung des sphärischen Lothöckers 16 gemäß Fig. 1.4 weist der in Fig. 3.4 darsge­ stellte sphärische Lothöcker 16 eine wesentlich höhere Steighöhe 28 auf. In Fig. 1.4 ist die Galvanisierungsgrundlage 5 nicht als lösliche Komponente des Lotsystems ausgeführt, weshalb sich keine Entnetzung in den Seitenbereichen des sphärischen Lotkörpers 16 den diese unterstützenden, neben der Lotfläche 3 angeordneten Passivierungsflächen 4, ein­ stellt.
Für Hochfrequenzanwendungen im Bereich von 5 GHz und größer ist es notwendig, den Abstand des Flip-Chips zum Substrat so groß zu halten, daß die Hochfrequenz- Chipeigenschaften durch die Wechselwirkung mit der Substratoberfläche nicht wesentlich beeinflußt werden (Vermeidung von "Detuning"). Je höher die Steighöhe 28 der sphä­ rischen Lothöcker 16 gesteigert werden kann, desto unkritischer ist die Gefahr von Wech­ selwirkungen von Substratoberfläche mit Chip. Der notwendige Chipabstand ist anwen­ dungsabhängig, sollte jedoch vorzugsweise < 50 µm betragen.
Die Kugelhöhe 28 läßt sich gemäß der folgenden empirischen Beziehung ermitteln:
hK = (0,477 F × h)0,33 mit
F = Grundfläche, h = Füllhöhe (Bezugszeichen 18).
Die Metallisierung der Lotfläche erfolgt mit 100 nm Platin und 300 nm Au, die Passivie­ rungsschicht 4 ist aus Si3N4 mit einer Öffnung von 50 µm rund beschaffen. Die Plating Base d. h. Galvanisierungsgrundlage besteht aus Sn und ist 100 nm dick; die Maske 22, sei sie aus Lack oder aus Polyimid bestehend, hat eine Dicke von 50 µm mit einer Galvanik­ öffnung 9 bzw. 26 von 100 µm und ist rund beschaffen. Die Dicke der Galvanikschicht 13.1 aus Gold beträgt 34 µm Gold, die Dicke der Galvanikschicht 13.2 beträgt 12 µm Sn. Das sich darauf einstellende Galvanikvolumen beträgt 361283 µm3 und die sich einstellen­ de Höhe 28 des sphärischen Lothöckers 16 beträgt ca. 100 µm. Aus dem Umschmelzen der Galvanisierungsgrundlage 5 aus Zinn, der ersten Galvanikschicht 13.1 aus Gold und der zweiten Galvanikschicht 13.2 aus Zinn, ergibt sich nach dem Umschmelzung eine Legie­ rung AuSn mit einer Zusammensetzung von 80 : 20.
Mittels des erfindungsgemäß vorgeschlagenen Verfahrens läßt sich bei Lotsystemen mit zwei oder mehr Metallsorten, für die kein Compoundbad zur Verfügung steht, die Kugel­ höhe 28 signifikant erhöhen. Mit dem erfindungsgemäß vorgeschlagenen Verfahren kann das schwierige Schichtwachstum bei "Overplating" umgangen werden, so daß sich mit dem erfindungsgemäß vorgeschlagenen Verfahren eine Alternative zur Volumenerhöhung bzw. Abstandssteigerung bei Mehrfachschichtsystemen aus zwei oder mehr Metalltypen reali­ sieren läßt. In bevorzugter Ausgestaltung des erfindungsgemäß vorgeschlagenen Verfah­ rens sind die in der löslichen Galvanisierungsgrundlage 25 enthaltenen Metalle vorzugs­ weise Bestandteil des Lotsystems aus zwei oder mehreren Metallsorten.
Aus Fig. 4 geht die Beschaffenheit der Öffnungen der Lack- oder Polyimidmaske ober­ halb des Halbleiterwafers gemäß der Verfahrenssequenz in den Fig. 3 bis 3.4 näher hervor.
Die erfindungsgemäß vorgeschlagenen Verfahren in der Lack- oder Polyimidmaske 7 kon­ figurierten Öffnungen 26 können beispielsweise auch elliptisch konfiguriert sein. Neben der Form einer Ellipse stehen selbstverständlich auch andere Geometrien zur Verfügung, wenn lateral nicht genügend Platz zur Verfügung steht. Die Längsachse der elliptisch kon­ figurierten Öffnungen 26 gemäß der Darstellung aus Fig. 4 ist mit Bezugszeichen 27 be­ zeichnet, während die senkrecht zur Zeichenebene verlaufenden Seitenwände der Öffnun­ gen 26 mit Bezugszeichen 10 bezeichnet sind. Der sich einstellende sphärische Lothöcker 16 steht - hier schematisch wiedergegeben - auf der Oberfläche des Halbleiterwafers 1 aus und ist im Bereich der ihn unterstützenden Lotfläche 3 am Halbleiterwafer von einer Ein­ schnürstelle 31 umgeben, welche die Kugelhöhe des kugelförmig konfigurierten Lothöc­ kers 16 positiv beeinflußt.
Bezugszeichenliste
1
Halbleiterwafer
2
Waferoberfläche
3
Lotfläche (Metallpad)
4
Passivierungsschicht
5
Galvanisierungsgrundlage (UBM)
6
Lotflächenseitenwand
7
Lackschicht/Polyimidschicht
8
Schichtstärke
9
Öffnung
10
Wandung
11
Wandhöhe
12
galvanische Abscheidung
13
Metalldicke
13.1
erste Galvanikschicht
13.2
zweite Galvanikschicht
14
entfernte Maske
15
entfernte Galvanikgrundlage (UBM)
16
sphärischer Lothöcker
17
Grundflächenmaske
18
Füllhöhemaske
19
Kugelhöhe
20
Lotflächenerstreckung
21
Rest UBM-Erstreckung
22
Lackmaske
23
Geometrie
24
Querschnitt Wafer/sphärischer Lothöcker
25
lösliche Galvanisierungsgrundlage (UBM)
26
Öffnung
27
Öffnungsweite
28
Lothöckerhöhe
29
Erstreckung Lotfläche
30
geschmolzene Galvanisierungsgrundlage
25
31
Einschnürung
32
Kugeloberfläche
33
freigelegte Grundfläche

Claims (10)

1. Verfahren zur Erzeugung von Lotverbindungen aus Lotsystemen zweier oder meh­ rerer Metallsorten, bei welchem ein Halbleiterwafer (1) in ein Galvanikbad getaucht wird mit nachfolgenden Verfahrensschritten:
  • - dem Aufbringen einer löslichen Galvanisierungsgrundlage (25) auf eine Lot­ fläche (3) und einer Passivierungsschicht (4) an einen Halbleiterwafer (1)
  • - dem Aufbringen einer strukturierten Lack- oder Polyimidmaske (22) auf die lösliche Galvanisierungsgrundlage (25),
  • - dem Abscheiden einer Metallschichtdicke (13) aus Metallschichten (13.1, 13.2) innerhalb einer Öffnung (26) der Lack- oder Polyimidmaske (22),
  • - und dem beim Umschmelzen der Metallschichtdicke (13) zu einem sphärischen Körper (16) erfolgenden Lösen der unter diesem verbliebenen löslichen Galva­ nisierungsgrundlage (25) an der Passivierungssicht (4).
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Metalle der lös­ lichen Galvanisierungsgrundlage (25) Bestandteil des Lotsystems zweier oder meh­ rerer Metallsorten sind.
3. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß eine Öffnung (26) in­ nerhalb der Lack- oder Polyimidmaske (22) größer bemessen ist als die Öffnung in der Passivierungsschicht (4) bemessen ist.
4. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Öffnung (26) in­ nerhalb der Lack- oder Polyimidmaske (22) kreisrund ist.
5. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, daß die Öffnung (26) in­ nerhalb der Lack- oder Polyimidmaske (22) von elliptischer Form ist.
6. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, daß die lange Halbachse (27) der Öffnung (26) die Lotfläche (3) überdeckt und bis zu den Passivierungsab­ schnitten (4) reicht.
7. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß der die Lotfläche (3) überdeckende Abschnitt der löslichen Galvanisierungsgrundlage (25) die sphä­ fischen Lothöcker (16) von den Passivierungsabschnitten (4) trennt.
8. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß nach dem Entfernen der Lack- oder Polyimidmaske (22) die freiliegende Grundschicht (33) geätzt wird.
9. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß durch Umschmelzen der abgeschiedenen Metallschichten (13.1, 13.2) die die Lotfläche (3) überdeckende Galvanisierungsgrundlage (25) geschmolzen wird, wodurch die Steighöhe (28) des sphärischen Lothöckers (16) aufgrund der Entnetzung über der Passivierungsschicht (4) angehoben wird.
10. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß durch die Entnetzung der abgeschiedenen Metallschichten (13.1, 13.2) ein sphärischer Lotkörper (16) in Kugelform (32) geformt wird, der im Bereich der Lotfläche (29) eine Einschnür­ stelle (31) aufweist.
DE10055101A 2000-11-07 2000-11-07 Verfahren zur Herstellung von Lothöckern (Lot-Bumps) Withdrawn DE10055101A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10055101A DE10055101A1 (de) 2000-11-07 2000-11-07 Verfahren zur Herstellung von Lothöckern (Lot-Bumps)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10055101A DE10055101A1 (de) 2000-11-07 2000-11-07 Verfahren zur Herstellung von Lothöckern (Lot-Bumps)

Publications (1)

Publication Number Publication Date
DE10055101A1 true DE10055101A1 (de) 2002-05-08

Family

ID=7662401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10055101A Withdrawn DE10055101A1 (de) 2000-11-07 2000-11-07 Verfahren zur Herstellung von Lothöckern (Lot-Bumps)

Country Status (1)

Country Link
DE (1) DE10055101A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243834B2 (en) * 2003-03-31 2007-07-17 Sanyo Electric Co., Ltd. Metal mask and method of printing lead-free solder paste using same
DE102008044106A1 (de) 2008-11-27 2010-06-02 Robert Bosch Gmbh Verfahren zum Aufbringen von Bumps auf einem Substrat

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7243834B2 (en) * 2003-03-31 2007-07-17 Sanyo Electric Co., Ltd. Metal mask and method of printing lead-free solder paste using same
DE102008044106A1 (de) 2008-11-27 2010-06-02 Robert Bosch Gmbh Verfahren zum Aufbringen von Bumps auf einem Substrat

Similar Documents

Publication Publication Date Title
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE4446881C2 (de) Durchgangslochstruktur und ihr Herstellungsverfahren
DE10243961A1 (de) Metallfüllverfahren und Gegenstand aufweisend metallgefüllte Löcher
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE102005028951A1 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung und Verfahren zur Herstellung derselben
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE3702354A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
EP0781186B1 (de) Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102017215797B4 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE10148460A1 (de) Verfahren und Vorrichtung zur Herstellung eines metallischen Bondhügels mit vergrößerter Höhe
DE10055101A1 (de) Verfahren zur Herstellung von Lothöckern (Lot-Bumps)
DE69232606T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
EP1687846A1 (de) Verfahren zum galvanisieren und kontaktvorsprungsanordnung
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
EP2095698A1 (de) Verfahren zur herstellung von durchkontaktierungen und leiterbahnen
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102019103355A1 (de) Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur
DE102014118941A1 (de) Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau
DE10157205A1 (de) Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE102006016090B4 (de) Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: TESAT-SPACECOM GMBH & CO.KG, 71522 BACKNANG, DE

8139 Disposal/non-payment of the annual fee