DE10050487A1 - Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten - Google Patents

Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten

Info

Publication number
DE10050487A1
DE10050487A1 DE10050487A DE10050487A DE10050487A1 DE 10050487 A1 DE10050487 A1 DE 10050487A1 DE 10050487 A DE10050487 A DE 10050487A DE 10050487 A DE10050487 A DE 10050487A DE 10050487 A1 DE10050487 A1 DE 10050487A1
Authority
DE
Germany
Prior art keywords
solder
wafer
ubm layer
forming
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10050487A
Other languages
English (en)
Inventor
Wen Lo Shieh
Huang Ning
Chuang Yung Cheng
Chen Hui Pin
Chiang Hua Wen
Chang Chuang Ming
Tu Feng Chang
Huang Fu Yu
Chang Hsuan Jui
Hu Chia Chieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Publication of DE10050487A1 publication Critical patent/DE10050487A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zum Ausbilden von Metallerhebungen auf einem Wafer, das die Schritte umfaßt: Aufkleben eines Kunststoffbandes (2a) auf die Oberseite des Wafer (1); Stanzen von Löchern durch das Kunststoffband (2a), um oberhalb der Unter-Erhebung-Metallschicht (12) ein Blindloch (2a1) im Kunststoffband (2a) auszubilden; Einfüllen einer Lotpaste (5) in das Blindloch (2a1) mittels eines Schiebers (4); Schmelzen und anschließendes Abkühlen der Lotpaste (5) zu einem Lotblock (6); Entfernen des Kunststoffbandes (2a), um den Lotblock (6) freizulegen; und Schmelzen des Lotblocks (6), um eine kugelförmige Loterhebung (7) auszubilden.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten.
Ball-Grid-Array (BGA), Chip-Size/Scale-Package (CSP) und Flip-Chip sind die bekanntesten neuentwickelten Kapselungstechniken, wobei diese Techni­ ken häufig auf dem Flip-Chip-Montagetechnikprozeß beruhen. Die wichtigste Bedeutung des Flip-Chip-Montagetechnikprozesses besteht darin, daß der Chip zuerst umgedreht wird und anschließend mit seiner oberen Oberfläche über Metalleiter auf einem Substrat befestigt wird. Die Metalleiter werden im allgemeinen als Metallerhebungen bezeichnet, die in Produkten der Massen­ produktion weitverbreitet sind, da sie in der Herstellung zuverlässiger sind als andere Mittel. Die kostengünstige Erhebungausbildungstechnik zum Ausbil­ den der Metallerhebungen nutzt den stromlosen Ni/Au-Prozeß, um zuerst eine Unter-Erhebung-Metallschicht (UBM-Schicht) auszubilden, und implantiert anschließend darauf metallische Erhebungen.
Wie in den Fig. 1a-1h gezeigt, wird zuerst eine UBM-Schicht 12 auf der Elektrodenanschlußfläche auf der Oberseite des Wafers 1 mittels des stromlo­ sen Ni/Au-Verfahrens ausgebildet. Anschließend wird eine Schicht eines Photoresistmittels 2 auf der Oberseite des Wafers 1 aufgebracht und erwärmt. Anschließend wird eine Maske 3 über dem Wafer 1 angeordnet und belichtet, um ein Blindloch 21 über der UBM-Schicht 12 auszubilden. Anschließend wird Lotpaste 5 in das Blindloch 21 mittels eines Schiebers 4 eingefüllt und erwärmt, um sie zu schmelzen und anschließend zu einem Lotblock 6 abzu­ kühlen. Anschließend wird das Photoresistmittel 2 mittels eines chemischen Mittels entfernt und es wird eine Reinigung durchgeführt, um den vorstehen­ den Lotblock 6 freizulegen. Schließlich wird der vorstehende Lotblock 6 wei­ ter erwärmt, um eine kugelförmige Loterhebung 7 auszubilden.
Das Photoresistmittel, die Belichtung und die Entfernung des Photoresistmit­ tels bewirken jedoch in einem solchen Verfahren viele Nachteile. Erstens, es ist erforderlich, eine gewisse Zeitperiode zum Trocknen des Photoresistmittels vorzusehen. Außerdem ist eine Maske für die Belichtungsprozedur erforder­ lich, wodurch die Kosten erhöht werden. Ferner muß das Photoresistmittel mittels eines chemischen Mittels entfernt werden, was das Verfahren kompli­ zierter macht, eine längere Zeitspanne zum Abschließen des Verfahrens erfor­ dert und somit die Herstellungskosten erhöht.
Es ist daher die Aufgabe der Erfindung, ein Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten zu schaffen, das die obenerwähnten Nachteile des Standes der Technik beseitigt.
Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; es zeigen:
Fig. 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h die bereits erwähnten Ansichten eines Herstellungsprozesses des Standes der Technik zum Ausbilden metallischer Erhebungen auf Wafern;
Fig. 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h ein Verfahren zum Ausbilden metallischer Erhebungen auf einem Wafer gemäß der Erfindung; und
Fig. 3a, 3b, 3c, 3d, 3e, 3f, 3g, 3h ein Verfahren zum Ausbilden metallischer Erhebungen auf einem Substrat gemäß der Erfindung.
Das Verfahren zum Ausbilden von Metallerhebungen auf Wafern oder Sub­ straten gemäß der Erfindung umfaßt im wesentlichen die Schritte des Klebens eines Kunststoffbandes auf die obere Oberfläche eines Wafers, das Ausbilden eines Blindloches im Kunststoffband mittels Laser, das Einfüllen einer Lotpa­ ste in das Blindloch mittels eines Schiebers, das Schmelzen und Abkühlen der Lotpaste zu einem Lotblock, das Entfernen des Kunststoffbandes und das Schmelzen des Lotblocks, um eine kugelförmige Loterhebung auszubilden.
Wie in den Fig. 2a-2h gezeigt, umfaßt das Verfahren zum Ausbilden von Me­ tallerhebungen auf Wafern oder Substraten gemäß der Erfindung folgende Schritte:
Ausbilden einer Unter-Erhebung-Metallschicht (UBM) 12 auf einer Elektrodenanschlußfläche 11 auf der Oberseite einer Wafers 1 mittels stromlo­ sem Ni/Au-Prozeß (siehe Fig. 2a);
Aufkleben eines wärmebeständigen und stationären Kunststoffbandes 2a auf die Oberseite des Wafers 1 (siehe Fig. 2b);
Stanzen von Löchern durch das Kunststoffband 2a oberhalb der Unter- Erhebung-Metallschicht 12 mittels Laser (siehe Fig. 2c);
Ausbilden eines Blindloches 2a1 im Kunststoffband 2a oberhalb der Unter-Erhebung-Metallschicht 12 (siehe Fig. 2d);
Einfüllen von Lotpaste 5 in das Blindloch 2a1 mittels eines Schiebers 4 (siehe Fig. 2e);
Schmelzen und anschließendes Abkühlen der Lotpaste 5 zu einem Lot­ block 6 (siehe Fig. 2f);
Entfernen des Kunststoffbandes 2a, um den Lotblock 6 freizulegen (siehe Fig. 2g); und
Schmelzen und anschließendes Abkühlen des Lotblocks 6, um eine kugelförmige Loterhebung 7 auszubilden.
Es ist jedoch zu beachten, daß die Ausbildung der UBM-Schicht 12 nicht auf den stromlosen Ni/Au-Prozeß beschränkt ist und durch ein beliebiges anderes bekanntes Mittel erreicht werden kann.
Folglich nutzt die Erfindung den Schritt des Aufklebens des Kunststoffbandes anstelle des Auftragens eines Photoresistmittels im herkömmlichen Verfahren, wodurch die für das Trocknen des Photoresistmittels erforderliche Zeitspanne eliminiert wird. Außerdem nutzt die Erfindung einen Laser, um Löcher in das Kunststoffband zu stanzen, um ein Blindloch auszubilden, und entfernt an­ schließend das Kunststoffband, nachdem die Lotpaste geschmolzen und zu einem Lotblock abgekühlt worden ist, anstelle der Nutzung einer Maske und der Verarbeitung des Photoresistmittels mit einer Belichtung, um ein Blind­ loch auf dem Wafer auszubilden, wodurch die Kosten für die Maske eliminiert werden und die für die diese Prozedur erforderliche Zeitspanne deutlich redu­ ziert wird.
Die Erfindung kann ferner verwendet werden, um Metallerhebungen auf ei­ nem Substrat auszubilden. Wie in den Fig. 3a-3h gezeigt, umfaßt das Verfah­ ren zum Ausbilden von Metallerhebungen auf einem Substrat die Schritte:
Ausbilden einer Kupferschaltung auf einem Substrat 8 (siehe Fig. 3a);
Aufkleben eines wärmebeständigen und stationären Kunststoffbandes 83 auf die Oberseite des Substrats 8 (siehe Fig. 3b);
Stanzen von Löchern durch das Kunststoffband 83 oberhalb der Kupfer­ schaltung 82 mittels Laser (siehe Fig. 3c);
Ausbilden eines Blindloches 831 im Kunststoffband 83 oberhalb der Kupferschaltung 82 (siehe Fig. 3d);
Einfüllen von Lotpaste 85 in das Blindloch 831 mittels eines Schiebers 84 (siehe Fig. 3e);
Schmelzen und anschließendes Abkühlen der Lotpaste 85 zu einem Lot­ block 86 (siehe Fig. 3f);
Entfernen des Kunststoffbandes 83, um den Lotblock 86 freizulegen (siehe Fig. 3g); und
Schmelzen und anschließendes Abkühlen des Lotblocks 86, um eine kugelförmige Loterhebung 87 auszubilden.

Claims (2)

1. Verfahren zum Ausbilden von Metallerhebungen auf einem Wafer, gekennzeichnet durch die Schritte:
Ausbilden einer Unter-Erhebung-Metallschicht (12) auf einer Elektrodenanschlußfläche (11) auf der Oberseite eines Wafers (1);
Aufkleben eines Kunststoffbandes (2a) auf die Oberseite des Wafers (1);
Stanzen von Löchern durch das Kunststoffband (2a) oberhalb der Unter- Erhebung-Metallschicht (12) mittels Laser;
Ausbilden eines Blindloches (2a1) im Kunststoffband (2a) oberhalb der Unter-Erhebung-Metallschicht (12);
Einfüllen einer Lotpaste (5) in das Blindloch (2a1) mittels eines Schie­ bers (4);
Schmelzen und anschließendes Abkühlen der Lotpaste (5) zu einem Lotblock (6);
Entfernen des Kunststoffbandes (2a), um den Lotblock (6) freizulegen; und
Schmelzen des Lotblocks (6), um eine kugelförmige Loterhebung (7) auszubilden.
2. Verfahren zum Ausbilden von Metallerhebungen auf einem Substrat, gekennzeichnet durch die Schritte:
Ausbilden der Kupferschaltung (82) auf einem Substrat (8);
Aufkleben eines Kunststoffbandes (83) auf eine Oberseite des Substrats (8);
Stanzen von Löchern durch das Kunststoffband (83) oberhalb der Kupferschaltung (82) mittels Laser;
Ausbilden eines Blindloches (831) im Kunststoffband (83) oberhalb der Kupferschaltung (82);
Einfüllen einer Lotpaste (85) in das Blindloch (831) mittels eines Schie­ bers (84);
Schmelzen und anschließendes Abkühlen der Lotpaste (85) zu einem Lotblock (86);
Entfernen des Kunststoffbandes (83), um den Lotblock (86) freizulegen; und
Schmelzen und anschließendes Abkühlen des Lotblocks (86), um eine kugelförmige Loterhebung (87) auszubilden.
DE10050487A 2000-05-04 2000-10-12 Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten Withdrawn DE10050487A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089108707A TW444258B (en) 2000-05-04 2000-05-04 Manufacturing method of printed bump on semiconductor wafer or substrate

Publications (1)

Publication Number Publication Date
DE10050487A1 true DE10050487A1 (de) 2001-11-08

Family

ID=21659628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10050487A Withdrawn DE10050487A1 (de) 2000-05-04 2000-10-12 Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten

Country Status (4)

Country Link
JP (1) JP2001319942A (de)
DE (1) DE10050487A1 (de)
FR (1) FR2808620A1 (de)
TW (1) TW444258B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482547A2 (de) * 2003-05-27 2004-12-01 Xerox Corporation Abstandshalter/Maske für eine elektische Verbindung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503309A (ja) 2008-09-16 2012-02-02 アギア システムズ インコーポレーテッド 改良された機械的特性を有するＰｂフリーのハンダ・バンプ
CN103915355B (zh) * 2013-12-05 2017-01-25 通富微电子股份有限公司 封装结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482547A2 (de) * 2003-05-27 2004-12-01 Xerox Corporation Abstandshalter/Maske für eine elektische Verbindung

Also Published As

Publication number Publication date
JP2001319942A (ja) 2001-11-16
TW444258B (en) 2001-07-01
FR2808620A1 (fr) 2001-11-09

Similar Documents

Publication Publication Date Title
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
DE19735904A1 (de) Verfahren zum Bestücken eines Leiterrahmens
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
DE102014117683A1 (de) Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10050487A1 (de) Verfahren zum Ausbilden von Erhebungen auf Wafern oder Substraten
DE102017215797B4 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10051140A1 (de) Verfahren zum Ausbilden zylindrdischer Erhebungen auf einem Substrat für integrierte Schaltungen
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102006006561B4 (de) Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls
DE2436600A1 (de) Verfahren zur erzielung einer oberflaechenstabilisierenden schutzschicht bei halbleiterbauelementen
DE10106492A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee