JP2001319942A - 半導体装置製造方法 - Google Patents

半導体装置製造方法

Info

Publication number
JP2001319942A
JP2001319942A JP2000332837A JP2000332837A JP2001319942A JP 2001319942 A JP2001319942 A JP 2001319942A JP 2000332837 A JP2000332837 A JP 2000332837A JP 2000332837 A JP2000332837 A JP 2000332837A JP 2001319942 A JP2001319942 A JP 2001319942A
Authority
JP
Japan
Prior art keywords
tin
adhesive tape
synthetic adhesive
wafer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000332837A
Other languages
English (en)
Inventor
Wen-Lo Hsien
文樂 謝
Chuang Yung Cheng
永成 荘
Huang Ning
寧 黄
Chen Hui Pin
慧萍 陳
Chiang Hua Wen
華文 蒋
Chang Chuang Ming
衷銘 張
豊昌 ▲余▼
Tu Feng Chang
Huang Fu Yu
富裕 黄
Chang Hsuan Jui
軒睿 張
Hu Chia Chieh
嘉傑 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Publication of JP2001319942A publication Critical patent/JP2001319942A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体のウェーハまたは基板上に突起を印刷
する製造方法を提供する。 【解決手段】 （ａ）ウェーハ１表面のアルミ１１上に
無メッキニッケル／ゴールド法を応用してＵＢＭ層１２
を形成する）。（ｂ）ウェーハ１の表面に合成接着テー
プ２ａを覆い貼る。（ｃ）合成接着テープ２ａの上側適
当位置（ＵＢＭ層１２に相対する位置）にレーザ孔開け
を行う。（ｄ）レーザ孔開けされれば合成接着テープ２
ａに盲孔２ａ１が開けられる。（ｅ）塗付板４を使って
錫ペースト５を盲孔２ａ１内に塗り込む。（ｆ）高温廻
し溶接を経て錫ペースト５は熔けて錫錠６になる。
（ｇ）さらにその合成接着テープ２ａを剥がし取り、ウ
ェーハ１上の突起した錫錠６だけが残される。（ｈ）二
回目の高温廻し溶接処理の後、その錫錠６はＵＢＭ層１
２上に球形の錫玉７を形成する。この製造工程により、
快速便利あり、製造時間を大量に節約することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造方
法に関し、特に半導体のウェーハまたは基板上に突起を
印刷する製造方法に関する。
【０００２】
【従来の技術】新しい世代の高級パッケージ技術はボー
ルグリッドアレー（ＢＧＡ）、チップサイズパッケージ
（ＣＰＳ）、フリップチップ技術を主流とし、これら技
術は主としてフリップチップのパッケージング技術を主
流としている。広義的フリップチップ技術は概してチッ
プを反転し、正面を下向きにした方法で金属導体と基板
（ｓｕｂｓｔｒａｔｅ）を通して接合を行うことを指
す。一般的に金属導体は金属突起（ｍｅｔａｌ ｂｕｍ
ｐ）技術が成熟しており、それは製品の量産にも広く使
われている。その金属突起の成形法中の低コスト、突起
植付技術（ｌｏｗｃｏｓｔ ｂｕｍｐｉｎｇ ｔｅｃｈ
ｎｏｌｏｇｙ）においては、無メッキニッケル／ゴール
ド（ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉ／Ａｕ）を応用して
突起の下金属層（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌｌ
ｕｒｇｙ、ＵＢＭ）を形成するなどの工程は次の如くで
ある。
【０００３】図１（Ａ）〜図１（Ｈ）に示すように、ま
ずウェーハ１表面のアルミ１１の上に無メッキニッケル
／ゴールド法を応用してＵＢＭ層１２を形成する。ウェ
ーハの表面に一層の感光性耐食膜（ｐｈｏｔｏ−ｒｅｓ
ｉｓｔ）２を覆い被して予熱する。ウェーハの上側を適
当なマスク３で阻隔し、感光させて顕像し、ＵＢＭ層に
盲孔２１を形成する。続いて塗付板４を使って錫ペース
ト５を盲孔２１内に塗り込み、高温廻し溶接を経て錫ペ
ーストは熔けて錫錠６になり、さらにその感光耐食膜を
化学薬品で除去して洗浄し、ウェーハ上の突起した錫錠
だけが残され、二回目の高温廻し溶接処理の後、その錫
錠は球形の錫玉７に形成される。
【０００４】
【発明が解決しようとする課題】このような従来の突起
の成形過程において感光性耐食膜を覆う、感光させて顕
像する、および感光性耐食膜を除去する過程にはともに
欠点がある。まず、感光性耐食膜を覆い被した後に乾燥
硬化時間が必要である。さらに、感光顕像過程において
他に位置決めの光覆いを作らなければならず、製造コス
トが増えてしまう。また、第１回廻し溶接処理後、感光
性耐食膜を化学または物理法をもって除去する必要があ
り、全体的過程はかなり面倒で時間を費やさなければな
らなく、いかなる産業に対し、時間を費やすことはコス
トの増大である。
【０００５】本発明の主な目的は、半導体のウェーハま
たは基板上に突起を印刷する製造方法を提供することに
ある。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
め、本発明の請求項１または２に記載の半導体装置製造
方法によると、ウェーハの表面または基板上に突起を印
刷する場合、耐熱性、安定性のよい合成接着テープをそ
の上に覆い被せ、さらにレーザ光線をもって突起の下金
属層（ＵＢＭ）に対応する接着テープの適当個所に孔を
開け、続いて塗付板をもって錫ペースト（例えば錫鉛な
ど微細粒子の接合材料）を孔の中に塗り込み、高温廻し
溶接処理を経て錫ペーストは熔解後硬化して熔融錠にな
り、そして合成接着テープを剥がし取って突起した熔融
錠だけが残され、さらに二回目の高温廻し溶接処理を経
たらウェーハの表面ＵＢＭ層（または基板上）に直接球
形突起が形成される（Ｂｕｍｐｉｎｇ）。
【０００７】このため、耐熱性と安定性の良い合成接着
テープを使って感光性耐食膜と入れ替え、覆い被し過程
は簡単であり、快速にウェーハの表面に貼付けることが
でき、かつプログラムでレーザの位置決め開孔を制御
し、錫ペーストを塗付け、高温廻し溶接した後、接着テ
ープを直接剥がし取れば直ちに二回目の廻し溶接を行う
ことができ、多くの手順を有効に簡略し、時間の節減と
固態作業を維持することができ、時間を費やす化学薬品
の洗浄、乾燥などが必要しないことになる。本発明は、
ボールグリッドアレー（ＢＧＡ）など基板（ｓｕｂｓｔ
ｒａｔｅ）上の金属突起および溶接材の被覆過程にも応
用される。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。本発明は、半導体のウェーハまたは基
板上に突起を印刷する製造方法の一種で、それは合成接
着テープをもってウェーハの表面に貼付け、レーザ光線
で孔開けをする方法をもって凹洞を形成し、続いて塗付
板をもって錫ペーストで孔を埋め、高温廻し処理した
後、錫ペーストは熔けて錫錠となり、さらに合成接着テ
ープを剥がし取り、二回目の高温廻し溶接処理を経た後
球形に形成する半導体装置製造方法である。
【０００９】図２（Ａ）〜図２（Ｈ）に示すように、本
発明の一実施例による半導体装置製造方法の工程は次の
如くである。 （ａ）ウェーハ１表面のアルミ１１上に無メッキニッケ
ル／ゴールド法を応用してＵＢＭ層１２を形成する（図
２（Ａ）に示す）。 （ｂ）ウェーハ１の表面に合成接着テープ２ａを覆い貼
る（図２（Ｂ）に示す）。 （ｃ）合成接着テープ２ａの上側適当位置（ＵＢＭ層１
２に相対する位置）にレーザ孔開けを行う（図２（Ｃ）
に示す）。
【００１０】（ｄ）レーザ孔開けされれば合成接着テー
プ２ａに盲孔２ａ１が開けられる（図２（Ｄ）に示
す）。 （ｅ）塗付板４を使って錫ペースト５を盲孔２ａ１内に
塗り込む（図２（Ｅ）に示す）。 （ｆ）高温廻し溶接を経て錫ペースト５は熔けて錫錠６
になる（図２（Ｆ）に示す）。 （ｇ）さらにその合成接着テープ２ａを剥がし取り、ウ
ェーハ１上の突起した錫錠６だけが残される（図２
（Ｇ）に示す）。 （ｈ）二回目の高温廻し溶接処理の後、その錫錠６はＵ
ＢＭ層１２上に球形の錫玉７を形成する（図２（Ｈ）に
示す）。
【００１１】ところで、本発明は、無メッキニッケル／
ゴールド法を応用してＵＢＭ層１２を形成することに限
らず、その他方法を応用してＵＢＭ層１２を形成するこ
とも適用される。この製造工程により、工程（ｂ）にお
いてウェーハ１に合成接着テープ２ａを貼付けるので快
速便利である。工程（ｅ）においてレーザ孔開け法で合
成接着テープ２ａ上に孔開けし、廻し溶接後は直接合成
接着テープ２ａを剥がし取り、直ちに二回目の廻し溶接
を行うことができるので、全体製造過程は直接快速であ
り、製造時間を大量に節約することができる。
【００１２】この他、本発明は、基板（ｓｕｂｓｔｒａ
ｔｅ）の突起および溶接材の被覆製作（ｂｕｍｐｉｎ
ｇ）に使用することもでき、それの製造過程は次の如く
である（図３（Ａ）〜図３（Ｈ）参照）。 （ａ）基板８上に銅線回路８２を形成する（図３（Ａ）
に示す）。 （ｂ）合成接着テープ８３をもって基板８上に貼付ける
（図３（Ｂ）に示す）。 （ｃ）合成接着テープ８３の上側適当位置（銅線回路８
２に相対する位置）にレーザ孔開けを行う（図３（Ｃ）
に示す）。
【００１３】（ｄ）レーザ孔開けされれば合成接着テー
プ８３に盲孔８３１が開けられる（図３（Ｄ）に示
す）。 （ｅ）塗付板８４を使って錫ペースト８５を盲孔８３１
内に埋め込む（図３（Ｅ）に示す）。 （ｆ）高温廻し溶接を経て錫ペースト８５は熔けて錫錠
８６になる（図３（Ｆ）に示す）。 （ｇ）さらにその合成接着テープ８３を剥がし取り、基
板８上の突起した錫錠８６だけが残される（図３（Ｇ）
に示す）。 （ｈ）二回目の高温廻し溶接処理の後、その錫錠８６は
銅８２の上に球形の錫玉８７または溶接材の被覆を形成
する（図３（Ｈ）に示す）。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）、（Ｇ）および（Ｈ）は、従来のウェーハの金属
突起が成形される製造工程を示す意表図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）、（Ｇ）および（Ｈ）は、本発明の一実施例によ
るウェーハの金属突起が成形される製造工程を示す意表
図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）、（Ｇ）および（Ｈ）は、本発明の他の実施例に
よる基板の銅接点に突起を植付ける製造工程を示す意表
図である。
【符号の説明】
１ ウェーハ ２ａ 合成接着テープ ４ 塗付板 ５ 錫ペースト ６ 錫錠 ７ 錫玉７ １１ アルミ １２ ＵＢＭ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 陳 慧萍 台湾高雄県鳳山市海洋二路58号 (72)発明者 蒋 華文 台湾高雄市三民区昌富街57号３樓之２ (72)発明者 張 衷銘 台湾嘉義県布袋鎭見龍里109号 (72)発明者 ▲余▼ 豊昌 台湾高雄県鳥松郷中正路367之９号 (72)発明者 黄 富裕 台湾高雄市新興区光耀里22鄰渤海街29号 (72)発明者 張 軒睿 台湾高雄市前鎭区中山二路55巷35号 (72)発明者 胡 嘉傑 台湾高雄市楠梓区後昌路546巷11弄12号之 ５ Ｆターム(参考） 5F033 HH07 HH08 HH11 HH13 PP26 QQ52 QQ73 QQ75 VV07

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 合成接着テープを半導体ウェーハの表面
    に貼付け、レーザ光線孔開け法で凹洞を形成し、塗付板
    で錫ペーストを孔の中に塗り込み、高温廻し溶接処理を
    経て錫ペーストが熔けて錫錠になり、前記合成接着テー
    プを剥がし取り、二回目の高温廻し溶接処理を経て錫玉
    を形成する半導体装置製造方法であって、 （ａ）ウェーハ表面のアルミ上に突起下側の金属層を形
    成する工程と、 （ｂ）ウェーハ表面に合成接着テープを貼付ける工程
    と、 （ｃ）合成接着テープの上側適当位置にレーザ孔開けす
    る工程と、 （ｄ）レーザ孔開け後、合成接着テープに盲孔が開けら
    れる工程と、 （ｅ）塗付板を使って錫ペーストを盲孔内に塗り込む工
    程と、 （ｆ）高温廻し溶接を経て錫ペーストが熔けて錫錠にな
    る工程と、 （ｇ）合成接着テープを剥がし取り、ウェーハ上の突出
    した錫錠だけが残される工程と、 （ｈ）二回目の高温廻し溶接処理の後、錫錠が突起下側
    の金属層上に球形の錫玉を形成する工程と、 を含むことを特徴とする半導体装置製造方法。
  2. 【請求項２】 合成接着テープを半導体基板の表面に貼
    付け、レーザ光線孔開け法で凹洞を形成し、塗付板で錫
    ペーストを孔の中に塗り込み、高温廻し溶接処理を経て
    錫ペーストが溶けて錫錠になり、前記合成接着テープを
    剥がし取り、二回目の高温廻し溶接処理を経て錫玉を形
    成する半導体装置製造方法であって、 （ａ）基板上に銅線回路を形成する工程と、 （ｂ）合成接着テープを基板上に貼付ける工程と、 （ｃ）合成接着テープの上側適当位置にレーザ孔開けす
    る工程と、 （ｄ）レーザ孔開け後、合成接着テープに盲孔が開けら
    れる工程と、 （ｅ）塗付板を使って錫ペーストを盲孔内に塗り込む工
    程と、 （ｆ）高温廻し溶接を経て錫ペーストが熔けて錫錠にな
    る工程と、 （ｇ）合成接着テープを剥がし取り、基板上に突出した
    錫錠だけが残される工程と、 （ｈ）二回目の高温廻し溶接処理後、錫錠が銅線上に球
    形の錫玉を形成する工程と、 を含むことを特徴とする半導体装置製造方法。
JP2000332837A 2000-05-04 2000-10-31 半導体装置製造方法 Pending JP2001319942A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW89108707 2000-05-04
TW089108707A TW444258B (en) 2000-05-04 2000-05-04 Manufacturing method of printed bump on semiconductor wafer or substrate

Publications (1)

Publication Number Publication Date
JP2001319942A true JP2001319942A (ja) 2001-11-16

Family

ID=21659628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000332837A Pending JP2001319942A (ja) 2000-05-04 2000-10-31 半導体装置製造方法

Country Status (4)

Country Link
JP (1) JP2001319942A (ja)
DE (1) DE10050487A1 (ja)
FR (1) FR2808620A1 (ja)
TW (1) TW444258B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081746A1 (zh) * 2013-12-05 2015-06-11 南通富士通微电子股份有限公司 封装结构的形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998539B2 (en) * 2003-05-27 2006-02-14 Xerox Corporation Standoff/mask structure for electrical interconnect
KR20110060929A (ko) 2008-09-16 2011-06-08 에이저 시스템즈 인크 향상된 기계적 특성을 갖는 무연 땜납 범프

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081746A1 (zh) * 2013-12-05 2015-06-11 南通富士通微电子股份有限公司 封装结构的形成方法
US9397070B2 (en) 2013-12-05 2016-07-19 Nantong Fujitsu Microelectronics Co., Ltd. Method for forming package structure

Also Published As

Publication number Publication date
FR2808620A1 (fr) 2001-11-09
TW444258B (en) 2001-07-01
DE10050487A1 (de) 2001-11-08

Similar Documents

Publication Publication Date Title
TWI284947B (en) Method of wafer level package using elastomeric electroplating mask
TWI254995B (en) Presolder structure formed on semiconductor package substrate and method for fabricating the same
US8058564B2 (en) Circuit board surface structure
JP2003007755A5 (ja)
JP2008182279A (ja) ハンダバンプの形成方法および電子部品の製造方法
US20080185711A1 (en) Semiconductor package substrate
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JPH11238763A (ja) 半導体素子実装用配線基板の製造方法
JP2001339012A (ja) 半導体装置およびその製造方法
JP2643097B2 (ja) 金属コンタクト形成方法
JP3939847B2 (ja) 半導体装置の製造方法
JP2001319942A (ja) 半導体装置製造方法
US6429046B1 (en) Flip chip device and method of manufacture
US20020076912A1 (en) Method form producing micro bump
TW536766B (en) Bump process
TW521359B (en) Bump fabrication process
JP2006173654A (ja) ハンダバンプの形成方法
JP2002012997A (ja) 集積回路基板の柱状突起植付け方法
CN102548243B (zh) 制作电路板凸点的方法、系统及电路板
TW591782B (en) Formation method for conductive bump
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP2000277898A (ja) ボールグリッドアレイパッケージ実装用基板
JP4326410B2 (ja) 回路基板の製造方法
TW451301B (en) Method for forming under bump metal

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060823