DE10021824A1

DE10021824A1 - D/A-Wandlervorrichtung und D/A-Wandlerverfahren

Info

Publication number: DE10021824A1
Application number: DE10021824A
Authority: DE
Inventors: Kiyoto Kuroiwa
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1999-05-07
Filing date: 2000-05-04
Publication date: 2001-02-08
Anticipated expiration: 2020-05-05
Also published as: DE10021824C2; US6353404B1

Abstract

Geeignetste Daten einer Vielzahl von pegelkonvertierten Digitaldaten, die durch Pegelkonversion der gleichen Eingabedigitaldaten mit unterschiedlichen Konversionsfaktoren erhalten werden, werden basierend auf einer Signalqualität einer jeden der pegelkonvertierten Digitaldaten ausgewählt. Die anderen Daten der pegelkonvertierten Digitaldaten werden auf oder unterhalb einem vorbestimmten Rauschpegel gedämpft. Ein Schalten zwischen den zuvor ausgewählten Daten und neu ausgewählten Daten wird durch Überblenden bewirkt. Die pegelkonvertierten Digitaldaten werden D/A-gewandelt auf entsprechende Analogsignale. Eine Pegelkonversion der Analogsignale wird wiederum basierend auf jeweiligen Entsprechenden der Konversionsfaktoren durchgeführt, um einen Pegel der Eingabedigitaldaten wiederzugewinnen, und all die pegelkonvertierten Analogsignale werden zusammenaddiert. Das Schalten wird über eine vorbestimmte Überblendzeitdauer durchgeführt, wenn der Amplitudenpegel der Eingabedigitaldaten einen vorbestimmten Schwellenwertpegel von einer größeren Zeit als der vorbestimmte Schwellenwertpegel zu einer kleineren Seite als der vorbestimmte Schwellenwertpegel kreuzt, und zwar insoweit als der Amplitudenpegel der Eingabedigitaldaten nicht den vorbestimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite für eine vorbestimmte Haltezeitdauer kreuzt. Der vorbestimmte Schwellenwertpegel weist eine Vielzahl von Schwellenwertpegeln auf, und die vorbestimmte Haltezeitdauer und die ...

Description

Hintergrund der Erfindung Gebiet der Erfindung

Diese Erfindung bezieht sich auf eine D/A-Wandlervorrichtung und ein Verfah ren von einer Floating- bzw. Gleitkommatyp, und zwar zur Durchführung von einer Pegelkonversion von Eingabedigitaldaten mit unterschiedliche Konver sionsfaktoren, wobei die Ergebnisdaten in Analogdaten gewandelt werden, dann die Analogdaten bei einem ursprünglichen Pegel der Eingabedigitalda ten wiedergewonnen werden und eine Addition der Analogdaten durchgeführt wird, wodurch ein erhöhter dynamischer Bereich des reproduzierten Klangs erreicht wird.

Stand der Technik

In den letzten Jahren wurde die Konversions- bzw. Wandlungsgenauigkeit von A/D-Wandlern dank von Delta-Sigmamodulatoren mit höherer Ordnung ver bessert, und mit dieser Verbesserung besteht ein erhöhter Bedarf für die weitere Erhöhung der Auflösung und des dynamischen Bereichs von D/A- Wandlern. Zur Befriedigung dieses Bedarfs wurde eine D/A- Wandlervorrichtung der Gleitkommatyp (Floatingtype) konventionell entwic kelt, die einen D/A-Wandler (auf den sich hier als "DAC" = D/A converter be zogen wird) mit einer begrenzten Bitanzahl zur Wandlung verwendet, und die in der Lage ist, eine Auflösung und einen dynamischen Bereich zu realisieren, die die jeweiligen erreichbaren Pegel durch die begrenzte Bitanzahl für die Wandlung übersteigen. Bei dieser Art von Wandlern, wenn ein N-Bit (bei spielsweise 20-Bit) DAC zur Durchführung einer D/A-Wandlung von M-Bit (M < N: beispielsweise 24-Bit) Digitaldaten verwendet wird, und zwar wenn die Digitaldaten P Bits (M ≧ P < N) als effektive Bits haben, werden Digitaldaten direkt einer D/A-Wandlung ohne weitere Verarbeitung unterzogen, und die M-N weniger signifikanten Bits (beispielsweise vier weniger signifikante Bits) werden abgeschnitten. Andererseits, wenn der Eingangs- bzw. Eingabepegel der Digitaldaten erniedrigt wird, so daß die effektive Wortlänge gleich zu re duzierten P' Bits (P' ≦ N) ist, werden die Digitaldaten in Daten umgewandelt, die durch die Multiplizierung derselben mit einem Konversions- bzw. Wand lungsfaktor von 2_M-N erhalten werden, d. h. durch die Verschiebung der ur sprünglichen Daten in Richtung auf das MSB (most significant bit = das signi fikanteste Bit) um M-N Bits, so daß die M-N weniger signifikanten Bits ei nen Wert von null haben, und dann werden die resultierenden pegelkonver tierten Daten einer D/A-Wandlung unterzogen. Ob die Eingabedigitaldaten einer D/A-Wandlung entweder ohne weitere Verarbeitung oder nach dem Mul tiplizieren mit dem Konversionsfaktor von 2_M-N unterzogen werden, wird ab hängig davon bestimmt, ob ein Überlauf bzw. Overflow der Daten auftritt, wenn die Eingabedigitaldaten um M-N Bits verschoben werden.

Bei der wie zuvor beschrieben aufgebauten D/A-Wandlervorrichtung ist, wenn die Eingabedaten P signifikante Bits als effektive Bits haben, die Wortlänge oder die Bits für die Wandlung ausreichend groß, so daß der Effekt des Ab schneidens bzw. Abtrennens der M-N weniger signifikanten Bits nahezu ver nachlässigbar ist (sogar wenn ein Problem aufgrund des Abtrennens auftritt, kann es beispielsweise durch zusätzliches Durchführen von Verschmieren (engl. dithering), soweit erforderlich, gelöst werden). Andererseits, wenn die effektive Bitlänge der Eingabedaten P' Bits ist, werden die Daten mit dem Konversionsfaktor von 2_M-N multipliziert und die M-N weniger signifikanten Bits davon werden während der D/A-Wandlung abgetrennt. Daher können in diesem Fall die M-N weniger signifikanten Bits der Daten, die abgetrennt werden würden, wenn die Daten nicht mit dem Konversionsfaktor 2_M-N multi pliziert werden würden, wirksam D/A-gewandelt werden, wodurch eine er höhte Auflösung und ein erhöhter dynamischer Bereich erreicht werden. Im letzteren Fall jedoch, da ein Analogsignalausgang vom DAC ebenso eine Größe multipliziert mit 2^M-N besitzt, ist es erforderlich, eine Pegeleinstellung durch Multiplizieren des Analogausgangs mit 1/2_M-N durchzuführen.

Die D/A-Wandlervorrichtung vom Gleitkommatyp, die wie zuvor beschrieben aufgebaut ist, beinhaltet zum einen eine, die einen einzelnen DAC verwendet, wobei die Verstärkung eines Verstärkers, der einen Ausgang des einzelnen DAC verstärkt, gemäß dem Konversionsfaktor geschaltet wird, mit welchen der Pegel der Eingabedigitaldaten konvertiert wird, und ferner eine weitere, die eine Vielzahl von DACs verwendet, die D/A-Wandlungen von einer Viel zahl von Teilen bzw. Stücken der Digitaldaten durchführen, die durch die Pe gelkonversion der Eingabedigitaldaten durch jeweilige unterschiedliche Kon versionsfaktoren erhalten werden, wobei einer der Ausgänge der DACs, der der Pegelkonversion mit dem am besten geeigneten Konversionsfaktor unter zogen wurde, ausgewählt wird (Japanische Patentanmeldung (Kokoku) Nr. 7- 93579).

Jedoch, gemäß der vorangegangenen D/A-Wandlervorrichtung vom Gleit kommatyp kann, da es erforderlich ist, den Analogverstärker sofort gemäß dem Pegel der Digitaldaten zu schalten, der Ausgang des Verstärkers nicht dem Schalten folgen, oder der Gleichstromoffset (DC offset) des Verstärkers kann schwanken bzw. fluktuieren, was ungünstiges Rauschen erzeugen kann, das hörbar ist. Die letztere D/A-Wandlervorrichtung vom Gleitkommatyp schaltet ebenso zwischen Analogsignalausgängen von den DACs, so daß ein Transientenrauschen bzw. Übergangsrauschen beim Schalten auftritt. Diese Probleme sind extrem ernsthaft, insbesondere wenn die Auflösung der Digi taldaten, die der D/A-Wandlung unterzogen werden sollen, sogar einen klei nen Rauschbereich abdecken, beispielsweise ein SN-Verhältnis von 120 bis 140 dB, was herkömmlicherweise nur durch Analogschaltungen realisiert wer den kann.

Zusammenfassung der Erfindung

Es ist ein Ziel der vorliegenden Erfindung, eine D/A-Wandlervorrichtung und ein D/A-Wandlerverfahren vorzusehen, die vom Gleitkommatyp sind und ge eignet sind für die weitere Minimierung von nachteiligen Einflüssen vom Rau schen, um dadurch einen erhöhten dynamischen Bereich zu erreichen.

Zur Erreichung des zuvor genannten Ziels wird gemäß einem ersten Aspekt der Erfindung eine D/A-Wandlervorrichtung vorgesehen, die einen Digitalsi gnalprozessor aufweist, der eine Pegelkonversion der gleichen Eingabedigi taldaten durch unterschiedliche Konversionsfaktoren in eine Vielzahl von pe gelkonvertierten Digitaldaten durchführt, die geeignetsten Daten einer Vielzahl von pegelkonvertierten Digitaldaten basierend auf einer Signalqualität einer jeden der Vielzahl von pegelkonvertierten Digitaldaten auswählt und ausgibt, andere Daten der Vielzahl von pegelkonvertierten Digitaldaten nach einer Dämpfung der anderen Daten auf oder unterhalb einem vorbestimmten Rauschpegel ausgibt und zwischen Daten, die zuvor als die geeignetsten Daten ausgewählt wurden, und Daten, die neu als die geeignetsten Daten ausgewählt wurden, durch die Durchführung eines Überblendens zwischen den zuvor ausgewählten Daten und den neu ausgewählten Daten schaltet, ferner eine Vielzahl von D/A-Wandlern, die eine D/A-Wandlung der Vielzahl vom Digitalsignalprozessor ausgegebenen pegelkonvertierten Digitaldaten auf jeweiligen Analogsignale durchführen und die Analogsignale ausgeben, und eine Analogaddiervorrichtung, die eine Pegelkonversion bzw. Pegelwandlung der von der Vielzahl von D/A-Wandlern ausgegebenen Analogsignalen wie derum basierend auf jeweilige Entsprechende der Konversionsfaktoren durchführt auf eine Weise, so daß die resultierenden Analogsignale einen Pe gel besitzen, der einem Pegel der Eingabedigitaldaten entspricht, und dann all die pegelkonvertierten Analogsignale zusammenaddiert, wobei der Digitalsi gnalprozessor das Schalten über eine vorbestimmte Überblendzeitdauer durchführt, wenn ein Amplitudenpegel der Eingabedigitaldaten einen vorbe stimmten Schwellenwertpegel kreuzt, und zwar von einer Seite größer als der vorbestimmte Schwellenwertpegel zu einer Seite kleiner als der vorbestimmte Schwellenwertpegel, und zwar insoweit als der Amplitudenpegel der Eingabe digitaldaten nicht den vorbestimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite für eine vorbestimmte Haltezeitdauer kreuzt, und wobei der vorbestimmten Schwellenwertpegel eine Vielzahl von Schwellen wertpegeln aufweist, wobei die vorbestimmte Haltezeitdauer und die vorbe stimmte Überblendzeitdauer in einer Weise eingestellt sind, die einer jeden der Vielzahl von Schwellenwertpegeln derart entspricht, so daß wenn der vor bestimmte Schwellenwertpegel kleiner ist, die vorbestimmte Haltezeitdauer und die vorbestimmte Überblendzeitdauer auf jeweilige kürzere Zeitdauern eingestellt werden.

Gemäß dieser D/A-Wandlervorrichtung (1) werden Ergebnisse einer Vielzahl von Digitaldaten, die durch D/A-Wandlung erhalten werden, für eine analoge Ausgabe addiert, (2) wird das Schalten von Ausgängen der D/A-Wandlung durch Schalten von Dämpfungsgraden der Digitaldaten durchgeführt, (3) wird ein Überblenden für das Schalten zwischen konvertierten Digitaldaten durch geführt, und (4) wird das Schalten auf ausgewählte Digitaldaten durchgeführt, wenn ein Pegel (Amplitudenpegel) der Eingabedigitaldaten einen vorbe stimmten Schwellenwertpegel von einer größeren Seite bzw. von größer als der vorbestimmte Schwellenwertpegel auf eine kleinere Seite bzw. kleiner als der Schwellenwertpegel kreuzt, und zwar insoweit, daß der Pegel der Einga bedigitaldaten nicht den vorbestimmten Schwellenwertpegel von der kleineren Seite auf die größere Seite kreuzt für eine vorbestimmte Haltezeitdauer. Dies ermöglicht die Reduzierung der Erzeugung von Rauschen aufgrund des Schaltens auf einen sehr geringen Pegel und gleichzeitig vermeidet dies Rau schen, daß aufgrund von häufigen Schaltvorgängen der Digitaldaten erzeugt wird.

Ferner werden gemäß der D/A-Wandlervorrichtung eine Vielzahl von Schwel lenwertpegeln als vorbestimmte Schwellenwertpegel vorgesehen, und die vorbestimmte Haltezeitdauer und die vorbestimmte Überblendzeitdauer wer den auf eine Weise entsprechend einem jeden der Vielzahl von Schwellen wertpegeln eingestellt, so daß, wenn der vorbestimmte Schwellenwertpegel kleiner wird, die vorbestimmte Haltezeitdauer und die vorbestimmte Über blendzeitdauer auf entsprechende kürzere Zeitdauern eingestellt werden. Da her, wenn beispielsweise sich der Pegel scharf verändert von einem großen Pegel zu einem kleinen Pegel, wird das Schalten von den ausgewählten pe gelkonvertierten Digitaldaten, d. h. das Schalten vom Bereich der Eingabedi gitaldaten für die D/A-Wandlung sofort bzw. prompt ausgeführt. D. h., die Ge schwindigkeit des Schaltens für neuausgewählte Digitaldaten kann auf eine Weise verändert werden, die dem Grad der Erniedrigung der D/A- Wandlungsgenauigkeit angepaßt ist. Dies ermöglicht die Erhöhung der Re produzierbarkeit von Klängen, wie beispielsweise einem Modulationseffekt.

Bevorzugter Weise führt der Digitalsignalprozessor das Überblenden durch Einstellung der vorbestimmten Haltezeitdauer und der vorbestimmten Über blendzeitdauer auf entsprechende Zeitdauern durch, die einem größten der Vielzahl von Schwellenwertpegeln entsprechen, wenn eine Zeitdauer zwi schen einem Zeitpunkt, bei dem der Amplitudenpegel der Eingabedigitaldaten größer wird als der größte der Vielzahl von Schwellenwertpegeln, und einem Zeitpunkt, bei dem der Amplitudenpegel der Eingabedigitaldaten kleiner wird als der nächstkleinere der Vielzahl von Schwellenwertpegeln, eine vorbe stimmte Zeitdauer übersteigt, oder wenn der Amplitudenpegel der Eingabedi gitaldaten geringer wird als der größte der Vielzahl von Schwellenwertpegeln, dann kleiner wird als der nächstkleinere der Vielzahl von Schwellenwertpegeln und dann größer wird als der nächstkleinere der Vielzahl von Schwellen wertpegeln, wiederum innerhalb der vorbestimmten Zeitdauer.

Gemäß diesem bevorzugten Ausführungsbeispiel wird, wenn der Pegel (Am plitudenpegel) der Eingabedigitaldaten sich scharf von einem größeren auf einen kleineren verändert, das Schalten der ausgewählten pegelkonvertierten Digitaldaten, d. h. das Schalten des Bereichs der Eingabedigitaldaten für die D/A-Wandlung prompt ausgeführt, wogegen, wenn der Pegel der Eingabedi gitaldaten sich leicht bzw. sanft von einem größeren zu einem kleineren ver ändert, oder wenn derselbe nur zeitweise durch einen Bereich von kleinen Pegeln hindurchgeht, werden die vorbestimmte Haltezeitdauer und die vorbe stimmte Überblendzeitdauer auf jeweilige größere Zeitdauern eingestellt. Da her ist es möglich, ein häufiges Schalten der Bereiche der Eingabedigitaldaten für die D/A-Wandlung aufgrund von Überlagerung von niedrigfrequenten Komponenten und hochfrequenten Komponenten vermieden und dadurch wird die Erzeugung von Rauschen unterdrückt.

Vorzugsweise weist der Digitalsignalprozessor eine Verzögerungsvorrichtung auf, die die Digitaldaten um eine zweite vorbestimmte Zeitdauer verzögern, und einen Detektor, der den Amplitudenpegel der Eingabedigitaldaten detek tiert, bevor sie durch die Verzögerungsvorrichtung verzögert werden, und wo bei die zweite vorbestimmte Zeitdauer auf oder größer als die Zeitdauer ein gestellt wird, die für die Durchführung des Überblendens erforderlich ist, so daß das Überblenden abgeschlossen ist, wenn der Amplitudenpegel der Ein gabedigitaldaten den vorbestimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite kreuzt.

Gemäß diesem bevorzugten Ausführungsbeispiel kann die Zeitsteuerung des Starts des Überblendens für das Schalten von den neuausgewählten Daten der pegelkonvertierten Digitaldaten früher durchgeführt werden als die Zeitsteuerung für das Starten der D/A-Wandlung eines Teils der Eingabedigi taldaten, deren Pegel den vorbestimmten Schwellenwertpegel kreuzt, so daß das Überblenden vor dem Start der D/A-Wandlung des Teils abgeschlossen ist, wodurch es möglich ist, zu vermeiden, daß ein Teil der Eingabedigitalda ten abgeschnitten wird.

Die vorliegende Erfindung verwendet ein Verfahren zum Schalten der Digi taldateneingabe an die DACs zur Erhöhung des dynamischen Bereichs. Im Vergleich zu einem Verfahren zum Schalten der Analogsignalausgänge von den DACs besitzt das Verfahren der vorliegenden Erfindung einen Vorteil hin sichtlich von der Erzeugung von weniger Rauschen beim Schalten. Anderer seits erzeugt eine D/A-Wandlervorrichtung, deren Eingabepegel gedämpft sind, Restrauschen, das in den Analogaddierer eingegeben wird, und das Re strauschen hat einen nachteiligen Einfluß auf die Erhöhung des dynamischen Bereichs. Spezieller, und zwar unter der Annahme, daß der Konversionsfaktor der Eingabedigitaldaten durch G ausgedrückt wird, wird das Restrauschen in den Analogaddierer eingegeben, nachdem es mit 1/G multipliziert wurde, und daher, wenn der Konversionsfaktor kleiner wird, wird ein größeres Restrau schen in den Analogaddierer eingegeben. Solange der Pegel der Eingabedi gitaldaten groß ist, ist das Restrauschen vernachlässigbar; wenn jedoch der Pegel der Eingabedigitaldaten klein wird, wird der Pegel des resultierenden Restrauschens so groß, daß er nicht vernachlässigbar ist, so daß der dynami sche Bereich nicht verbessert werden kann.

Zur Eliminierung dieses Nachteils weist die D/A-Wandlervorrichtung vorzugs weise ferner einen Analogdämpfungsschaltung auf, die eine Dämpfung von Mittel- bis Hochfrequenzkomponenten eines Analogsignals durchführt, das durch die Durchführung der D/A-Wandlung der anderen Daten der pegelkon vertierten Digitaldaten durch einen Entsprechenden der D/A-Wandler erhalten werden, und zwar bevor das Analogsignal in die Analogaddiervorrichtung ein gegeben wird, und zwar wenn die anderen Daten durch einen kleineren Kon versionsfaktor als einer der Konversionsfaktoren konvertiert werden, durch welche die Eingabedigitaldaten in die ausgewählten geeignetsten Daten kon vertiert werden.

Gemäß diesem bevorzugten Ausführungsbeispiel wird das durch die D/A- Wandlung der nichtausgewählten anderen Daten der pegelkonvertierten Digi taldaten erhaltene Analogsignal durch die Analogdämpfungsschaltung ge dämpft, so daß vermieden wird, daß das Restrauschen der nichtausgewählten Digitaldaten größer wird als jenes der ausgewählten Digitaldaten, die letzt endlich ein wesentliches Analogsignal liefern. Dies verhindert, daß die Reduk tion des Restrauschens im letztendlichen Analogsignalausgang, d. h. die Re duktion des Rauschuntergrunds, verdorben wird, sogar wenn die durch die D/A-Wandlung der pegelkonvertierten Digitaldaten erhaltenen Analogsignale zur Bildung des letztendlichen Analogsignalausgangs zusammenaddiert wer den, um so den dynamischen Bereich zu verbessern. Es sei bemerkt, daß die Digitaldaten, die der Analogdämpfung unterzogen werden sollen, Digitaldaten sind, die zumindest eine größere Wahrscheinlichkeit dafür haben, daß ihr Re strauschen größer ist als das der ausgewählten Digitaldaten, d. h. Digitaldaten, die einer Pegelkonversion mit einem kleineren Konversionsfaktor unterzogen werden, als jener, mit dem die ausgewählten Digitaldaten der Pegelkonversi on unterzogen werden. In der Praxis reicht es aus, den Pegel des Analogsi gnals zu reduzieren, daß den nichtausgewählten Digitaldaten im Unterschied zu den ausgewählten Digitaldaten entspricht, so daß es einen Rauschpegel besitzt, der geringer ist als der Rauschpegel des den ausgewählten Digi taldaten entsprechenden Analogsignals.

Ferner dämpft die Analogdämpfungsschaltung nur Mittel- bis Hochfrequenz komponenten des Analogsignals vom D/A-Wandler. Daher ändert sich die Eingangsimpedanz der Gleichstrom- bzw. DC-Komponenten oder Tieffre quenzkomponenten der Analogaddiereinrichtung nicht, sogar wenn die Ana logdämpfungsschaltung ein- oder ausgeschaltet wird. Dies unterdrückt Schwankungen des Ausgangsoffsets, die durch Schwankungen der Gleich stromverstärkung der Analogaddiervorrichtung hervorgerufen wird, wodurch effektiv verhindert wird, daß ein Pop- bzw. Knallrauschen erzeugt wird, wenn der D/A-Wandler einen Schaltvorgang durchführt.

Vorzugsweise weist die D/A-Wandlervorrichtung eine Dämpfungssignalausga bevorrichtung auf, die ein Dämpfungsanweisungssignal zur Anweisung bzw. Steuerung der Ausführung der Analogdämpfung an die Analogdämpfungs schaltung liefert, und zwar wenn pegelkonvertierte Digitaldaten, die durch die Konvertierung der Eingabedigitaldaten durch einen größten der Konversions faktoren erhalten werden, ausgewählt und ausgegeben werden.

Vorzugsweise weist die analoge Dämpfungsschaltung einen Tiefpaßfilter auf.

Es ist noch bevorzugter, daß die Dämpfungssignalausgabevorrichtung das Dämpfungsanweisungssignal auf eine Weise ausgibt, so daß die Ana logdämpfungsschaltung die Dämpfung des Analogsignals eine zweite vorbe stimmte Zeit früher beendet bzw. stoppt als der Start bzw. Beginn des Über blenders, wenn der Amplitudenpegel der Eingabedigitaldaten den vorbe stimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite kreuzt, und die Dämpfung des Analogsignals beginnt bei Beenden des Über blendens, wenn der Amplitudenpegel der Eingabedigitaldaten den vorbe stimmten Schwellenwertpegel von der größeren Seite zur kleineren Seite kreuzt.

Gemäß diesem bevorzugten Ausführungsbeispiel ist es möglich zu vermei den, daß Transientenrauschen erzeugt wird, wenn die Analogdämpfungs schaltung die Analogdämpfung startet und stoppt.

Zum Erreichen der zuvor genannten Ziele wird gemäß einem zweiten Aspekt der Erfindung ein D/A-Wandlerverfahren vorgesehen, daß die folgenden Schritte aufweist: Durchführung einer Pegelkonversion der gleichen Eingabe digitaldaten durch unterschiedliche Konversionsfaktoren in eine Vielzahl von jeweiligen pegelkonvertierten Digitaldaten, Auswählen und Ausgeben der ge eignetsten Daten der Vielzahl von pegelkonvertierten Digitaldaten basierend auf einer Signalqualität einer jeden der Vielzahl von pegelkonvertierten Digi taldaten, und Ausgabe der anderen Daten der Vielzahl von pegelkonvertierten Digitaldaten nach Dämpfung der anderen Daten auf oder unterhalb einem vorbestimmten Rauschpegel, Schalten zwischen Daten, die zuvor als die ge eignetsten Daten der Vielzahl von pegelkonvertierten Digitaldaten ausgewählt wurden, und Daten, die neu als die geeignetsten Daten ausgewählt werden, und zwar durch Durchführung eines Überblendens zwischen den zuvor aus gewählten Daten und den neu ausgewählten Daten, Durchführung einer D/A- Wandlung der Vielzahl von pegelkonvertierten Digitaldaten in jeweilige Ana logsignale und Ausgabe der Analogsignale, und Durchführen einer Pegelkon version der Analogsignale wiederum basierend auf den jeweiligen Entspre chenden der Konversionsfaktoren in einer Weise, so daß die resultierenden Analogsignale einen Pegel besitzen, der einem Pegel der Eingabedigitaldaten entspricht, und dann Zusammenaddieren aller der pegelkonvertierten Ana logsignale, wobei das Schalten über eine vorbestimmte Überblendzeitdauer durchgeführt wird, wenn ein Amplitudenpegel der Eingabedigitaldaten einen vorbestimmten Schwellenwertpegel von einer größeren Seite als der vorbe stimmte Schwellenwertpegel zu einer kleineren Seite als der vorbestimmte Schwellenwertpegel kreuzt, und zwar insoweit, daß der Amplitudenpegel der Eingabedigitaldaten nicht den vorbestimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite für eine vorbestimmte Haltezeitdauer kreuzt, und wobei der vorbestimmte Schwellenwertpegel eine Vielzahl von Schwellenwertpegeln aufweist, wobei die vorbestimmte Haltezeitdauer und die vorbestimmte Überblendzeitdauer auf eine Weise entsprechend zu den jewei ligen der Vielzahl von Schwellenwertpegeln eingestellt werden, so daß wenn der vorbestimmte Schwellenwertpegel kleiner wird, die vorbestimmte Halte zeitdauer und die vorbestimmte Überblendzeitdauer auf entsprechende kürze re Zeitdauern eingestellt werden.

Gemäß dem Verfahren des zweiten Aspekts der Erfindung ist es möglich, die gleichen vorteilhaften Wirkungen zu erreichen, wie sie durch die D/A- Wandlervorrichtung des ersten Aspekts der Erfindung erreicht werden.

Die zuvor genannten und andere Ziele, Merkmale und Vorteile der Erfindung werden anhand der folgenden detaillierten Beschreibung zusammen mit den beigefügten Zeichnungen deutlicher werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltdiagramm, das den Aufbau einer D/A- Wandlervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;

Fig. 2 ist ein Diagramm, das die Wellenform eines Digitalsignals (Digitaldaten) zeigt, was nützlich bei der Erklärung des Be triebs der D/A-Wandlervorrichtung der Fig. 1 ist;

Fig. 3A ist ein Diagramm, das eine Wellenform eines Digitalsignals Di zeigt, das vorliegt, wenn sich der Pegel des Digitalsi gnals stark verändert, was wiederum nützlich für die Erklä rung des Betriebs der D/A-Wandlervorrichtung ist;

Fig. 3B ist ein Diagramm, das die Wellenform eines Digitalsignals Di zeigt, das vorliegt, wenn sich der Pegel schwach verän dert, was wiederum nützlich bei der Erklärung des Betriebs der D/A-Wandlervorrichtung ist;

Fig. 4 ist ein Fließdiagramm, das den Betrieb der D/A- Wandlervorrichtung zeigt; und

Fig. 5A und 5B sind Diagramme, die Wellenformen des Digitalsignals Di zeigen, was nützlich bei der Erklärung des Betriebs der D/A-Wandlervorrichtung ist.

Detaillierte Beschreibung

Die vorliegende Erfindung wird nun detailliert unter Bezugnahme auf die Zeichnungen beschrieben, die ein Ausführungsbeispiel derselben zeigen.

Fig. 1 zeigt die gesamte Anordnung der D/A-Wandlervorrichtung gemäß ei nem Ausführungsbeispiel der Erfindung.

Diese Vorrichtung weist zwei D/A-Wandlersysteme auf, d. h. ein erstes D/A- Wandlersystem, das mit einem ersten DAC 1 mit einer N- Bitwandlergenauigkeit versehen ist, und ein zweites D/A-Wandlersystem, das mit einem zweiten DAC 2 versehen ist, der ebenso eine N- Bitwandlergenauigkeit besitzt. Bei einer Stufe, die vor den DACs bzw. strom aufwärts davon ist, ist eine Digitalsignalverarbeitungsschaltung angeordnet, oder spezieller ein Digitalsignalprozessor (auf den sich in der Folge als "der DSP" bezogen wird) 3. Der DSP 3 weist eine Verzögerungsschaltung 11 zur Verzögerung der Eingabedigitaldaten Di mit M (M < N) effektiven Bits als ge meinsamer Eingang um eine vorbestimmte Zeitdauer T1 auf, ferner einen Multiplizierer 12, der mit der Verzögerungsschaltung 11 verbunden ist, und zwar zum Multiplizieren eines Ausgangs von der Verzögerungsschaltung 11 mit einem Faktor von k und zum Liefern desselben an den DAC 1, ferner ei nen weiteren Multiplizierer 13, der mit der Verzögerungsschaltung 11 verbun den ist, und zwar für die direkte Weitergabe eines Ausgangs von der Verzöge rungsschaltung 11 hindurch zum DAC 2, und ferner ein Paar von Überblen dern 14, 15, die jeweils zwischen dem Multiplizierer 12 und dem DAC 1 und zwischen dem Multiplizierer 13 und dem DAC 2 angeordnet sind, welche als digitale Dämpfungsmittel für die selektive Dämpfung der Ausgänge von den jeweiligen Multiplizierern 12, 13 auf einen Wert gleich oder geringer als der Rauschpegel des DAC 1 oder 2 dienen, sowie für die Multiplizierung der Aus gänge mit jeweiligem Koeffizienten K1, K2 (K1 + K2 = 1), so daß ein Über blenden durchgeführt wird, wenn ein Schalten zwischen den zu dämpfenden Ausgängen durchgeführt wird. Ferner weist der DSP 3 einen Pegeldetektor 16 auf, der mit den Überblendern 14, 15 sowie mit einer Analogdämpfungs schaltung 5 verbunden ist, auf die sich später bezogen wird. Der Pegeldetek tor 16 fühlt einen Pegel der Eingabedigitaldaten Di für einen Vergleich dersel ben mit zwei vorbestimmten Schwellenwerten TH1, TH2 ab, und steuert dann das Schalten der Überblender 14, 15 und den Betrieb der Analogdämpfungs schaltung 5. Ferner weist der DSP 3 einen ROM (Read Only Memory = Fest wertspeicher) 17 auf, der mit dem Pegeldetektor 16 verbunden ist und Para meter speichert, wie beispielsweise die Schwellenwerte TH1, TH2 zur Ver wendung im Pegeldetektor 16, Haltezeitdauern HT1, HT2 und Überblendzeit dauern CT1, CT2, auf die sich in der Folge bezogen wird.

Im DSP 3 verschiebt der Pegeldetektor 16 die Digitaldaten Di in Richtung auf das signifikanteste Bit (MSB = most significant bit = signifikantestes Bit), und zwar um M-N Bits um zu bestimmen, ob das signifikanteste Bit der resultie renden effektiven Bits P nicht überläuft (P ≦ N), d. h. ob der Pegel der Einga bedaten Di nicht eine Maximalamplitude übersteigt, die durch N Bits ausge drückt werden kann. Wenn diese Bedingung erfüllt wird, stellt der Pegelde tektor 16 die Koeffizienten K1 und K2 auf "1" bzw. "0" ein, so daß die Daten Di mit dem Faktor von k multipliziert werden und das resultierende Produkt k x Di an den DAC 1 ausgegeben wird, und Daten von "0", die durch die digitale Dämpfung der Daten D durch den Koeffizienten K2 von "0" erhalten werden, an den DAC 2 ausgegeben werden. Andererseits, wenn das signifikanteste Bit der effektiven Bits P überläuft (P < N), d. h. wenn der Pegel der Eingabedaten Di die Maximalamplitude übersteigt, die durch N Bits ausgedrückt werden kann, stellt der Pegeldetektor 16 die Koeffizienten K1 und K2 auf "0" bzw. "1", so daß die Digitaldaten Di mit ihren M-N weniger signifikanten Bits abge trennt an den DAC 2 ausgegeben werden, und Daten von "0", die durch die digitale Dämpfung der Daten D mit dem Koeffizienten K1 von "0" erhalten werden, an den DAC 1 ausgegeben werden.

Ein Analogsignal Vol, das vom DAC 1 ausgegeben wird, wird um den Faktor 1/k durch einen Dämpfer 6 gedämpft, der damit verbunden ist, und dann an einen Eingang eines Analogaddierers 4 eingegeben, während ein Analogsi gnal Vo2, das vom DAC 2 ausgegeben wird, direkt an den anderen Eingang des Analogaddierers 4 ohne gedämpft zu sein eingegeben wird. Der Analo gaddierer 4 kann als ein invertierender Verstärker ausgeführt sein, der einen Operationsverstärker 21, einen Rückkoppelwiderstand 22 und Eingangswider stände 23, 24 aufweist, und die Analogeingangssignale Vo1/k und Vo2 ad diert. Die Analogdämpfungsschaltung 5 ist zwischen dem DAC 2 und dem Analogaddierer 4 verbunden. Die Analogdämpfungsschaltung 5 kann als eine Tiefpaßfilterschaltung ausgeführt sein, die einen Analogschalter 31 aufweist, der mit dem Pegeldetektor 16 verbunden ist, und dessen ein Ende geerdet ist, und der ansprechend auf ein Dämpfungsanweisungssignal AT eingeschalten wird, das vom Pegeldetektor 16 ausgegeben wird, bevor der DAC 2 damit be ginnt, digital gedämpfte Daten zu empfangen, d. h. Daten von "0" vom Über blender 15, ferner einen Widerstand 32, der mit dem anderen Ende des Schalters 31 verbunden ist, einen Widerstand 33, der mit dem DAC 2 verbun den ist, und einen Kondensator 34, der zwischen den Widerständen 33 und 34 verbunden ist, wobei eine Verbindung des Kondensators 34 mit dem Wider stand 33 mit dem Eingangswiderstand 24 des Analogaddierers 4 verbunden ist.

Der Ausgang bzw. Ausgabewert Vo vom Analogaddierer 4 in der D/A- Wandlervorrichtung, die wie zuvor beschrieben konfiguriert ist, wird durch die folgende Gleichung (1) ausgedrückt:

Vo = Vo1/k + Vo2 (1)

Wenn die ursprünglichen Konversions- bzw. Wandlerausgabewerte von den jeweiligen DACs 1, 2, die erhalten werden, wenn die Digitaldaten Di eingege ben werden, jeweils durch DAC 1 (Di) und DAC 2 (Di) repräsentiert werden, und das Restrauschen durch VN1 und VN2, werden die Ausgänge Vol und Vo2 von den jeweiligen DACs 1, 2 durch die folgenden Gleichungen (2a) bzw. (2b) ausgedrückt:

Vo1 = k x DAC1 (Di) + VN1 (2a)

Vo2 = DAC2 (Di) + VN2 (2b)

Demzufolge wird der Ausgang Vo vom Analogaddierer 4 ausgedrückt durch die folgende Gleichung (3):

Vo = DAC1 (Di) + DAC2 (Di) + VN1/k + VN2 (3)

Hier wählt der DSP 3 einen der Wandlerausgänge DAC 1 (Di) und DAC 2(Di) aus, der aus mehr effektiven Bits ohne einen Überlauf besteht, d. h. welcher eine bessere Signalqualität sicherstellen kann, und daher wird der Ausgang Vo weiter durch die folgende Gleichung (4) ausgedrückt:

Vo = DAC (Di) + VN1/k + VN2 (4)

Aus der Gleichung (4) geht hervor, daß das Rauschen VN1, das vom DAC 1 ausgegeben wird, um 1/k reduziert wird, wogegen das Rauschen VN2 vom DAC 2 nicht reduziert wird, so daß der Rauschuntergrund durch das Restrau schen im DAC 2 bestimmt wird. Nun sei angenommen, daß Digitaldaten, die eingegeben werden, aus 27 Bits (M = 27) gebildet sind und die DACs 1, 2 je weils eine 24-Bitwandlergenauigkeit (N = 24) besitzen, d. h., daß sie in der La ge sind, 24 Bits umzuwandeln. In diesem Fall, wenn der DAC 2 in Betrieb ist, ist es unmöglich, da nicht mehr als 24 Bits für die gesamten Daten gewandelt werden können, den Rauschuntergrund auf weniger als einen Wert zu redu zieren, der dem dynamischen Bereich von 144 dB entspricht. Andererseits, wenn der DAC 1 in Betrieb ist, ist es möglich, die gesamten 27-Bitdaten zu wandeln, und daher kann der dynamische Bereich auf einen geeigneten dy namischen Bereich von 162 dB erhöht werden. Wenn jedoch das Restrau schen vom DAC 2 hinzuaddiert wird, ist es unmöglich, den Rauschuntergrund auf geringer als den Wert entsprechend dem dynamischen Bereich von 144 dB zu reduzieren. Zur Überwindung dieses Problems wird in der Vorrichtung gemäß dem vorliegenden Ausführungsbeispiel dann wenn der DAC 1 für den Betrieb ausgewählt ist, das Dämpfungsanweisungssignal AT an die Ana logdämpfungsschaltung 5 geliefert, um diese einzuschalten. Im Ergebnis wird der Rauschuntergrund während des Betriebs des DAC 1 reduziert, wodurch der dynamische Bereich auf den geeigneten dynamischen Bereich von 162 dB erhöht ist.

Wenn die Eingangsimpedanz des Operationsverstärkers 21 sich abhängig davon verändert, ob die Analogdämpfungsschaltung 5 EIN oder AUS ist, ver ändert sich die Verstärkung des Analogaddierers 4, was eine Schwankung bzw. Fluktuation in der Ausgangsoffsetspannung des Operationsverstärkers 21 hervorruft. Allgemein ist der Betrag der Offsetvariation am Ausgang eines Operationsverstärkers ungefähr 0,5 mV, was ein sehr großer Wert ist, wenn im Vergleich mit der Auflösung eines DAC betrachte, welche einen Rauschpegel von einigen µ Volt ist (bei einem 24-Bit DAC, ein LSB = 0,6 µVRMS). Zur Lösung dieses Problems wird gemäß dem vorliegenden Ausfüh rungsbeispiel die Analogdämpfungsschaltung 5 gebildet durch eine Tiefpaß filterschaltung zur Dämpfung von nur Mittel-bis-Hochfrequenzbereichs komponenten des Analogsignals vom DAC 2, wodurch vermieden wird, daß die Gleichstromeingangsimpedanz des Analogaddierers 4 aufgrund von EIN/AUS-Betrieben bzw. -Vorgängen der Analogdämpfungsschaltung 5 fluk tuiert.

Bezugnehmend auf Fig. 2 sind dort Veränderungen des Pegels des Einga bedigitalsignals Di und des Pegels des Dämpfungsanweisungssignals AT zu sammen mit der Zeitsteuerung des Schaltens gezeigt, das zwischen den DACs 1, 2 innerhalb des DSP 3 durchgeführt wird.

Ein Schalten zwischen den DACs 1, 2 wird auf eine fortschreitende Weise durchgeführt, d. h. durch Überblenden, so daß eine Transientenstörung bzw. Transientenverzerrung des Ausgangsanalogsignals, unzureichendes Anspre chen auf das Eingabedigitalsignal und das Auftreten von Sprungrauschen usw. vermieden wird. Bei der Schaltung gemäß dem vorliegenden Ausfüh rungsbeispiel unterscheidet sich jedoch das Überblenden, das für das Schal ten vom DAC 1 zum DAC 2 durchgeführt wird, von jenem, das für das Schal ten vom DAC 2 zum DAC 1 durchgeführt wird. Daher werden in der Folge die se zwei Fälle getrennt beschrieben.

Zuerst wird der Fall beschrieben, bei dem vom DAC 1 zum DAC 2 geschaltet wird. Wie in Fig. 2 gezeigt, wird zu einem Zeitpunkt t2, bei dem der Pegel der Eingabedigitaldaten Di einen vorbestimmten Schwellenwert TH1 über schreitet (d. h. der zuvor erwähnte Überlauf tritt auf) der effektive Ausgang der Analogdaten vom DAC 1 zum DAC 2 geschaltet. In diesem Fall ist es jedoch zum Abschluß des Schaltens zum Zeitpunkt t2 erforderlich, das Überblenden früher als zum Zeitpunkt t2 um eine Zeitdauer T1 zu beginnen, welche erfor derlich ist für den Abschluß bzw. die Vervollständigung des Überblendens. Die Verzögerungsschaltung 11 ist zur Verzögerung des Eingabesignals Di um die Zeitdauer T1 vorgesehen, um so zu ermöglichen, daß der Pegeldetektor 6 die Pegeldetektion vor der Eingabe des Eingabesignals Di durchführt.

Als nächstes wird der Fall für das Schalten vom DAC 2 zum DAC 1 erklärt werden. Dieses Schalten wird durchgeführt, wenn der Signalpegel (Amplitude) der Eingabedigitaldaten Di sich von hoch auf niedrig bzw. tief ändert. In die sem Fall, wenn das Schalten zwischen dem DAC 2 und dem DAC 1 durchge führt wird, wann immer die Eingabedigitaldaten Di die Schwellenwerte +TH1, -TH1 kreuzen, wird die Frequenz des Schaltvorgangs sehr hoch. Um diesen Nachteil zu vermeiden, und zwar wenn sich der Pegel von hoch auf tief än dert, d. h. wenn der Pegeldetektor 16 das Ende des Überlaufs detektiert, wird das Überblenden für das Schalten vom DAC 2 zum DAC 1 nicht sofort ge startet, sondern zurückgehalten bis eine vorbestimmte Haltezeitdauer HT ver strichen ist. Dann, und zwar nur wenn der Überlauf nicht nochmals während der Haltezeitdauer HT detektiert wird, wird das Überblenden gestartet. Die Durchführung dieses Prozesses ermöglicht es, zu vermeiden, daß ein Schal ten zwischen den DACs aufgrund des Durchgangs der Eingabedigitaldaten Di durch einen Tiefpegelbereich auftritt, was detektiert wird, wenn sich der AC- Signalpegel (Wechselstromsignalpegel) von einem Plus-Pegel zu einem Mi nus-Pegel ändert, oder das häufig zwischen den DACs geschaltet wird, be wirkt durch eine Signalwellenform, die Hochfrequenzbereichskomponenten enthält, wodurch die Erzeugung von unerwünschtem Rauschen weiter redu ziert wird.

Jedoch, beispielsweise im Fall von Musikinformation oder ähnlichem, ändert sich der Pegel des Signals manchmal sehr scharf bzw. abrupt, und manchmal sanft bzw. glatt, was es schwer macht, zu bestimmen wie lang eine Zeitdauer für die Haltezeitdauer HT eingestellt werden soll. Wenn die Haltezeitdauer HT zu lang eingestellt wird, verschlechtert sich das Ansprechverhalten bzw. das Ansprechen der Schaltung auf ein Signal, das sich abrupt auf einen sehr tie fen Pegel änderte, was wiederum die Verschlechterung der Reproduzierbar keit von Teilen des Signals mit sehr tiefem Pegel bewirkt, wodurch die repro duzierte Musikinformation keine Modulation enthält. Andererseits, wenn die Haltezeitdauer HT auf zu kurz eingestellt wird, wird ein Schalten zwischen den DACs sogar dann durchgeführt, wenn der Signalpegel gerade unterhalb dem Schwellenwert TH für nur eine sehr kurze Zeitdauer verbleibt, was die Erzeu gung von Rauschen bewirkt.

Zur Überwindung dieses Problems sind die zwei Pegel für die Schwellenwerte TH1, TH2 in diesem vorliegenden Ausführungsbeispiel vorgesehen, und zwar zum Vergleich mit dem Pegel des Eingabesignals (Eingabedigitaldaten) Di, und zwei Haltezeitdauern HT1 (die Längere: beispielsweise 100 ms), HT2 (die Kürzere: beispielsweise 50 ms) und zwei Überblendzeitdauern CT1 (die Län gere: beispielsweise 100 ms), CT2 (die Kürzere: beispielsweise 50 ms) sind ebenso vorgesehen. Beispielsweise, wenn die Bitverschiebungsgröße (M-N) drei Bits ist, wird der erste Schwellenwert TH1 auf -18 dB eingestellt, und der zweite Schwellenwert TH2 auf -36 dB. Durch Vergleich des Pegels des Ein gabesignals Di mit den zwei Schwellenwerten TH1, TH2 ist es möglich, einen Zeitintervall zwischen jeweiligen Zeitpunkten zu messen, und zwar wann das Signal Di die zwei Werte kreuzt, und dadurch zu bestimmen, ob die Änderung des Signalpegels abrupt oder sanft ist.

Fig. 3A zeigt einen Fall, bei dem sich der Pegel des Eingabesignals Di abrupt ändert, während Fig. 3B einen Fall zeigt, bei dem sich der Pegel des Einga besignals Di sanft ändert. Wie in den Figuren gezeigt, werden die längere Haltezeitdauer HT1 und die kürzere Haltezeitdauer HT2 eingestellt. Wenn, wie in Fig. 3A gezeigt, der Pegel des Eingabesignals Di geringer wird als der zweite Schwellenwert TH2 bevor die kürzere Haltezeitdauer HT2 verstrichen ist, nachdem das Eingabesignal Di kleiner wurde als der erste Schwellenwert TH1, wird die Änderung des Pegels des Eingabesignals Di als abrupt bzw. scharf bestimmt. In diesem Fall, wenn der Pegel des Eingabesignals Di weiter unterhalb dem Schwellenwert H2 verbleibt bis nach dem Verstreichen der Haltezeitdauer HT2, ist ein promptes Schalten zwischen den DACs erforder lich, so daß das Schalten bezüglich der Haltezeitdauer HT2 durchgeführt wird. Wenn jedoch das Eingabesignal den Schwellenwert TH2 wiederum vor dem Verstreichen der Haltezeitdauer HT2 übersteigt, wie durch ein Signal Di' an gedeutet, welches durch eine gestrichelte Linie in Fig. 3A gezeigt ist, wird dies als bloßes Durchgehen oder Übergang des Signalpegels betrachtet anstatt einer abrupten Pegeländerung und daher wird ein Schalten zwischen den DACs nicht durchgeführt.

Andererseits, wenn wie in Fig. 3B gezeigt, das Eingabesignal Di weiter bei einem Pegel bleibt, der gleich zu oder größer als der zweite Schwellenwert TH1 ist, und zwar bis die kürzere Haltezeitdauer HT2 verstrichen ist, nachdem das Eingabesignal Di geringer wurde als der erste Schwellenwert TH1, wird die Änderung des Pegels des Eingabesignals Di als sanft bestimmt und daher wird die längere Haltezeitdauer HT1 verwendet, um dadurch periodische Schaltvorgänge der Schaltung ansprechend auf die Tieffrequenzbereichs komponenten des Eingabesignals zu vermeiden.

Spezieller, wie in Fig. 2 gezeigt, wird das Abzählen der längeren Haltezeit dauer HT1 zu einem Zeitpunkt gestartet, bei dem das Eingabesignal Di kleiner wird als der Schwellenwert TH1 während das Abzählen der kürzeren Halte zeitdauer HT2 gestartet wird zu einem Zeitpunkt, bei dem das Eingabesignal Di geringer wird als der Schwellenwert TH2, wodurch es möglich ist eine ge eignete Haltezeitdauer gemäß der Steigung der Signalamplitude des Einga besignals Di einzustellen.

Fig. 4 zeigt eine Routine zur Durchführung des Überblendens, insbesondere eines Überblendmoduseinstellvorgangs bzw. -betriebs, der durch die D/A- Wandlervorrichtung gemäß dem vorliegenden Ausführungsbeispiel durchge führt wird. In der folgenden Beschreibung bezeichnet P1 einen Modus, bei welchem die Haltezeitdauer HT1 und die Überblendzeitdauer CT1 ausgewählt sind, und P2 einen Modus, bei welchem die Haltezeitdauer HT2 und die Über blendzeitdauer CT2 ausgewählt sind.

Als erstes wird bei einem Schritt S1 eine Flagge FF zur Vermeidung, daß die Vorrichtung in dem Modus P2 geschaltet bzw. geschoben wird, nachdem vom Modus P2 zum Modus P1 geschaltet wurde (mit der Ausnahme, wenn der Modus P2 als ein Anfangswert eingestellt ist) auf "0" zurückgesetzt, und der Modus P2, bei welchem die Haltezeitdauer kürzer ist, wird als ein Anfangswert ausgewählt, wodurch die Haltezeit HT auf HT2 eingestellt wird. Zu diesem Zeitpunkt wird ein Zähler HTc für das Abzählen der Haltezeitdauer auf "0" zu rückgesetzt.

Dann wird der Pegel des Eingabesignals Di bei einem Schritt S2 überwacht. Wenn der Pegel des Eingabesignals Di nicht unterhalb dem ersten Schwel lenwert TH1 ist, wird der Zähler HTc bei einem Schritt S3 zurückgesetzt und das Programm kehrt zurück zu Schritt S2, in welchem die Überwachung eines nächsten Teils des Eingabesignals durchgeführt wird. Andererseits, wenn der Pegel des Eingabesignals Di unterhalb dem ersten Schwellenwert TH1 bei Schritt S2 ist, wird der Zähler HTc des HTc-Haltezeitzählers inkrementiert um "1", und zwar bei einem Schritt S4, und dann wird, bei einem Schritt S5, be stimmt, ob oder ob nicht die Haltezeitdauer HT verstrichen ist.

Wenn der Zähler HTc nicht die Haltezeitdauer HT erreicht hat, wird bestimmt, und zwar bei einem Schritt S6, ob der Modus auf den Modus P1 eingestellt ist und gleichzeitig wird das Flipflop FF auf 1 eingestellt. Wenn die Antwort auf diese Frage zustimmend bzw. affirmativ (JA) ist, kehrt das Programm zu Schritt S2 zurück, wogegen wenn die Antwort negativ ist (NEIN) schreitet das Programm fort zu einem Schritt S7, in welchem bestimmt wird, ob oder ob nicht der Pegel des Eingabesignals Di unterhalb dem zweiten Schwellenwert TH2 ist, und gleichzeitig die Haltezeitdauer HT2 verstrichen ist. Wenn der Si gnalpegel nicht unterhalb TH2 ist und HTc HT2 gilt, wird die Änderung im Pegel als sanft bestimmt und das Programm schreitet fort zu einem Schritt S8, in welchem der Modus auf den Modus P1 eingestellt wird und die Haltezeit dauer HT auf die Haltezeitdauer HT1 eingestellt wird. Andererseits, wenn der Signalpegel unterhalb der Haltezeitdauer TH2 ist, wird die Änderung des Pe gels als abrupt bestimmt und das Programm schreitet fort zu einem Schritt S9, in welchem der Modus auf den Modus P2 eingestellt wird, die Haltezeitdauer HT auf die Haltezeitdauer HT2 eingestellt wird und die Flagge FF auf "1" ein gestellt wird, wodurch einmal der Modus auf den Modus P1 nach diesem Zeit punkt geschaltet wird, danach verhindert wird, daß er zurückgeschaltet bzw. verschoben wird zum Modus P2 bis das vorliegende Überblenden abge schlossen ist. Im Modus P2, wenn der Signalpegel wieder den Schwellenwert TH2 vor dem Verstreichen der Haltezeitdauer HT (= HT2) übersteigt, wird be stimmt, daß das Eingabesignal Di temporär durch den Tiefpegelbereich hin durchgeht, und der Modus wird auf P1 eingestellt. Wie zuvor beschrieben, wird die Überwachung des Pegels des Eingabesignals Di fortgesetzt, bis die vorbestimmte Haltezeitdauer verstrichen ist, und nach dem Verstreichen der Zeitdauer wird das Überblenden in dem wie zuvor beschrieben eingestellten Modus durchgeführt bei einem Schritt S10.

Bezugnehmend auf die Fig. 5A bis 5D sind hier typische Beispiele des Überblendmoduseinstellvorgangs gezeigt, wie zuvor beschrieben. Fig. 5A zeigt Änderungen der Einstellung des Modus: P2 → P1 → P1, was zu dem im Modus P1 durchgeführten Überblenden (CT1) führt. Fig. 5B zeigt Änderungen der Einstellung des Modus: P2 → P2 → P2, was zum im Modus P2 durchge führten Überblenden (CT2) führt. Ferner zeigt Fig. 5C Änderungen in der Ein stellung des Modus: P2 → P2 → P1, was zum im Modus P1 durchgeführten Überblenden (CT1) führt. Fig. 5D zeigt Änderungen in der Einstellung des Modus P2 → P1 → P2, was zum im Modus P1 durchgeführten Überblenden (CT1) führt.

Durch die zuvor beschriebene Einstellung des Modus des Überblendens, und zwar bezüglich des Eingabesignals Di nach einem Zeitpunkt t4 in Fig. 2, wird das Überblenden im Modus P2 zu einem Zeitpunkt t6 begonnen, wenn die Haltezeitdauer HT2 verstrichen ist, nachdem der Pegel (Amplitude) des Ein gabesignals Di abrupt unterhalb den Schwellenwert TH2 gefallen ist, und das Überblenden im Modus P2 ist zu einem Zeitpunkt t8 abgeschlossen, bei wel chem die Überblendzeitdauer CT2 vom Zeitpunkt t6 an verstrichen ist. Ande rerseits, und zwar beim Eingabesignal Di, wird das Überblenden im Modus P1 zu einem Zeitpunkt t7 begonnen, bei welchem die Haltezeitdauer HT1 verstri chen ist nachdem der Pegel des Eingabesignals Di' kleiner wurde als der Schwellenwert TH1, und das Überblenden im Modus P1 ist zu einem Zeit punkt t9 abgeschlossen, bei welchem die Überblendzeitdauer CT1 seit dem Zeitpunkt t7 verstrichen ist.

Wie zuvor beschrieben, ist es gemäß der D/A-Wandlervorrichtung des vorlie genden Ausführungsbeispiels möglich, das Schalten zwischen den DACs mit einer Geschwindigkeit durchzuführen, die von der Amplitude eines Eingabesi gnals abhängt. Ferner ist es möglich, die Durchführung des Schaltens zwi schen den DACs für Tieffrequenzkomponenten oder Komponenten zu verhin dern, die gerade noch durch den Tiefpegelbereich hindurchgehen, um somit die Erzeugung von unerwünschtem Rauschen zu vermeiden. Es sei bemerkt, daß im Fall, daß die DACs 1, 2 Abtastfrequenzen Fs von 48 KHz haben, und zwar wenn die erste Überblendzeitdauer CT1 100 ms ist, 4800 Proben dem Überblenden unterzogen werden, während wenn die zweite Überblendzeit dauer CT2 50 ms ist, 2400 Proben dem Überblenden unterzogen werden. Ferner sollte ein Schalten von dem DAC 2 zum DAC 1, das durchgeführt wird, wenn der Pegel ansteigt, wünschenswerter Weise sofort durchgeführt werden. Daher sollte die Überblendzeitdauer eine Zeitdauer entsprechend zu bei spielsweise ungefähr 20 Proben sein.

Ein Überblenden der Eingabedaten an die jeweiligen DACs 1, 2 kann linear durchgeführt werden durch die Überblender 14, 15, und zwar durch Multipli zieren der Digitaldaten mit den Koeffizienten K1, K2, die sich ein jeder linear ändern. Jedoch, und zwar zur Vereinfachung der Verarbeitung, kann ein Ver fahren zur Verschiebung der Digitaldaten Bit um Bit von der MSB-Seite ange wendet werden. In diesem Fall wird ein jeder der Koeffizienten K1, K2 so ein gestellt, so daß er sich nicht-linear ändert, so daß er jeweils verdoppelt oder halbiert ist. Alternativ können die Überblendkoeffizienten K1, K2 gemäß einer logarithmischen Kurve geändert werden. Dies ermöglicht es, daß der Schalt vorgang auf eine Weise bewirkt wird, die der menschlichen Hörcharakteristik angepaßt ist, die logarithmisch ist.

Bezüglich der Zeitsteuerung für die Detektion von Änderungen im Pegel des Eingabesignals vor dem Schalten vom DAC 1 zum DAC 2 kann der Pegelde tektor 16 eine EIN/AUS-Steuerung des Dämpfungsanweisungssignals AT durchführen, beispielsweise zwei Proben bzw. Abtastungen vor dem Schalten hinsichtlich der Verzögerung für die Verarbeitung durch Analogschaltungen, wie beispielsweise die Analogdämpfungsschaltung 5.

Spezieller, wenn der Amplitudenpegel der Eingabedigitaldaten größer wird als der erste Schwellenwert TH1, liefert der Pegeldetektor 16 das Dämpfungsan weisungssignal AT an die Analogdämpfungsschaltung 5, so daß die Ana logdämpfungsschaltung die Dämpfung des Analogsignals eine vorbestimmte Zeit früher als der Start des Überblendens beendet, und wenn der Amplitu denpegel der Eingabedigitaldaten kleiner wird als der erste Schwellenwert TH1, liefert der Pegeldetektor 16 das Dämpfungsanweisungssignal AT an die Analogdämpfungsschaltung 5, so daß die Analogdämpfungsschaltung 5 die Dämpfung des Analogsignals bei dem Abschluß bzw. der Beendigung des Überblendens beginnt.

Es sei bemerkt, daß die vorliegende Erfindung nicht auf das zuvor beschrie bene Ausführungsbeispiel eingeschränkt ist. Beispielsweise, und zwar obwohl im zuvor genannten Ausführungsbeispiel die zwei Schwellenwerte mit unter schiedlichen Pegeln vorgesehen sind, können mehr als zwei Schwellenwerte mit unterschiedlichen Pegeln verwendet werden und unterschiedliche Halte zeitdauern und Überblendzeitdauern können demgemäß eingestellt werden.

Ferner, obwohl nur zwei DACs im zuvor beschriebenen Ausführungsbeispiel verwendet werden, ist die vorliegende Erfindung anwendbar auf eine Vorrich tung, die mehr als zwei DACs verwendet.

Claims

1. Eine D/A-Wandlervorrichtung, die folgendes aufweist:
einen Digitalsignalprozessor, der eine Pegelkonversion der gleichen Eingabedigitaldaten mit unterschiedlichen Konversionsfaktoren in eine Vielzahl von pegelkonvertierten Digitaldaten durchführt, die geeignet sten Daten der Vielzahl von pegelkonvertierten Digitaldaten basierend auf einer Signalqualität einer jeden der Vielzahl von pegelkonvertierten Digitaldaten auswählt und ausgibt, andere Daten der Vielzahl von pe gelkonvertierten Digitaldaten nach der Dämpfung der anderen Daten auf oder unterhalb eines vorbestimmten Rauschpegels ausgibt, und zwischen Daten, die zuvor als geeignetste Daten ausgewählt wurden, und Daten, die neu als die geeignetsten Daten ausgewählt werden, schaltet durch Durchführung eines Überblendens zwischen den zuvor ausgewählten Daten und den neu ausgewählten Daten;
eine Vielzahl von D/A-Wandlern, die eine D/A-Wandlung der Vielzahl von pegelkonvertierten Digitaldaten durchführen, die vom Digitalsignal prozessor ausgegeben werden, und zwar zu jeweiligen Analogsignalen, und die die Analogsignale ausgeben; und
eine Analogaddiervorrichtung, die eine Pegelkonversion der Analogsi gnale durchführt, die von der Vielzahl von D/A-Wandlern ausgegeben werden, wiederum basierend auf den jeweiligen entsprechenden der Konversionsfaktoren auf eine Weise, so daß die resultierenden Ana logsignale einen Pegel entsprechend einem Pegel der Eingabedigi taldaten haben, und die dann all die pegelkonvertierten Analogsignale add iert;
wobei der Digitalsignalprozessor das Schalten über eine vorbestimmte Überblendzeitdauer durchführt, wenn ein Amplitudenpegel der Einga bedigitaldaten einen vorbestimmten Schwellenwertpegel von einer grö ßeren Seite als der vorbestimmte Schwellenwertpegel zu einer kleine ren Seite als der vorbestimmte Schwellenwertpegel kreuzt, und zwar in soweit als der Amplitudenpegel der Eingabedigitaldaten nicht den vor bestimmten Schwellenwert von der kleineren Seite zur größeren Seite für eine vorbestimmte Haltezeitdauer kreuzt; und
wobei der vorbestimmte Schwellenwertpegel eine Vielzahl von Schwel lenwertpegeln aufweist, wobei die vorbestimmte Haltezeitdauer und die vorbestimmte Überblendzeitdauer auf eine Weise eingestellt sind, die einem jeden der Vielzahl von Schwellenwertpegeln entspricht, so daß wenn der vorbestimmte Schwellenwertpegel kleiner wird, die vorbe stimmte Haltezeitdauer und die vorbestimmte Überblendzeitdauer auf jeweilige kürzere Zeitdauern eingestellt werden.

2. D/A-Wandlervorrichtung gemäß Anspruch 1, wobei der Digitalsignalpro zessor das Überblenden durchführt durch Einstellen der vorbestimmten Haltezeitdauer und der vorbestimmten Überblendzeitdauer auf entspre chende Zeitdauern, die einem größten der Vielzahl von Schwellen wertpegeln entsprechen, und zwar wenn eine Zeitdauer zwischen einen Zeitpunkt, bei dem der Amplitudenpegel des Eingabedigitalsignals klei ner wird als der Größte der Vielzahl von Schwellenwertpegeln, und ei nem Zeitpunkt, bei dem der Amplitudenpegel der Eingabedigitaldaten kleiner wird als der nächstkleinere der Vielzahl von Schwellenwertpe geln, eine vorbestimmte Zeitdauer übersteigt, oder wenn der Amplitu denpegel der Eingabedigitaldaten geringer wird als der Größte der Viel zahl von Schwellenwertpegeln, dann kleiner wird als der nächstkleinere der Vielzahl von Schwellenwertpegeln, und dann größer wird als der nächstkleinere der Vielzahl von Schwellenwertpegeln, und zwar wie derum innerhalb der vorbestimmten Zeitdauer.

3. D/A-Wandlervorrichtung gemäß Anspruch 1 oder 2, wobei der Digitalsi gnalprozessor eine Verzögerungsvorrichtung aufweist, die die Eingabe digitaldaten um eine zweite vorbestimmte Zeitdauer verzögern, und fer ner einen Detektor, der den Amplitudenpegel der Eingabedigitaldaten detektiert bevor diese durch die Verzögerungsvorrichtung verzögert werden, und wobei die zweite vorbestimmte Zeitdauer auf oder größer als eine Zeitdauer eingestellt ist, die für das durchzuführende Über blenden erforderlich ist, so daß das Überblenden abgeschlossen ist, wenn der Amplitudenpegel der Eingabedigitaldaten den vorbestimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite kreuzt.

4. D/A-Wandlervorrichtung gemäß Anspruch 1 oder 2, die ferner eine Analogdämpfungsschaltung aufweist, die eine Dämpfung der Mittel-bis- Hochfrequenzkomponenten eines Analogsignals durchführt, das durch die Durchführung der D/A-Wandlung der anderen Daten der pegelkon vertierten Digitaldaten durch einen entsprechenden der D/A-Wandler erhalten wird, und zwar bevor das Analogsignal in die Analogaddiervor richtung eingegeben wird, und zwar wenn die anderen Daten durch ei nen kleineren Konversionsfaktor konvertiert werden, als einer der Kon versionsfaktoren, mit welchen die Eingabedigitaldaten in die ausge wählten geeignetsten Daten konvertiert wurden.

5. D/A-Wandlervorrichtung gemäß Anspruch 4, die eine Dämpfungssig nalausgabevorrichtung aufweist, die ein Dämpfungsanweisungssignal liefert, das die Ausführung der Analogdämpfung anweist bzw. steuert, und zwar an die Analogdämpfungsschaltung, wenn die pegelkonver tierten Digitaldaten, die durch Konvertierung der Eingabedigitaldaten mit einem größten der Konversionsfaktoren erhalten wurden, ausge wählt und ausgegeben werden.

6. D/A-Wandlervorrichtung gemäß Anspruch 4, wobei die Analogdämp fungsschaltung einen Tiefpaßfilter aufweist.

7. D/A-Wandlervorrichtung gemäß Anspruch 5, wobei die Dämpfungssig nalausgabevorrichtung das Dämpfungsanweisungssignal in einer Weise ausgibt, so daß die Analogdämpfungsschaltung die Dämpfung des Analogsignals um eine zweite vorbestimmte Zeit früher stoppt als der Start des Überblendens, und zwar wenn der Amplitudenpegel der Ein gabedigitaldaten den vorbestimmten Schwellenwertpegel von der klei neren Seite zur größeren Seite kreuzt, und die Dämpfung des Ana logsignals bei der Beendigung bzw. dem Abschluß des Überblendens startet, wenn der Amplitudenpegel der Eingabedigitaldaten den vorbe stimmten Schwellenwertpegel von der größeren Seite zur kleineren Seite kreuzt.

8. Ein D/A-Wandlerverfahren, das die folgenden Schritte aufweist:
Durchführen einer Pegelkonversion der gleichen Eingabedigitaldaten mit unterschiedlichen Konversionsfaktoren in eine Vielzahl von jeweili gen pegelkonvertierten Digitaldaten;
Auswählen und Ausgeben der geeignetsten Daten der Vielzahl von pe gelkonvertierten Digitaldaten basierend auf einer Signalqualität einer jeden der Vielzahl von pegelkonvertierten Digitaldaten, und Ausgeben von anderen Daten der Vielzahl von pegelkonvertierten Digitaldaten, und zwar nach der Dämpfung der anderen Daten auf oder unterhalb ei nem vorbestimmten Rauschpegel;
Schalten zwischen Daten, die zuvor als die geeignetsten Daten aus der Vielzahl von pegelkonvertierten Digitaldaten ausgewählt wurden, und Daten, die neu als die geeignetsten Daten ausgewählt werden, und zwar durch Durchführen eines Überblendens zwischen den zuvor aus gewählten Daten und den neu ausgewählten Daten;
Durchführen einer D/A-Wandlung der Vielzahl von pegelkonvertierten Digitaldaten in jeweilige Analogsignale und Ausgeben der Analogsi gnale; und
Durchführen einer Pegelkonversion der Analogsignale wiederum basie rend auf jeweiligen Entsprechenden der Konversionsfaktoren in einer Weise, so daß die resultierenden Analogsignale einen Pegel besitzen, der einem Pegel der Eingabedigitaldaten entspricht, und dann zusam menaddieren aller pegelkonvertierten Analogsignale;
wobei das Schalten über eine vorbestimmte Überblendzeitdauer durch geführt wird, wenn ein Amplitudenpegel der Eingabedigitaldaten einen vorbestimmten Schwellenwertpegel von einer größeren Seite als der vorbestimmte Schwellenwertpegel zu einer kleineren Seite als der vor bestimmte Schwellenwertpegel kreuzt, und zwar insoweit als der Am plitudenpegel der Eingabedigitaldaten nicht den vorbestimmten Schwellenwertpegel von der kleineren Seite zur größeren Seite für eine vorbestimmte Haltezeitdauer kreuzt; und
wobei der vorbestimmten Schwellenwertpegel eine Vielzahl von Schwellenwertpegeln aufweist, wobei die vorbestimmte Haltezeitdauer und die vorbestimmte Überblendzeitdauer auf eine Weise eingestellt werden, die einem jeden der Vielzahl von Schwellenwertpegeln ent spricht, so daß wenn der vorbestimmte Schwellenwertpegel kleiner ist, die vorbestimmte Haltezeitdauer und die vorbestimmte Überblendzeit dauer auf entsprechende kürzere Zeitdauern eingestellt sind.