DE10019482A1 - Halbleiterbauelement mit einem Leadframe - Google Patents

Halbleiterbauelement mit einem Leadframe

Info

Publication number
DE10019482A1
DE10019482A1 DE10019482A DE10019482A DE10019482A1 DE 10019482 A1 DE10019482 A1 DE 10019482A1 DE 10019482 A DE10019482 A DE 10019482A DE 10019482 A DE10019482 A DE 10019482A DE 10019482 A1 DE10019482 A1 DE 10019482A1
Authority
DE
Germany
Prior art keywords
connection
fingers
semiconductor
component according
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10019482A
Other languages
English (en)
Inventor
Gernot Althammer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10019482A priority Critical patent/DE10019482A1/de
Publication of DE10019482A1 publication Critical patent/DE10019482A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung schlägt ein Halbleiterbauelement mit folgenden Merkmalen vor: DOLLAR A - zumindest einem Halbleiterchip, der auf einer Hauptseite Kontaktpads aufweist, DOLLAR A - einen Leadframe mit einem Chipaufnahmebereich, auf dem der zumindest eine Halbleiterchip gelegen ist und der mit Anschlußfingern zur elektrischen Kontaktierung ausgestattet ist, DOLLAR A - einem Gehäuse, das den zumindest einen Halbleiterchip und den Leadframe umgibt, wobei äußere Bereiche der Anschlußfinger außerhalb des Gehäuses gelegen sind, DOLLAR A - Drahtverbindungen, die die Kontaktpads mit inneren Bereichen der Anschlußfinger elektrisch verbinden. DOLLAR A Zur Herstellung einer elektrischen Verbindung im Inneren des Gehäuses sind weitere Anschlußfinger vorgesehen, die mit zumindest einigen der Kontaktpads für eine interne Verbindung des zumindest einen Halbleiterchips elektrisch verbunden sind.

Description

Die Erfindung betrifft ein Halbleiterbauelement mit
  • - zumindest einem Halbleiterchip, der auf einer Hauptseite Kontaktpads aufweist,
  • - einem Leadframe mit einem Chipaufnahmebereich, auf dem der zumindest eine Halbleiterchip gelegen ist und mit Anschluß­ fingern zur elektrischen Kontaktierung,
  • - einem Gehäuse, das den zumindest einen Halbleiterchip und den Leadframe umgibt, wobei äußere Bereiche der Anschluß­ finger außerhalb des Gehäuses gelegen sind,
  • - Drahtverbindungen, die die Kontaktpads mit inneren Berei­ chen der Anschlußfinger elektrisch verbinden.
Derartige Halbleiterbauelemente sind aus dem Stand der Tech­ nik hinlänglich bekannt. Es gibt sie in einer Vielzahl von verschiedenen Ausführungen, zum Beispiel als Thin Small Out­ line Package (TSOP), bei dem die äußeren Bereiche der An­ schlußfinger auf allen vier Gehäuseseiten gelegen sind oder als Dual Inline Package (DIP), bei denen die äußeren Bereiche der Anschlußfinger auf zwei gegenüberliegenden Seiten des Ge­ häuses angeordnet sind. Es existieren auch Varianten, bei de­ nen das Halbleiterbauelement mehrere Halbleiterchips auf­ weist. Diese Halbleiterbauelemente werden als Multichip Packages bezeichnet. Bei diesen Multichip Packages ist es manchmal notwendig, eine elektrische Verbindung zwischen den Halbleiterchips des Halbleiterbauelementes herzustellen. Die Herstellung einer elektrischen Verbindung bedeutet, die Kon­ taktpads der Halbleiterchips miteinander elektrisch zu ver­ binden.
Hierbei ist es bekannt, die elektrisch zu verbindenden Kon­ taktpads jeweils über eine Drahtverbindung mit dem inneren Bereich eines Anschlußfingers zu verbinden. Die Herstellung der elektrischen Verbindung geschieht dann außerhalb des Halbleiterbauelementes. Beispielsweise kann hierbei eine Lei­ terbahn einer Leiterplatte, auf welchem das Halbleiterbauele­ ment aufgebracht ist, die äußeren Bereiche der Anschlußfinger miteinander verbinden. Diese Anordnung ist jedoch dann nach­ teilig, wenn eine große Anzahl an elektrischen Verbindungen zwischen den Kontaktpads zweier oder mehrerer Halbleiterchips vorgenommen werden müssen. Neben den Anschlußfingern, die ausschließlich einen elektrischen Kontakt außerhalb des Halb­ leiterbauelementes bereitstellen sollen, sind nämlich weitere Anschlußfinger notwendig, die lediglich zur externen Verbin­ dung über die Leiterplatte vorgesehen werden müssen, um die in dem Halbleiterbauelement angeordneten Halbleiterchips elektrisch miteinander zu verbinden. Da die Abstände (Pit­ ches) eines Halbleiterbauelementes normiert sind, vergrößert sich das Gehäuse des Halbleiterbauelementes entsprechend der Anzahl der zusätzlich benötigen Anschlußfinger.
Um dies zu vermeiden, ist man deshalb bestrebt, die elektri­ sche Verbindung zwischen zwei oder mehreren Halbleiterchips im Inneren des Halbleiterbauelementes vorzunehmen. Hierzu ist es bekannt, auf dem Chipaufnahmebereich des Leadframes eine elektrisch isolierende Keramik oder ein Laminat aufzubringen, auf welchem die Halbleiterchips befestigt sind. Das Laminat oder die Keramik kann dann mit Leiterbahnen versehen werden, die eine elektrische Verbindung zwischen den Halbleiterchips herstellen. Zur Herstellung eines derartigen Halbleiterbau­ elementes ist jedoch eine Abänderung der Verfahrensschritte gegenüber einem gewöhnlichen Halbleiterbauelement mit einem Leadframe notwendig. Hierdurch verteuert sich die Herstellung des Halbleiterbauelementes. Zudem weist ein derartiges Halb­ leiterbauelement aufgrund des zusätzlichen Trägers eine grö­ ßere Bauhöhe auf.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Halbleiterbauelement bereitzustellen, welches auf einfa­ che Weise herstellbar ist und die Verbindung mehrerer Halb­ leiterchips im Inneren des Halbleiterbauelementes ermöglicht.
Diese Aufgabe wird mit den Merkmalen des Patentanspruches 1 gelöst.
Gemäß der Erfindung sind weitere Anschlußfinger vorgesehen, die mit zumindest einigen der Kontaktpads für die interne Verbindung des zumindest einen Halbleiterchips elektrisch verbunden sind. Die weiteren Anschlußfinger dienen dazu, die Kontaktpads verschiedener Halbleiterchips miteinander zu ver­ binden. Da die weiteren Anschlußfinger ebenfalls Teil des Leadframes sind, ist eine Abänderung des Herstellungsverfah­ rens gegenüber den bekannten mit einem Leadframe ausgestatte­ ten Halbleiterbauelementen nicht notwendig. Hierdurch ist ei­ ne kostengünstige Fertigung möglich.
Vorteilhafte Ausgestaltungen ergeben sich aus den untergeord­ neten Ansprüchen.
Die weiteren Anschlußfinger sind dabei vorteilhafterweise im Inneren des Gehäuses gelegen. Dadurch, daß diese nicht aus dem Gehäuse herausgeführt werden, erhöht sich die Anzahl der Anschlußfinger gegenüber einem konventionellen Halbleiterbau­ element nicht.
Vorteilhafterweise liegt benachbart eines weiteren Anschluß­ fingers jeweils ein für die externe Kontaktierung vorgesehe­ ner Anschlußfinger. Besonders bevorzugt sind ein Anschlußfin­ ger für die externe Kontaktierung und ein weiterer Anschluß­ finger für die interne Verbindung mehrerer Halbleiterchips alternierend jeweils nebeneinander angeordnet. Die weiteren Anschlußfinger liegen also in dem Bereich, der durch zwei be­ nachbarte, für die externe Kontaktierung vorgesehene An­ schlußfinger ausgespart ist. Die weiteren Anschlußfinger und die Anschlußfinger für die externe Kontaktierung verlaufen deshalb vorteilhafterweise im wesentlichen parallel. Eine be­ sonders einfache Herstellung ist dann möglich, wenn die weiteren Anschlußfinger und die Anschlußfinger für die externe Kontaktierung in einer Ebene liegen.
Die elektrische Verbindung von Kontaktpads zweier Halbleiter­ chips wird dann besonders einfach, wenn die zwei Halbleiter­ chips übereinander angeordnet auf den gegenüberliegenden Hauptseiten des Chipaufnahmebereiches gelegen sind. Hierdurch läßt sich die elektrische Verbindung zwischen den weiteren Anschlußfingern und den zumindest einigen der Kontaktpads je­ weils eines Halbleiterchips über eine Drahtverbindung reali­ sieren. Vorteilhafterweise ist dann ein Kontaktpad des ersten Halbleiterchips und ein Kontaktpad eines zweiten Halbleiter­ chips jeweils über eine erste beziehungsweise zweite Draht­ verbindung mit genau einem der weiteren Anschlußfinger ver­ bunden. Die erste Drahtverbindung ist somit vorteilhafterwei­ se auf eine erste Hauptseite und die zweite Drahtverbindung auf eine zweite Hauptseite des weiteren Anschlußfinger gebon­ det. Durch die übereinander liegende Anordnung der zwei Halb­ leiterchips läßt sich somit ein Halbleiterbauelement herstel­ len, dessen Gehäuseabmaße gegenüber den bekannten Standard- Halbleiterbauelementen, z. B. TSOP, DIP usw. unverändert ist. Es weist lediglich, aufgrund zweier übereinanderliegender Halbleiterchips, eine größere Höhe auf. Die elektrische Ver­ bindung zu dem erfindungsgemäßen Halbleiterbauelement und ei­ nem Trägersubstrat, zum Beispiel einer Leiterplatte, läßt sich jedoch in bekannter Weise vollziehen, da die Abstände zwischen zwei Anschlußfingern die bekannten Maße aufweisen.
Vorteilhafterweise sind die weiteren Anschlußfinger auf genau einer Seite oder zwei gegenüberliegenden Seiten des Halblei­ terbauelementes gelegen. Hierdurch ist die Herstellung der Drahtverbindung zwischen dem Kontaktpad und dem weiteren An­ schlußfinger besonders einfach, wenn dieser Vorgang bei einer Vielzahl an Kontaktpads beziehungsweise weiteren Anschlußfin­ gern wiederholt werden muß. Die Maschine zur Herstellung der Drahtverbindungen muß in diesem Fall nur geringe Wege zurück­ legen.
Die Erfindung wird anhand der nachfolgenden Figuren weiter erläutert. Es zeigen:
Fig. 1 in der Draufsicht einen Ausschnitt aus einem erfin­ dungsgemäßen Halbleiterbauelement,
Fig. 2 eine Draufsicht auf den Leadframe des erfindungsge­ mäßen Halbleiterbauelementes und
Fig. 3 einen Querschnitt durch ein Ausführungsbeispiel ei­ nes erfindungsgemäßen Halbleiterbauelementes.
In der Fig. 1 ist ein Ausschnitt eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelementes dargestellt. Die Fig. 1 zeigt in der Draufsicht einen Ausschnitt eines Leadframes 4. Der Leadframe 4 weist einen Chipaufnahmebereich 5 auf, auf dessen erster Hauptseite 15 ein erster Halbleiter­ chip 1a und auf dessen gegenüberliegenden, zweiten Hauptseite 16 ein zweiter Halbleiterchip 1b angeordnet sind. Der Lead­ frame 4 weist weiterhin Anschlußfinger 6 auf. Die Anschluß­ finger 6 dienen zur externen Kontaktierung des Halbleiterbau­ elementes. Die Anschlußfinger 6 lassen sich in einen inneren Bereich 8, der innerhalb des Gehäuserandes 12 (gestrichelt dargestellt) gelegen ist und in einen äußeren Bereich 7, der außerhalb des Gehäuserandes 12 gelegen ist, unterteilen. Die Anordnung der Anschlußfinger 6 entspricht der aus dem Stand der Technik bekannten Art und Weise.
Die Halbleiterchips 1a, 1b weisen auf ihren ersten Hauptsei­ ten Kontaktpads 2a, 2b auf. Die Kontaktpads 2a sind dabei auf dem Halbleiterchip 1a gelegen, während die Kontaktpads 2b dem Halbleiterchip 1b zugeordnet sind. Die Kontaktpads 2a, 2b lassen sich dabei in solche unterteilen, die ein externes Si­ gnal bereitstellen und solche, die zur elektrischen Verbin­ dung mit dem jeweils anderen Halbleiterchip vorgesehen sind. Die für die externe Kontaktierung vorgesehenen Kontaktpads sind in der Fig. 1 mit 25a, 25b bezeichnet, während diejeni­ gen Kontaktpads, die zur Herstellung einer internen elektri­ schen Verbindung dienen, mit 26a, 26b bezeichnet sind. In dem vorliegenden Ausführungsbeispiel weist der Halbleiterchip 1a lediglich Kontaktpads 26a auf, die für eine interne Kontak­ tierung bestimmt sind. Der auf der zweiten Hauptseite 16 des Chipaufnahmebereiches 5 gelegene Halbleiterchip 1b weist hin­ gegen sowohl Kontaktpads 25b zur externen Kontaktierung als auch Kontaktpads 26b zur internen Kontaktierung auf. Auf der der Gehäuseseite 20 zugewandten Seite des Halbleiterchips 2b sind hierbei lediglich Kontaktpads 25b vorgesehen, die zur Herstellung einer externen Verbindung mit den Anschlußfingern 6 über Drahtverbindungen 10 verbunden sind. Die der Gehäuse­ seite 19 zugewandten Kontaktpads 2b beinhalten auch solche Kontaktpads 26b, die über eine Drahtverbindung 13b mit weite­ ren Anschlußfingern 11 elektrisch verbunden sind.
In der Fig. 1 ist der Leadframe derart ausgestaltet, daß auf der der Gehäuseseite 19 zugewandten Seite alternierend ein Anschlußfinger 6 für die externe Kontaktierung neben einem weiteren Anschlußfinger 11 für die interne Signalverbindung gelegen ist. Es ist selbstverständlich nicht notwendig, daß zwischen zwei benachbarten Anschlußfingern 6 grundsätzlich ein weiterer Anschlußfinger 11 gelegen ist. Je nach Anzahl der benötigten internen Signalverbindungen können auch weni­ ger oder mehr externe Anschlußfinger 11 vorgesehen sein. Vor­ teilhaft ist es jedoch, wenn die weiteren Anschlußfinger auf genau einer Seite des Halbleiterbauelementes, im vorliegenden Fall der Gehäuseseite 19 gelegen sind. Im diesem Fall ist die Herstellung der Drahtverbindung zwischen den Kontaktpads 26a, 26b und den jeweiligen weiteren Anschlußfingern 11 besonders einfach, da die Maschine (ein Drahtbonder) nur wenig Weg­ strecke zur Herstellung der Verbindung zurücklegen muß. Wird eine sehr große Anzahl an internen Signalverbindungen benö­ tigt, so ist es selbstverständlich auch denkbar, entlang al­ ler vier Gehäuseseiten des Halbleiterbauelementes weitere An­ schlußfinger 11 vorzusehen. Diese können dabei, wie in Fig. 1 dargestellt, jeweils zwischen zwei benachbarten Anschluß­ fingern 6 gelegen sein. Es ist jedoch auch denkbar, nur ver­ einzelte weitere Anschlußfinger 11 auf einer Gehäuseseite des Halbleiterbauelementes vorzusehen. Die Kontaktpads der Halb­ leiterchips sind dann natürlich entsprechend angeordnet.
Die Anordnung der weiteren Anschlußfinger 11 im Verhältnis zu den Anschlußfingern 6 für die externe Kontaktierung wird aus Fig. 2 näher deutlich, in der lediglich die Draufsicht auf einen Leadframe 4 dargestellt ist. Hierbei ist ersichtlich, daß die weiteren Anschlußfinger 11 auf zwei gegenüberliegen­ den Seiten 19, 21 des Halbleiterbauelementes gelegen sind. Die gestrichelte Linie, die parallel zu den Seiten des Chi­ paufnahmebereichs 5 verläuft, gibt hierbei die später durch das Gehäuse bestimmten Gehäuseseiten vor. Als Gehäuse wird üblicherweise eine Vergußmasse aus einem Kunststoff vorgese­ hen.
Fig. 3 zeigt in einem Ausführungsbeispiel ein erfindungsge­ mäßes Halbleiterbauelement im Querschnitt. Auf dem Chipauf­ nahmebereich 5 ist auf der ersten Hauptseite 15 der Halblei­ terchip 1a gelegen. Dieser weist auf seiner ersten Hauptseite 3a Kontaktpads auf. Auf der rechten Seite befindet sich hier­ bei ein Kontaktpad 25a, der über eine Drahtverbindung 10a mit einem Anschlußfinger 6 zur externen Kontaktierung verbunden ist. Auf der linken Hauptseite hingegen befindet sich (exem­ plarisch) ein Kontaktpad 26a, der über eine Drahtverbindung 13a mit einem der weiteren Anschlußfinger 11 (im Querschnitt nicht ersichtlich) verbunden ist. Die Drahtverbindung 13a ist hierbei mit einer ersten Hauptseite 17 des weiteren Anschluß­ fingers 11 verbunden. Auf der gegenüberliegenden, zweiten Hauptseite 18 ist mit dem weiteren Anschlußfinger 11 eine Drahtverbindung 13b verbunden, die mit ihrem anderen Ende mit einem Kontaktpad 26b des auf der zweiten Hauptseite 16 des Chipaufnahmebereichs 5 gelegenen Halbleiterchips 1b in Ver­ bindung steht. Auf der rechten Seite des Halbleiterchips 1b befindet sich ein Kontaktpad 25b, welcher über eine Drahtverbindung 10 mit der Unterseite eines Anschlußfingers 6, der für die externe Kontaktierung bestimmt ist, verbunden ist. Die Kontaktpads 25a, 25b sind im Normalfall mit unterschied­ lichen Anschlußfingern 6 elektrisch verbunden. Diese befinden sich nebeneinanderliegend in einer Ebene. Es wäre jedoch denkbar, daß diese mit ein- und demselben Anschlußfinger ver­ bunden sind, wodurch ein externes Signal beiden Halbleiter­ chips zur Verfügung gestellt würde.
Die Halbleiterchips 1a, 1b sind in der vorliegenden Fig. 3 unterschiedlich groß. Dies ist nicht zwangsläufig notwendig. Die Halbleiterchips 1a, 1b könnten auch gleich groß sein. Bei einem der beiden Halbleiterchips könnte es sich beispielswei­ se um einen logischen Halbleiterchip handeln, während der an­ dere Halbleiterchip ein Speicher ist. Prinzipiell sind als Halbleiterchips alle denkbaren Typen einsetzbar. Auf der er­ sten Hauptseite 3a, 3b der Halbleiterchips 1a, 1b ist jeweils eine Schutzschicht 14 gelegen, die während des Herstellungs­ prozesses einen Schutz der aktiven Chipstrukturen bietet.
Das Gehäuse wird üblicherweise mittels eines Moldprozesses hergestellt, das heißt bei dem Gehäuse handelt es sich um ei­ nen Kunststoff, der in eine Kavität eingepreßt wird. Als Leadframe wird vorteilhafterweise ein Kupferleadframe verwen­ det. Denkbar ist jedoch jedes elektrisch leitfähige Material, das mit den gängigen Verarbeitungswerkzeugen bearbeitet wer­ den kann.
Die in den vorherigen Figuren dargestellten Ausführungsbei­ spiele zeigen jeweils ein Halbleiterbauelement, das zwei Halbleiterchips aufweist. Selbstverständlich wäre es auch denkbar, auf den Hauptseiten des Chipaufnahmebereiches mehr als einen Halbleiterchip anzuordnen. Die in den vorliegenden Figuren gezeigte Anordnung weist jedoch den Vorteil auf, daß eine gegenseitige elektrische Beeinflussung der Funktion, hervorgerufen durch eine übereinanderliegende Anordnung, eli­ miniert ist, da der metallische Chipaufnahmebereich eine elektrische Abschirmung übernimmt. Gegenüber dem Stand der Technik weist die Erfindung den Vorteil auf, daß ein zusätz­ licher Verbindungsträger aus einem elektrisch nicht leitenden Material (zum Beispiel ein Laminat oder eine Keramik) vermie­ den werden kann, welche lediglich die Funktion zur Herstel­ lung interner Signalverbindungen übernehmen würde. Hierdurch läßt sich das erfindungsgemäße Halbleiterbauelement gegenüber dem Stand der Technik mit geringeren Kosten herstellen. Wei­ terhin weist die Erfindung den Vorteil auf, daß die nach au­ ßen sichtbaren Anschlüsse (Anschlußfinger 6) gegenüber einem konventionellen Multichip Package verringert sind. Hierdurch geht eine Verringerung der Gehäusegröße einher.
Bezugszeichenliste
1
a,
1
b Halbleiterchip
2
a,
2
b Kontaktpads
3
a,
3
b Erste Hauptseite
4
Leadframe
5
Chipaufnahmebereich
6
Anschlußfinger
7
Äußerer Bereich der Anschlußfinger
8
Innerer Bereich der Anschlußfinger
9
Gehäuse
10
Drahtverbindung (extern)
11
Anschlußfinger
12
Gehäuserand
13
a,
13
b Drahtverbindung (intern)
14
Schutzschicht
15
Erste Hauptseite des Chipaufnahmebereiches
16
Zweite Hauptseite des Chipaufnahmebereiches
17
Erste Hauptseite des weiteren Anschlußfingers
18
Zweite Hauptseite des weiteren Anschlußfingers
19
,
20
,
21
,
22
Gehäuseseite
25
a,
25
b Kontaktpads (extern)
26
a,
26
b Kontaktpads (intern)

Claims (11)

1. Halbleiterbauelement mit
  • - zumindest einem Halbleiterchip (1a, 1b), der auf einer Hauptseite (3a, 3b) Kontaktpads (2a, 2b) aufweist,
  • - einem Leadframe (4) mit einem Chipaufnahmebereich (5), auf dem der zumindest eine Halbleiterchip (1a, 1b) gelegen ist und mit Anschlußfingern (6) zur elektrischen Kontaktierung,
  • - einem Gehäuse (9), das den zumindest einen Halbleiterchip (1a, 1b) und den Leadframe (4) umgibt, wobei äußere Berei­ che (7) der Anschlußfinger (6) außerhalb des Gehäuses (9) gelegen sind,
  • - Drahtverbindungen (10), die die Kontaktpads (2a, 2b) mit inneren Bereichen der Anschlußfinger (8) elektrisch verbin­ den,
dadurch gekennzeichnet, daß weitere Anschlußfinger (11) vorgesehen sind, die mit zumin­ dest einigen der Kontaktpads (2a, 2b) elektrisch verbunden sind zur Herstellung einer internen elektrischen Verbindung des zumindest einen Halbleiterchips.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die weiteren Anschlußfinger (22) im Inneren des Gehäuses (9) liegen.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß benachbart eines weiteren Anschlußfingers (11) jeweils ein Anschlußfinger (6) liegt.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß alternierend ein Anschlußfinger (6) und ein weiterer An­ schlußfinger (11) angeordnet sind.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die weiteren Anschlußfinger (11) und die Anschlußfinger (6) in einer Ebene liegen.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwei Halbleiterchips (1a, 1b) übereinander angeordnet auf den gegenüberliegenden Hauptseiten (15, 16) des Chipaufnahmebe­ reichs (5) vorgesehen sind.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die elektrische Verbindung zwischen den weiteren Anschlußfin­ gern (11) und den zumindest einigen der Kontaktpads (2a, 2b) über Drahtverbindungen realisiert ist.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß ein Kontaktpad (26a) eines ersten Halbleiterchips (1a) und ein Kontaktpad (26b) eines zweiten Halbleiterchips (1b) je­ weils über eine erste beziehungsweise eine zweite Drahtver­ bindung (13a, 13b) mit einem der weiteren Anschlußfinger (11) verbunden ist.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß die erste Drahtverbindung (13a) auf eine erste Hauptseite (17) und die zweite Drahtverbindung (13b) auf eine zweite Hauptseite (18) des weiteren Anschlußfingers (11) gebondet ist.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die weiteren Anschlußfinger (11) auf genau einer oder auf zwei gegenüberliegenden Seiten (19, 21; 20, 22) des Halblei­ terbauelementes gelegen sind.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die weiteren Anschlußfinger (11) und die Anschlußfinger (6) im wesentlichen parallel verlaufen.
DE10019482A 2000-04-19 2000-04-19 Halbleiterbauelement mit einem Leadframe Ceased DE10019482A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10019482A DE10019482A1 (de) 2000-04-19 2000-04-19 Halbleiterbauelement mit einem Leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10019482A DE10019482A1 (de) 2000-04-19 2000-04-19 Halbleiterbauelement mit einem Leadframe

Publications (1)

Publication Number Publication Date
DE10019482A1 true DE10019482A1 (de) 2001-07-19

Family

ID=7639368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10019482A Ceased DE10019482A1 (de) 2000-04-19 2000-04-19 Halbleiterbauelement mit einem Leadframe

Country Status (1)

Country Link
DE (1) DE10019482A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780925A (en) * 1992-10-28 1998-07-14 International Business Machines Corporation Lead frame package for electronic devices
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780925A (en) * 1992-10-28 1998-07-14 International Business Machines Corporation Lead frame package for electronic devices
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module

Similar Documents

Publication Publication Date Title
DE3913221C2 (de) Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19734794B4 (de) Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE19520700B4 (de) Halbleiterbausteinanordnung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE3212442C2 (de)
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP1467407A1 (de) Leistungshalbleitermodul
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE102019202721B4 (de) 3d-flexfolien-package
DE4234700B4 (de) Gehäuste Halbleiteranordnung
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE3930858C2 (de) Modulaufbau
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE60037717T2 (de) Datenträger mit integriertem schaltkreis und übertragungsspule
DE10019482A1 (de) Halbleiterbauelement mit einem Leadframe
EP2073262B1 (de) Halbleiterbauelement
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102017215027A1 (de) Halbleiterbauelement und Kontaktieranordnung mit einem Halbleiterbauelement und einer Leiterplatte

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection