DE10019408A1 - Feldeffekttransistor, insbesondere zur Verwendung als Sensorelement oder Beschleunigungssensor, und Verfahren zu dessen Herstellung - Google Patents

Abstract

Es wird ein Feldeffekttransistor vorgeschlagen, der zur Verwendung als Sensorelement (5) oder in einem Beschleunigungssensor geeignet ist. Der Feldeffekttransistor weist dazu innerhalb eines planaren Substrates (10) einen Drainbereich (12) und einen Sourcebereich (13) auf, die über einen Kanalbereich (21) voneinander getrennt sind. Weiter ist eine Gateelektrode (16) vorgesehen, die weitgehend freitragend oberhalb des Substrates (10) über dem Kanalbereich (21) angeordnet ist. Die Gateelektrode (16) ist derart federnd gelagert, dass eine auf sie einwirkende äußere Kraft, die eine parallel zu der Oberfläche des Substrates (10) gerichtete Komponente hat, eine parallel zu der Oberfläche des Substrates (10) gerichtete Auslenkung der Gateelektrode (16) bewirkt. Das vorgeschlagene Verfahren sieht vor, in einem ersten Verfahrensschritt einen integrierten Schaltkreis (30) mit einem Drainbereich (12), einem Sourcebereich (13) und einem Kanalbereich (21) in einem CMOS-Prozess herzustellen oder bereitzustellen und danach in einem zweiten Verfahrensschritt die weitgehend freitragende Gateelektrode (16) in galvanischer Additivtechnik auf dem integrierten Schaltkreis (30) zu erzeugen.

Description

Die Erfindung betrifft einen Feldeffekttransistor, insbeson­ dere zur Verwendung als Sensorelement oder in einem Be­ schleunigungssensor, ein Verfahren zu dessen Herstellung und ein derartiges Sensorelement nach der Gattung der unabhängi­ gen Ansprüche.

Stand der Technik

Beschleunigungssensoren bzw. Inertialsensoren sind vielfach bekannt. Dabei gibt es neben feinmechanischen Lösungen auch mikromechanische Lösungen, wobei sowohl diskrete Bauteile als auch in Halbleiterschaltungen integrierte Bauteile be­ kannt sind.

Ein Beispiel für einen derartigen Beschleunigungssensor ist in US 5,503,017 beschrieben, wobei innerhalb eines halblei­ tenden Substrates im Bereich einer Ausnehmung in diesem Sub­ strat zwei einander gegenüberliegende Feldeffekttransistoren vorgesehen sind, die eine gemeinsame, die Ausnehmung weitge­ hend ausfüllende Gateelektrode aufweisen. Unter dem Einfluss einer auf diesen Beschleunigungssensor bzw. die Gateelektro­ de einwirkenden äußeren Kraft kommt es dann zu einer Verän­ derung des Abstandes zwischen der Gateelektrode und den beiden Kanalbereichen der einander gegenüberliegenden Feldef­ fekttransistoren, wobei die Verringerung des Abstandes der Gateelektrode von einem der Kanalbereiche einer Vergrößerung dieses Abstandes zu dem anderen Kanalbereich entspricht. Auf diese Weise ist prinzipiell eine Messung einer Komponente dieser äußeren Kraft möglich.

Darüber hinaus wurde in der Anmeldung JP 4-25764, deren In­ halt in US 5,503,017 zusammengefasst ist, bereits ein Be­ schleunigungssensor auf Basis eines Feldeffekttransistors vorgeschlagen, wobei ein Substrat mit einem Drainbereich und einem Sourcebereich vorgesehen ist, die über einen Kanalbe­ reich voneinander getrennt sind. Weiter ist dort beschrie­ ben, oberhalb des Kanalbereiches eine weitgehend freitragen­ de, federnd gelagerte Gateelektrode anzubringen, die von dem Kanalbereich in dem darunter liegenden planaren Substrat durch einen Spalt beabstandet ist. Unter dem Einfluss einer senkrecht zu der Oberfläche des Substrates einwirkenden äu­ ßeren Kraft kommt es dabei zu einer Verringerung der Breite des Spaltes und damit zu einer Veränderung des Drainstromes in dem Feldeffekttransistor. Somit ist diese senkrecht zu der Oberfläche des Substrates einwirkende Komponente der äu­ ßeren Kraft über den gemessenen Strom detektierbar.

Neben den vorstehend erläuterten mikromechanischen Lösungs­ konzepten für Beschleunigungssensoren sind weiter auch in galvanischer Additivtechnik hergestellte Beschleunigungssen­ soren bekannt. Dazu sei beispielsweise auf die Anmeldung DE 196 37 265 A1 oder die Anmeldung DE 197 19 601 A1 verwiesen.

Das Verfahren zur Herstellung derartiger Beschleunigungssen­ soren, d. h. die galvanische Additivtechnik selbst, ist wei­ ter in DE 44 18 163 A1 und in der Anmeldung DE 197 32 250 A1 bereits beschrieben.

Vorteile der Erfindung

Der erfindungsgemäße Feldeffekttransistor und das erfin­ dungsgemäße Sensorelement mit mindestens einem derartigen Feldeffekttransistor hat gegenüber dem Stand der Technik den Vorteil, dass die zu messende Beschleunigung nicht zunächst in eine Bewegung, anschließend in eine Kapazitätsänderung und schließlich in eine Spannungsänderung umgewandelt werden muss, sondern dass die Bewegung der als träge Masse in dem Feldeffekttransistor eingesetzten Gateelektrode unmittelbar in eine leicht messbare Änderung des Drainstromes des Fel­ deffekttransistors umgesetzt wird.

Darüber hinaus hat der erfindungsgemäße Feldeffekttransistor den Vorteil, dass die zumindest näherungsweise parallel zu der Oberfläche des Substrates gerichtete Auslenkung der Ga­ teelektrode aus der Ruhelage zumindest näherungsweise linear zu einer parallel zu der Oberfläche des Substrates gerichte­ ten Komponente einer einwirkenden äußeren Kraft ist. Auf diese Weise wird der vielfach bekannten Beschleunigungssen­ soren, die auf einem kapazitiven Auswerteprinzip basieren, anhaftende Nachteil überwunden, dass zwischen Kapazitäts­ signal und Beschleunigungs- bzw. Auslenkungssignal der trä­ gen Masse eine prinzipielle Nichtlinearität besteht. Zudem sind die bei Beschleunigungssensoren auf Basis des kapaziti­ ven Auswerteprinzips auftretenden Kapazitätshübe in der Re­ gel sehr klein, so dass schwierig zu erfüllende Anforderun­ gen an den Wandler von Kapazitätsänderung in Spannungsände­ rung sowie den Aufbau und die Verbindungstechnik in derarti­ gen Beschleunigungssensoren gestellt werden müssen. Diese Anforderungen entfallen für den erfindungsgemäßen Feldef­ fekttransistor.

Das Sensorsignal liegt im Fall des erfindungsgemäßen Feldef­ fekttransistors vielmehr vorteilhaft direkt als Strom- bzw. Spannungssignal vor, und muss nicht, wie sonst üblich, als Kapazitätsänderung zunächst in ein Spannungssignal gewandelt werden. Auf diese Weise sind mit dem erfindungsgemäßen Fel­ deffekttransistor bzw. dem erfindungsgemäßen Sensorelement besonders hohe Empfindlichkeiten und Auflösungen erreichbar, da störende parasitäre Effekte, beispielsweise Rauschen, deutlich unterdrückt sind.

Insgesamt ist der erfindungsgemäße Feldeffekttransistor in seinem Aufbau wesentlich einfacher und hinsichtlich der Aus­ wertung des Messsignales zuverlässiger und einfacher als be­ kannte Konzepte.

Der erfindungsgemäße Feldeffekttransistor und das erfin­ dungsgemäße Verfahren zu dessen Herstellung hat schließlich den Vorteil, dass er bis auf die Gateelektrode in einem Standard CMOS-Prozess herstellbar ist bzw. dass zur Herstel­ lung des benötigten integrierten Schaltkreises (IC) herkömm­ liche IC's eingesetzt werden können, die zuvor in einem se­ paraten, an sich bekannten Standard CMOS-Prozess hergestellt wurden. Insofern kann als Substrat zunächst vorteilhaft ein üblicher IC für Feldeffekttransistoren eingesetzt werden, auf dem dann nach dessen Fertigung in einer ebenfalls an sich bekannten galvanischen Additivtechnik zusätzlich die weitgehend freitragenden Gateelektroden in Form von bewegli­ chen, beschleunigungssensitiven Strukturen sowie entspre­ chende Kontaktierungen und Verankerungen aufgebaut werden.

Auf diese Weise ist der erfindungsgemäße Feldeffekttransi­ stor vorteilhaft sehr kostengünstig als voll integriertes Bauteil in einem mit den Prozessschritten eines CMOS- Prozesses sowie einer sogenannten galvanischen "Back-End"- Additivtechnik kompatiblen Herstellungsverfahren produzier­ bar.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den Unteransprüchen genannten Maßnahmen.

So ist besonders vorteilhaft, dass die Empfindlichkeit des Sensorelementes bzw. Feldeffekttransistors hinsichtlich der zu messenden Kräfte bzw. Beschleunigungen in einfacher Weise über die Geometrie der zur weitgehend freitragenden Aufhän­ gung der Gateelektrode eingesetzten Federn bzw. Federstruk­ turen eingestellt werden kann. Zudem ist es über die Geome­ trie der Federn und/oder der Federstrukturen sowie die Dicke der Gateelektrode und damit deren träge Masse in einfacher Weise möglich, die Querempfindlichkeit des Feldeffekttransi­ stors bzw. Sensorelementes in einer Nicht-Detektionsrichtung einzustellen oder zu minimieren. Auf diese Weise kann er­ reicht werden, dass die Gateelektrode unter dem Einfluss ei­ ner einwirkenden äußeren Kraft lediglich in eine Richtung auslenkbar ist, die parallel zu der Oberfläche des Substra­ tes orientiert ist.

Insbesondere kann somit durch die Dimensionierung der Federn bzw. der Federstrukturen und die Aufhängung der Gateelektro­ de zumindest weitgehend vermieden werden, dass sich die Breite des Spaltes zwischen der Gateelektrode und dem darun­ ter befindlichen Kanalbereich unter dem Einfluss einer ein­ wirkenden äußeren Kraft, die insbesondere eine senkrecht zu der Oberfläche des Substrates gerichtete Komponente hat, verändert.

Besonders vorteilhaft ist weiter, wenn die Gateelektrode so über Federn freitragend gelagert ist, dass sich bei einer auf die Gateelektrode einwirkenden äußeren Kraft bzw. Be­ schleunigung die in Draufsicht auf die Gateelektrode be­ stimmte Überlappungsfläche von Gateelektrode und Kanalgebiet zumindest näherungsweise linear mit einer parallel zu der Oberfläche des Substrates gerichteten Komponente dieser äußeren Kraft verändert. Die Kennlinie des Feldeffekttransi­ stors bzw. Sensorelementes, d. h. beispielsweise der Drain­ strom als Funktion der Beschleunigung bzw. der äußeren Kraft, ist somit bei geeigneter Auslegung der anliegenden Gateelektrodenspannung linear, so dass eine zusätzliche schaltungstechnische Linearisierung entfällt.

Schließlich erlaubt es der erfindungsgemäße Feldeffekttran­ sistor sehr vorteilhaft auch, auftretende Temperaturschwan­ kungen zu kompensieren. Dies wird vorteilhaft einerseits durch eine geeignet ausgebildete Federstruktur erreicht, die die die Gateelektrode tragenden Federn jeweils mit deren Verankerungen verbindet, oder andererseits werden zwei be­ nachbart nebeneinander angeordnete Feldeffekttransistoren mit einer gemeinsamen Gateelektrode als träge Masse verse­ hen, wobei bei der Auslenkung der Gateelektrode aus der Ru­ helage unter dem Einfluss einer äußeren Kraft in Draufsicht die Summe der Überlappungsfläche der Gateelektrode mit dem Kanalbereich des ersten Feldeffekttransistors und der Über­ lappungsfläche der Gateelektrode mit dem Kanalbereich des zweiten Feldeffekttransistors zumindest näherungsweise kon­ stant bleibt. Auf diese Weise können möglicherweise auftre­ tende Temperaturschwankungen bzw. Temperaturabhängigkeiten eines derartigen Sensorelementes effektiv und ohne zusätzli­ chen schaltungstechnischen Aufwand unterdrückt werden.

Weiter ist es auch vorteilhaft, wenn zur Erhöhung des Mess­ signals, d. h. beispielsweise des Drainstromes, mehrere er­ findungsgemäße Feldeffekttransistoren parallel geschaltet werden.

Schließlich ist vorteilhaft, dass sich der erfindungsgemäße Feldeffekttransistor nicht zur zum Einsatz in Beschleuni­ gungssensoren, sondern auch zum Einsatz in anderen Inertial­ sensoren wie beispielsweise Beschleunigungsschaltern oder Drehratensensoren oder Kombinationen derselben eignet. Somit ist somit das erfindungsgemäße Sensorelement beispielsweise auch in Rückhaltesystemen für Kraftfahrzeuge oder in der Ma­ schinenüberwachung einsetzbar, wobei es sich durch niedrige Herstellungskosten, hohe Zuverlässigkeit und Langlebigkeit auszeichnet.

Zeichnungen

Die Erfindung wird anhand der Zeichnungen und in der nach­ folgenden Beschreibung näher erläutert. Es zeigt Fig. 1 ei­ nen Schnitt durch ein erstes Ausführungsbeispiel eines Fel­ deffekttransistors, Fig. 2 eine Draufsicht auf Fig. 1, Fig. 3 eine Draufsicht auf ein Sensorelement mit zwei benach­ bart nebeneinander angeordneten Feldeffekttransistoren mit gemeinsamer Gateelektrode, und Fig. 4a bis Fig. 4d das Verfahren zur Herstellung eines Feldeffekttransistors gemäß Fig. 2 bzw. eines Sensorelementes gemäß Fig. 3.

Ausführungsbeispiele

Die Fig. 1 erläutert ein erstes Ausführungsbeispiel eines erfindungsgemäßen Feldeffekttransistors, der in einem Be­ schleunigungssensor einsetzbar ist. Dazu ist zunächst vorge­ sehen, auf einem Substrat 10 in Form eines Siliziumwafers in bekannte r Weise einen P⁺-Typ Siliziumbereich 11 zu erzeugen. Weiter ist vorgesehen, innerhalb dieses P⁺-Typ Siliziumbe­ reiches 11 an der Oberfläche des Substrates 10 einen Drain­ bereich 12 und einen Sourcebereich 13 zu erzeugen, die be­ reichsweise die Oberfläche des Substrates 10 bilden. Der Drainbereich 12 und der Sourcebereich 13 werden jeweils aus N⁺-Typ Silizium gebildet. Insgesamt bildet somit das Sub­ strat 10 mit den einzelnen darin erzeugten Bereichen einen integrierten Schaltkreis 30 (IC). Hinsichtlich näherer De­ tails zu diesem insoweit sowohl hinsichtlich Aufbau als auch Herstellungsverfahren bekannten integrierten Schaltkreis 30 als Grundlage für einen Feldeffekttransistor sei beispiels­ weise auf US 5,503,017 verwiesen. Insbesondere sei betont, dass der integrierte Schaltkreis 30 insoweit vollständig in einem Standard CMOS-Prozess herstellbar ist.

Weiter ist auf dem integrierten Schaltkreis 30 auf der Ober­ fläche des Substrates 10 zumindest in dem Bereich zwischen Drainbereich 12 und Sourcebereich 13, d. h. dem sogenannten Kanalbereich 21, eine dünne Isolierschicht oder Passivier­ schicht 15 aufgebracht worden. Daneben ist jeweils im Drain­ bereich 12 und im Sourcebereich 13 auf der Oberfläche des Substrates 10 eine beispielsweise metallische Anschlussflä­ che 14 vorgesehen, die der Kontaktierung und elektrischen Verschaltung von Drainbereich 12 und Sourcebereich 13 mit weiteren externen Bauteilen, beispielsweise einer Spannungs­ quelle, dient.

Die Isolierschicht 15 ist im erläuterten Ausführungsbeispiel eine elektrisch isolierende Siliziumoxidschicht. Es eignen sich prinzipiell jedoch auch andere, elektrisch isolierende Passivierschichten als Isolierschicht 15. Bevorzugt ist die Isolierschicht 15 weiter derart ausgebildet, dass sie zumin­ dest bereichsweise auch in den Drainbereich 12 bzw. den Sourcebereich 13 hinein reicht. Auf diese Weise wird vermie­ den, dass es bei Betrieb zu einem Kurzschluss zwischen einer im Weiteren aufzubringenden Gateelektrode 16 und dem Drain­ bereich 12 bzw. dem Sourcebereich 13 kommt.

Nachdem nun auf der Oberfläche des Substrates 10 durch eine geeignete Maskierung bzw. Strukturierung bereichsweise die Isolierschicht 15 und die Anschlussflächen 14 erzeugt worden sind, erfolgt anschließend, das heißt in einem sogenannten "Back-End"-Prozess auf dem bereits fertig vorbereiteten in­ tegrierten Schaltkreis 30, unter Einsatz einer galvanischen Additivtechnik die Erzeugung einer zumindest weitgehend freitragenden Gateelektrode 16, die oberhalb des Substrates 10 über zumindest einem Bereich des Kanalbereiches 21 ange­ ordnet ist.

Die Erzeugung dieser Gateelektrode 16 auf dem zuvor in einem Standard CMOS-Prozess hergestellten integrierten Schaltkreis 30 wird anhand der Fig. 4a bis 4g im weiteren noch erläu­ tert.

Insgesamt ist nach dem Herstellen der weitgehend freitragen­ den, federnd gelagerten Gateelektrode 16 zwischen der Ga­ teelektrode 16 und der im Kanalbereich 21 befindlichen Iso­ lierschicht 15 ein Spalt 17 entstanden, der eine definierte Breite von 100 nm bis 1000 nm, vorzugsweise 200 nm bis 500 nm, aufweist.

Die Fig. 2 zeigt eine Draufsicht auf Fig. 1, wobei in Fig. 2 zusätzlich die Schnittlinie gemäß Fig. 1 angedeutet ist. In Fig. 2 ist darüber hinaus zu erkennen, dass die Ga­ teelektrode 16 weitgehend freitragend oberhalb des inte­ grierten Schaltkreises 30 federnd gelagert ist, und im er­ läuterten Beispiel eine quaderförmige Form hat, so dass die Gateelektrode 16 den Kanalbereich 21 zwischen dem Drainbe­ reich 12 und dem Sourcebereich 13 weitgehend überdeckt. Be­ vorzugt überdeckt die Gateelektrode 16 den Kanalbereich 21 in Draufsicht vollständig, d. h. ihre Oberfläche stimmt in Draufsicht näherungsweise mit der Oberfläche des Kanalberei­ ches 21 überein.

Die Gateelektrode 16 hat dabei eine typische Breite von 200 µm bis 500 µm, eine typische Länge von 200 µm bis 1000 µm und eine typische Dicke von 200 µm bis 1000 µm.

In Fig. 2 ist weiter vorgesehen, dass die Gateelektrode 16 über zwei einander gegenüberliegende Federn 18, die sich auf einer gemeinsamen Achse befinden, mit zwei diesen Federn 18 jeweils zugeordneten Verankerungen 19 in an sich bekannter Weise mit dem Substrat 10 verbunden ist. Insofern wird die Gateelektrode 16 über die Federn 18 und mit Hilfe der Veran­ kerungen 19 federnd gelagert und zumindest freitragend ober­ halb des Kanalbereiches 21 gehalten. Um zu vermeiden, dass unter dem Einwirken einer äußeren Kraft, insbesondere einer Kraft, die eine Komponente senkrecht zu der Oberfläche des Substrates 10 hat, die Breite des Spaltes 17 durch diese äu­ ßere Kraft verändert wird, ist weiter vorgesehen, dass die Federn 18 eine deutlich größere Dicke als Breite, d. h. ein hohes Aspektverhältnis (Verhältnis von Dicke zu Breite) von beispielsweise mehr als fünf aufweisen. Auf diese Weise wird erreicht, dass die Gateelektrode 16 unter dem Einfluss einer äußeren Kraft, die eine parallel zu der Oberfläche des Sub­ strates 10 gerichtete Komponente aufweist, in Richtung des in Fig. 2 eingezeichneten Doppelpfeiles parallel zu der Oberfläche des Substrates 10 leicht verschiebbar ist, dass gleichzeitig aber auch die Breite des Spaltes 17 in jedem Betriebszustand, d. h. bei weitgehend beliebigen äußeren Kräften, stets zumindest dazu konstant bleibt.

Die Gateelektrode 16 gemäß Fig. 2 bildet somit die träge Masse eines Beschleunigungssensors 5 auf Basis des erläuter­ ten Feldeffekttransistors und ist zur Messung einer in Dop­ pelpfeilrichtung gemäß Fig. 2 parallel zu der Oberfläche des Substrates 10 gerichteten Komponente einer äußeren Kraft geeignet. Dabei ist die in Draufsicht auf das Substrat 10 bestimmbare Überlappungsfläche des von der Gateelektrode 16 überdeckten Bereiches des Kanalbereiches 21 direkt propor­ tional zu der durch den Doppelpfeil angedeuteten Richtung der parallel zu der Oberfläche des Substrates 10 gerichteten Komponente der einwirkenden äußeren Kraft. Insbesondere ändert sich diese Überlappungsfläche linear mit dieser Kraft­ komponente und damit linear mit der in dieser Richtung wir­ kenden Beschleunigung. Da andererseits der Drainstrom, d. h. der dem Drainbereich 12 entnehmbare elektrische Strom direkt proportional der Überlappungsfläche, d. h. der von der Ga­ teelektrode 16 in Draufsicht überdeckten Fläche des Kanalbe­ reiches 21, ist, ergibt sich eine direkte Messung bzw. Um­ setzung der einwirkenden Beschleunigung in einen elektri­ schen Strom.

Die Gateelektrode 16, die Federn 18 und die Verankerungen 19 sind im Übrigen bevorzugt metallisch. Ihre Erzeugung wird im Folgenden anhand der Fig. 4a bis 4g erläutert werden.

Weiter sei betont, dass die laterale Geometrie der Gateelek­ trode 16 nahezu beliebig gewählt werden kann, d. h. ihre Form ist nicht auf die erläuterte Quaderform beschränkt. Weiter können die Federn 18 neben einfachen Stegen auch in T-Form oder Π-Form oder auch weiteren, komplizierteren Strukturen realisiert werden. Der Zweck der Federn 18 ist dabei jeweils, dass die Gateelektrode 16 an mindestens einer Stelle auf dem Substrat 10 über mindestens eine Feder 18 mit mindestens einer Verankerung 19 verankert und somit elek­ trisch und mechanisch an das Substrat 10 bzw. den integrier­ ten Schaltkreis 30 angekoppelt ist. Dabei ist zu beachten, dass über die Geometrie der Federn 18 sowie insbesondere die Dicke der Federn 18 und die Dicke der Gateelektrode 16 die mechanischen Eigenschaften des Sensorelementes 5 definiert werden. Dies betrifft im Wesentlichen die Empfindlichkeit des Sensorelementes 5 hinsichtlich der Richtung der einwir­ kenden äußeren Kraft bzw. der Richtung der einzelnen Kompo­ nenten dieser Kraft. Weiter lässt sich durch das Design der Federn 18 und der Verankerungen 19 auch die Linearität des Messsignals als Funktion der zu messenden Beschleunigung so­ wie auch die Temperaturabhängigkeit des Sensorelementes 5 beeinflussen. Dies an Hand der Fig. 3 noch weiter erläu­ tert.

Die Fig. 3 zeigt ein zweites Ausführungsbeispiel des Senso­ relementes 5 wobei zwei benachbart nebeneinander angeordnete Feldeffekttransistoren 40, 41 vorgesehen sind, die in einem gemeinsamen integrierten Schaltkreis 30 integriert sind und eine gemeinsame Gateelektrode 16 als träge Masse zur Verwen­ dung in einem Beschleunigungssensor aufweisen. Weiter ist gemäß Fig. 3 vorgesehen, dass die gemeinsame Gateelektrode 16 derart angeordnet ist, dass unter dem Einfluss einer äu­ ßeren Kraft, die insbesondere eine in Doppelpfeilrichtung parallel zu der Oberfläche des integrierten Schaltkreises 30 oder des Substrates 10 gerichtete Komponente aufweist, die Summe der Überlappungsfläche der Gateelektrode 16 mit dem Kanalbereich 21 des ersten Feldeffekttransistors 40 und der Überlappungsfläche der Gateelektrode 16 mit dem Kanalbereich 21 des zweiten Feldeffekttransistors 41 zumindest näherungs­ weise konstant bleibt. Die Überlappungsfläche wird dabei je­ weils in Draufsicht auf das Sensorelement 5 bestimmt. Im Üb­ rigen ist in Fig. 3 eingetragen, dass sich bei einem Schnitt entlang der beiden angedeuteten Schnittlinien je­ weils eine Schnittdarstellung gemäß Fig. 1 ergibt.

In Fig. 3 ist weiter vorgesehen, dass die Gateelektrode 16 über zwei einander gegenüberliegende, auf einer gemeinsamen Achse angeordnete Federn 18 mit insgesamt vier Verankerungen 19 mit dem Substrat 10 verbunden sind. Dabei befindet sich weiter jeweils zwischen der Feder 18 und den beiden zugeord­ neten Verankerungen 19 eine zusätzliche Federstruktur 20. Diese Federstruktur 20 bewirkt eine deutliche Verringerung der Temperaturabhängigkeit des Messsignales des Sensorele­ mentes 5 gemäß Fig. 3. Dabei sei betont, dass die in Fig. 3 eingezeichneten Federstrukturen 20 nur beispielhaft zu verstehen sind, und dass es vielfältige Varianten hinsichtlich der konkreten Struktur der Federn 18, der Ausbildung der Federstrukturen 20 und der Zahl und der Anordnung der Verankerungen 19 gibt, die der Fachmann im Einzelfall an Hand der spezifischen Anforderungen an das jeweilige Senso­ relement 5 festlegen muss.

Die gemeinsame Gateelektrode 16 gemäß Fig. 3 bewirkt im Üb­ rigen ebenfalls eine Kompensation von Temperaturschwankungen bzw. Temperaturabhängigkeiten des Messsignals des Sensorele­ mentes 5, da bei einer derartigen Temperaturschwankung, die zu einer lateralen Verschiebung der Gateelektrode 16 führt, die Summe der Überlappungsflächen der beiden Feldeffekttran­ sistoren 40, 41 stets konstant bleibt.

In den vorstehend erläuterten Fig. 1 bis 3 wurde im Übri­ gen darauf verzichtet, auf die Details zur elektrischen Ver­ schaltung und Auswertung der Messsignale der Feldeffekttran­ sistoren einzugehen, da diese dem Fachmann bekannt sind.

Die Fig. 4a bis 4f erläutern das Verfahren zur Herstel­ lung eines Feldeffekttransistors bzw. eines Sensorelementes 5 gemäß den Fig. 1 bis 3 exemplarisch am Beispiel der Er­ zeugung einer federnd gelagerten, zumindest weitgehend frei­ tragenden Gateelektrode 16 und einer auf dem Substrat 10 be­ festigten Verankerung 19.

Die Fig. 4a geht dazu zunächst von einem an sich bekannten integrierten Schaltkreis 30 aus, der in einem Standard CMOS- Prozess hergestellt worden ist. Auf dessen Oberfläche wurde über eine geeignete Strukturierung die Isolierschicht 15 in Form einer Siliziumoxidschicht erzeugt, die eine Dicke von beispielsweise 100 nm aufweist. Weiter wurden auf der Ober­ fläche des integrierten Schaltkreises 30 in den nicht von der Isolierschicht 15 eingenommenen Bereichen die Anschluss­ flächen 14 zur elektrischen Kontaktierung bzw. Verschaltung erzeugt, die eine Dicke von ebenfalls etwa 100 nm aufweisen, und aus einem Metall wie beispielsweise Aluminium bestehen.

Im Weiteren wird nun zur Herstellung der Gateelektrode 16 im Unterschied zu den bisher bei der Herstellung von Feldef­ fekttransistoren üblichen Verfahren diese nicht in Form ei­ ner Polysilizium-Gateelektrode aufgebracht, sondern in einer galvanischen Additivtechnik erzeugt. Insofern handelt es sich in diesem Fall um einen sogenannten "Back-End"-Prozess auf dem bereits fertig vorbereiteten in­ tegrierten Schaltkreis 30.

Gemäß Fig. 4a wird im Rahmen dieser Additivtechnik zunächst auf die Isolierschicht 15 bzw. die Anschlussflächen 14 eine erste Fotolackschicht 32 aufgebracht, die eine Polymer- Opferschicht definiert, und die nach ihrer Entfernung in ei­ nem späteren Verfahrensschritt dann die Breite des Spaltes 17 bestimmt.

In diesem Zusammenhang sei zudem betont, dass es vielfach vorteilhaft ist, die Oberfläche des integrierten Schaltkrei­ ses 30 vor dem Aufbringen der ersten Fotolackschicht 32 zu­ nächst zu planarisieren, um damit die Breite des Spaltes 17 mit höherer Präzision einstellen zu können. Als Verfahren zur Planarisierung eignet sich beispielsweise ein chemisch- mechanisches Polieren. Auf derart polierten integrierten Schaltkreisen 30 bzw. derart polierten Oberflächen der Iso­ lierschicht 15 und der Anschlussflächen 14 ist dann möglich, die erste Fotolackschicht 32 mit besonders genau definierter Dicke aufzubringen, wobei die Genauigkeit der eingestellten Dicke ca. 1% beträgt.

Nach dem Aufbringen der ersten Fotolackschicht 32 wird diese zunächst fotolithographisch strukturiert, im Bereich einer ersten Ausnehmung 22 wieder entfernt, und anschließend getempert. Die erste Ausnehmung 22 bildet dabei den Bereich, der später von einer Verankerung 19 eingenommen werden soll. Dazu ist zusätzlich vorgesehen, dass im Bereich der Ausneh­ mung 22 auf der Oberfläche des integrierten Schaltkreises 30 zuvor, d. h. schon bei der vorausgehenden Herstellung des integrierten Schaltkreises 30, eine metallische Veranke­ rungsfläche 31 erzeugt worden ist, die im Wesentlichen ana­ log der Anschlussfläche 14 aufgebaut bzw. erzeugt wurde. Insbesondere dient diese Verankerungsfläche 31 zur Verschal­ tung der im Weiteren darauf angebrachten Verankerung 19, über die dann die elektrische Kontaktierung der mit der Ver­ ankerung 19 über die Feder 18 zumindest weitgehend freitra­ gend verbundenen Gateelektrode 16 gewährleistet wird.

Die erste Fotolackschicht 32 erlaubt in diesem Zusammenhang neben der Festlegung der Breite des Spaltes 17 in den weite­ ren Verfahrensschritten auch die Freilegung der Gateelektro­ de 16.

Die Fig. 4b zeigt einen auf Fig. 4a folgenden Verfahrens­ schritt, wobei auf die erste Fotolackschicht 32 bzw. die Verankerungsfläche 31 eine Metallschicht 33 als Galvanik- Startschicht aufgesputtert worden ist. Im Einzelnen ist die Metallschicht 33 eine ca. 300 nm dicke, leitfähige Schicht aus Chrom und Kupfer. Dabei dient das zunächst aufgesputter­ te Chrom als Haftschicht zu der darunter befindlichen ersten Fotolackschicht 32, während das nachfolgend aufgesputterte Kupfer als Startschicht für eine galvanische Abscheidung dient.

Nach dem Abscheiden der Metallschicht 33 erfolgt dann gemäß Fig. 4c die Abscheidung einer ca. 15 µm dicken zweiten Fo­ tolackschicht 34 auf der Metallschicht 33. Diese zweite Fo­ tolackschicht 34 wird beispielsweise aufgeschleudert und dann bei 200°C ausgehärtet. Anschließend wird auf der Oberfläche der zweiten Fotolackschicht 34 mittels eines bekann­ ten Plasma-CVD-Verfahrens eine ca. 600 nm dicke Oxidschicht 35 aus Siliziumoxid abgeschieden. Dieses Siliziumoxid dient als Hartmaske zur Strukturierung der darunter befindlichen zweiten Fotolackschicht 34 und wird dazu selbst zunächst mittels eines fotolithographischen Prozesses und eines an­ schließenden Plasmaätzens strukturiert.

Dazu wird auf die Oxidschicht 35 zunächst eine dritte Foto­ lackschicht 36 aufgebracht und derart strukturiert, dass in der dritten Fotolackschicht 36 eine zweite Ausnehmung 37 und eine dritte Ausnehmung 38 entsteht. Dabei ist die dritte Ausnehmung 38 oberhalb der Verankerungsfläche 31 angeordnet, während die zweite Ausnehmung 37 den Ort und die Form der im Weiteren zu erzeugenden Gateelektrode 16 definiert. Nach dem erläuterten Strukturieren der dritten Fotolackschicht 36 wird dann im Bereich der zweiten Ausnehmung 37 bzw. der dritten Ausnehmung 38 die Oxidschicht 35 gemäß Fig. 4d ge­ öffnet. Anschließend wird dann gemäß Fig. 4e die zweite Fo­ tolackschicht 34 im Bereich der zweiten Ausnehmung 37 bzw. der dritten Ausnehmung 38 unter Einsatz eines an sich be­ kannten, anisotropen Plasmaätzprozesses geätzt, so dass Trenchgräben entstehen, die in ihrer Tiefe bis zu der Me­ tallschicht 33 reichen.

Anschließend wird dann in die so entstandene Polymer- Negativform, die von der in der erläuterten Weise struktu­ rierten zweiten Fotolackschicht 34 und der Metallschicht 33 begrenzt wird, eine ca. 10 µm dicke Nickelschicht abgeschie­ den, so dass gemäß Fig. 4f die Gateelektrode 16 und die Verankerung 19 entsteht. Als Verfahren zur Abscheidung der erwähnten Nickelschicht wird dabei ein galvanisches Abschei­ deverfahren eingesetzt, wobei die Metallschicht 33 als soge­ nannte "plating base" dient.

Der letzte Verfahrensschritt sieht gemäß Fig. 4g zunächst vor, die Oxidschicht 35 mit Hilfe einer Ätzung mit Flusssäu­ re zu entfernen. Danach werden dann die verbliebenen Teile der zweiten Fotolackschicht 34 in bekannter Weise durch isotropes Ätzen in einen O₂/CF₄-Plasma entfernt. Schließlich wird durch selektives, nasschemisches Ätzen auch die Metall­ schicht 33 wieder abgetragen.

Abschließend wird dann auch die erste Fotolackschicht 32 durch Ätzen in einem O₂/CF₄-Plasma wieder entfernt. Dabei sei betont, dass dieser Plasmaätzprozess ein isotroper Ätz­ prozess ist, so dass die erste Fotolackschicht 32 in Form einer Polymer-Opferschicht auch unterhalb der erzeugten Ga­ teelektrode 16 vollständig entfernt wird.

Das Ergebnis des erläuterten Verfahrens ist eine mit dem Substrat 10 fest verbundene Verankerung 19 und eine zumin­ dest weitgehend freitragende Gateelektrode 16. Im Übrigen ist klar, dass mit Hilfe des vorstehend erläuterten Verfah­ rens auch die nicht dargestellten Federn 18 bzw. Federstruk­ turen 20, die die Gateelektrode 16 mit der Verankerung 19 verbinden, erzeugbar sind. Dazu ist lediglich eine geeignete Strukturierung der Oxidschicht 35 bzw. der dritten Fotolack­ schicht 36 erforderlich.

Die elektrische Kontaktierung der Gateelektrode 16 kann so­ mit über die Federn 18 bzw. die Verankerungen 19, die bevor­ zugt von Metallen wie beispielsweise Aluminium gebildet wer­ den, in einfacher Weise realisiert werden. Weiter stehen nach Abschluss des Verfahrens gemäß Fig. 4g auch die An­ schlussflächen 14 zur Kontaktierung eines Drainbereiches 12 bzw. eines Sourcebereiches 13 wieder zur Verfügung.

Claims (14)

1. Feldeffekttransistor, insbesondere zur Verwendung als Sensorelement oder in einem Beschleunigungssensor, mit min­ destens einem Drainbereich und mindestens einem Sourcebe­ reich, die über mindestens einen Kanalbereich voneinander getrennt sind und sich innerhalb eines zumindest bereichs­ weise planaren Substrates befinden, sowie mindestens einer Gateelektrode, die zumindest weitgehend freitragend oberhalb des Substrates über zumindest einem Bereich des Kanalberei­ ches angeordnet ist, dadurch gekennzeichnet, dass die Ga­ teelektrode (16) derart federnd gelagert ist, dass eine auf die Gateelektrode (16) einwirkende äußere Kraft, die eine parallel zu der Oberfläche des Substrates (10) gerichtete Komponente hat, eine zumindest näherungsweise parallel zu der Oberfläche des Substrates (10) gerichtete Auslenkung der Gateelektrode (16) aus der Ruhelage bewirkt.

2. Feldeffekttransistor nach Anspruch 1, dadurch gekenn­ zeichnet, dass der Drainbereich (12), der Sourcebereich (13) und der Kanalbereich (21) jeweils bereichsweise die Oberflä­ che des Substrates (10) bilden, und die Gateelektrode (16) und der Kanalbereich (21) durch einen Spalt (17), insbeson­ dere einen 100 nm bis 1000 nm breiten Spalt (17), voneinan­ der beabstandet sind.

3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf der Oberfläche des Substrates (10) bereichsweise insbesondere metallische Anschlussflächen (14) vorgesehen sind, mit denen der Drainbereich (12) und der Sourcebereich (13) elektrisch kontaktierbar ist.

4. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf der Oberfläche des Substrates (10) bereichsweise, insbesondere zumindest im Bereich der von dem Kanalbereich (21) gebildeten Oberfläche des Substrates (10), eine Isolierschicht (15) vorgesehen ist.

5. Feldeffekttransistor nach mindestens einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Ga­ teelektrode (16) über mindestens eine Verankerung (19) mit dem Substrat (10) verbunden ist.

6. Feldeffekttransistor nach mindestens einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass das Sub­ strat (10) mit dem Drainbereich (11), dem Sourcebereich (12) und dem Kanalbereich (21) in einem integrierten Schaltkreis (30) integriert ist.

7. Feldeffekttransistor nach mindestens einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Ga­ teelektrode (16) derart über mindestens eine Feder (18) mit dem Substrat (10) verbunden ist, dass bei einer auf die Ga­ teelektrode (16) einwirkenden äußeren Kraft, die insbesonde­ re eine senkrecht zu der Oberfläche des Substrates (10) ge­ richtete Komponente hat, die Breite des Spaltes (17) zumin­ dest nahezu unverändert bleibt.

8. Feldeffekttransistor nach mindestens einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Ga­ teelektrode (16) quaderförmig ausgebildet ist, wobei die Oberfläche der Gateelektrode (16) in Draufsicht auf das Substrat (10) zumindest bereichsweise den Kanalbereich (21) überdeckt.

9. Feldeffekttransistor nach mindestens einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Auslen­ kung der Gateelektrode (16) aus der Ruhelage derart erfolgt, dass in Draufsicht auf das Substrat (10) die Überlappungs­ fläche des von der Gateelektrode (16) überdeckten Bereiches des Kanalbereiches (21) und/oder ein dem Drainbereich (12) entnehmbarer elektrischer Strom direkt proportional zu der parallel zu der Oberfläche des Substrates (10) gerichteten Komponente der einwirkenden äußeren Kraft ist.

10. Feldeffekttransistor nach mindestens einem der voran­ gehenden Ansprüche, dadurch gekennzeichnet, dass die Feder (18) mit der Verankerung (19) über eine insbesondere Tempe­ raturschwankungen kompensierende Federstruktur (20) verbun­ den ist.

11. Sensorelement, insbesondere Beschleunigungssensor, mit mindestens zwei benachbart nebeneinander angeordneten Feldeffekttransistoren (40, 41) nach mindestens einem der vorangehenden Ansprüche, wobei die Feldeffekttransistoren (40, 41) in einem gemeinsamen integrierten Schaltkreis (30) integriert sind und eine gemeinsame Gateelektrode (16) als träge Masse aufweisen.

12. Sensorelement, insbesondere Beschleunigungssensor, nach Anspruch 11, dadurch gekennzeichnet, dass die gemeinsa­ me Gateelektrode (16) derart angeordnet ist, dass unter dem Einfluß einer äußeren Kraft, die insbesondere eine parallel zu der Oberfläche des integrierten Schaltkreises (30) oder des Substrates (10) gerichtete Komponente aufweist, die Sum­ me der Überlappungsfläche der Gateelektrode (16) mit dem Kanalbereich (21) des ersten Feldeffekttransistors (40) und der Überlappungsfläche der Gateelektrode (16) mit dem Kanal­ bereich (21) des zweiten Feldeffekttransistors (41) zumin­ dest näherungsweise konstant ist.

13. Verfahren zur Herstellung eines Feldeffekttransis­ tors, insbesondere eines Feldeffekttransistors oder eines Sensorelementes (5) mit mindestens einem derartigen Feldef­ fekttransistor nach mindestens einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass in einem ersten Ver­ fahrensschritt zunächst ein integrierter Schaltkreis (30) mit mindestens einem Drainbereich (12), mindestens einem Sourcebereich (13) und mindestens einem Kanalbereich (21) in einem CMOS-Prozess hergestellt oder bereitgestellt wird, und dass dann in einem zweiten Verfahrensschritt mindestens eine zumindest weitgehend freitragende Gateelektrode (16) in gal­ vanischer Additivtechnik auf dem integrierten Schaltkreis (30) erzeugt wird.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass in dem zweiten Verfahrensschritt in galvanischer Addi­ tivtechnik weiterhin mindestens eine Feder (18) und minde­ stens eine mit dem integrierten Schaltkreis (30) in Verbin­ dung stehende Verankerung (19) auf dem integrierten Schalt­ kreis (30) erzeugt werden, mit denen die Gateelektrode (16) federnd oberhalb des Kanalbereiches (21) gehalten wird.