DE10006927A1 - Verzögerungsschaltung, Takterzeugungsschaltung und Phasensynchronisierungsschaltung - Google Patents

Verzögerungsschaltung, Takterzeugungsschaltung und Phasensynchronisierungsschaltung

Info

Publication number
DE10006927A1
DE10006927A1 DE10006927A DE10006927A DE10006927A1 DE 10006927 A1 DE10006927 A1 DE 10006927A1 DE 10006927 A DE10006927 A DE 10006927A DE 10006927 A DE10006927 A DE 10006927A DE 10006927 A1 DE10006927 A1 DE 10006927A1
Authority
DE
Germany
Prior art keywords
delay
clock
control signal
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10006927A
Other languages
English (en)
Other versions
DE10006927C2 (de
Inventor
Kiyoshi Hayase
Kouichi Ishimi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11168809A external-priority patent/JP2000357951A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE10066110A priority Critical patent/DE10066110B4/de
Priority claimed from DE10066110A external-priority patent/DE10066110B4/de
Publication of DE10006927A1 publication Critical patent/DE10006927A1/de
Application granted granted Critical
Publication of DE10006927C2 publication Critical patent/DE10006927C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00026Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032Dc control of switching transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

Eine Verzögerungsschaltung enthält einen Phasenregelkreis bzw. PLL zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeugen, zur Erzeugung des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal gesteuert wird, und zur Änderung des Werts des Steuersignals, derart, dass der andere Takt in Phase mit dem Bezugstakt gebracht wird. Die Verzögerungsschaltung enthält des weiteren ein Register zur Speicherung von Informationen, um eine bestimmte Zeitverzögerung festzulegen, und eine Verzögerungseinheit, welche eine Mehrzahl von Verzögerungselementen enthält, wobei jedes davon einen Eingang mit einer durch das Steuersignal von dem PLL gesteuerten Zeitverzögerung bereitstellt.

Description

Die vorliegende Erfindung bezieht sich auf eine Verzö­ gerungsschaltung zur Verzögerung eines Eingangssignals wie eines Taktes, auf eine Takterzeugungsschaltung zur Erzeu­ gung eines Takts und auf eine Phasensynchronisierungsschal­ tung zur Synchronisierung eines Eingangstakts mit einem Be­ zugssignal.
Fig. 13 zeigt ein veranschaulichendes Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung nach dem Stand der Technik (oder eine Phasensynchronisierungsschal­ tung) zur Erzeugung eines Ausgangstakts synchron mit einem Eingangstakt unter Verwendung eines Phasenregelkreises bzw. eines PLL (phase locked loop) darstellt, wobei die Frequenz des Ausgangstakts entweder gleich derjenigen des Eingangs­ takts ist oder ein Vielfaches davon beträgt. Entsprechend der Figur bezeichnet Bezugszeichen 1 einen spannungsgesteu­ erten Oszillator bzw. einen VCO (voltage-controlled oscil­ lator), Bezugszeichen 3 bezeichnet einen Frequenzteiler zur Teilung eines Ausgangstakts von dem VCO 1, wobei der Aus­ gangstakt eine Frequenz besitzt, die ein Vielfaches derje­ nigen des Eingangstakts beträgt, Bezugszeichen 4 bezeichnet einen Oszillator zur Erzeugung eines Bezugstakts als Ein­ gangstakt, Bezugszeichen 6 bezeichnet eine Ladungspumpe (charge pump) zum Vergleich der Phase des frequenzgeteilten Takts von dem Frequenzteiler 3 mit derjenigen des Bezugs­ takts von dem Oszillator 4 und zur Erzeugung und Bereit­ stellung einer Steuerspannung mit einem Wert entsprechend der Differenz zwischen den Phasen des frequenzgeteilten Takts und des Bezugstakts, um sie bezüglich der Phase gleich zu machen, Bezugszeichen 8 bezeichnet einen in dem VCO 1 enthaltenen Inverter, und Bezugszeichen 9 bezeichnet einen PLL.
Im Betrieb erzeugt der VCO 1 einen Ausgangstakt mit ei­ ner Frequenz, die n-mal so groß wie diejenige des Bezugs­ takts ist und stellt danach den Ausgangstakt dem Frequenz­ teiler 3 bereit ebenso wie außerhalb der Takterzeugungs­ schaltung. Der Frequenzteiler 3 teilt die Frequenz des Aus­ gangstakts, um einen frequenzgeteilten Takt zu erzeugen und der Ladungspumpe 6 bereitzustellen. Die Ladungspumpe 6 ver­ gleicht danach die Phase des frequenzgeteilten Takts von dem Frequenzteiler 3 mit derjenigen des Bezugstakts von dem Oszillator 4 und erzeugt ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des frequenzgeteilten Takts und des Bezugstakts, um sie mitein­ ander zu synchronisieren. Genauer dargestellt, wenn der frequenzgeteilte Takt gegenüber dem Bezugstakt führt, er­ höht die Ladungspumpe 6 den Wert bzw. die Spannung des Steuersignals. Andererseits verringert die Ladungspumpe 6 den Wert bzw. die Spannung des Steuersignals. Wenn der fre­ quenzgeteilte Takt von dem Frequenzteiler 3 bezüglich der Phase mit dem Bezugstakt von dem Oszillator 4 synchroni­ siert worden ist, begibt sich der PLL 9 in seinen gesperr­ ten bzw. verriegelten Zustand (locked state). Wenn der PLL 9 einen Übergang in seinen gesperrten Zustand durchführt, wird der frequenzgeteilte Takt, welcher durch Teilen des Ausgangs des VCO 1 durch n mittels des Frequenzteilers 3 erzielt wird, gleich dem Bezugstakt in einer Pulswiederho­ lungsperiode.
Der PLL 9 kann eine Mehrzahl von Teilern 3 enthalten. In diesem Fall ermöglicht es die Takterzeugungsschaltung nach dem Stand der Technik eine Änderung zwischen Frequenz­ multiplikationsverhältnissen durchzuführen und das von dem VCO definierte Frequenzmultiplikationsverhältnis durch Wäh­ len eines Frequenzteilers 3 aus der Mehrzahl von Teilern entsprechend dem gewünschten Frequenzmultiplikationsver­ hältnis wie gewünscht einzustellen bzw. festzulegen. Wenn beispielsweise das gewählte Frequenzmultiplikationsverhält­ nis 1 : n beträgt, erzeugt der PLL 9 einen Ausgangstakt mit einer Frequenz, welche n-mal so groß wie diejenige des Be­ zugstakts ist. Des weiteren kann die Takterzeugungsschal­ tung nach dem Stand der Technik eine Mehrzahl von Oszilla­ toren 4 enthalten. Die Takterzeugungsschaltung kann die Frequenz des Bezugstakts durch Wählen eines Oszillators 4 aus der Mehrzahl von Oszillatoren ändern. Die Takterzeu­ gungsschaltung kann somit die Pulswiederholungsrate des Ausgangstakts durch Umschalten zwischen der Mehrzahl von Teilern 3 und/oder durch Umschalten zwischen der Mehrzahl von Oszillatoren 4 ändern. Wenn jedoch ein derartiges Um­ schalten durchgeführt wird, besteht eine Notwendigkeit den PLL wiederum in seinen gesperrten Zustand zu versetzen, da das Umschalten den PLL in seinen nichtgesperrten Zustand versetzt, wodurch die Zeit erhöht wird, welche zur Änderung der Pulswiederholungsperiode des Ausgangstakts erfordert wird. Um die zur Änderung der Pulswiederholungsperiode des Ausgangstakts erforderliche Zeit zu verringern, wird ein Verfahren nach dem Stand der Technik offenbart, wobei das Verfahren die Schritte des Erzeugens einer Mehrzahl von Takten mit Differenzpulswiederholungsperioden unter Verwen­ dung einer Mehrzahl von Oszillatoren 4 und einer Mehrzahl von PLL's 9 wie in Fig. 14 dargestellt und des Auswählens eines Takts aus der Mehrzahl von Takten unter Verwendung eines Multiplexers 10 aufweist. Jedoch bietet dieses Ver­ fahren nach dem Stand der Technik keine Alternative die Größe der Schaltung zu erhöhen, um die Pulswiederholungspe­ riode des Ausgangstakts über einen weiten Bereich und in Schritten eines feinen Zeitschritts zu erhöhen. Darüber hinaus besitzt das Verfahren nach dem Stand der Technik den Nachteil, dass das Ändern der Pulswiederholungsperiode des Ausgangstakts eine Phasenverschiebung oder dergleichen und daher oder ein Zittern (jitter) des Ausgangstakts hervor­ ruft.
Fig. 15 zeigt ein Blockdiagramm, welches die Struktur eines Beispiels einer Verzögerungsschaltung nach dem Stand der Technik darstellt, die zum Einstellen einer Verzöge­ rungszeit geeignet ist, welche die Schaltung für einen Ein­ gang bereitstellt. Entsprechend der Figur bezeichnet Be­ zugszeichen 11 einen Inverter, Bezugszeichen 12 bezeichnet einen Multiplexer, Bezugszeichen 19 bezeichnet ein Regi­ ster, und Bezugszeichen 46 bezeichnet die Verzögerungs­ schaltung. Wie in Fig. 15 dargestellt enthält die Verzöge­ rungsschaltung 46 eine Mehrzahl von Invertern 11, die in Serie angeschlossen sind, wobei die Anzahl der Inverter 11 gerade ist. Die Mehrzahl der in Serie angeschlossenen In­ verter 11 ist in eine Mehrzahl von Sätzen unterteilt, wel­ che jeweils zwei Inverter enthalten, und eine Mehrzahl von Leitungen, die in Intervallen eines Satzes von zwei Inver­ tern angeordnet sind, und von anderen zwei Leitungen von zwei Enden der Serie von vielen Invertern 11 ist an den Multiplexer 12 angeschlossen. Der Multiplexer 12 kann die Zeitverzögerung durch Wählen einer Leitung aus der Mehrzahl von Leitungen entsprechend dem Inhalt des Registers 19 än­ dern. Die Verwendung eines PLL's, welcher die Verzögerungs­ schaltung wie in Fig. 15 dargestellt enthält, ermöglicht es die Pulswiederholungsperiode eines Ausgangstakts einzustel­ len. Jedoch besitzt dieses Verfahren den Nachteil, dass es die Zeitverzögerung nicht in Schritten eines willkürlichen Zeitschritts außer dem durch eine Gatterverzögerung (gate delay) bestimmten Zeitschritt ändern kann, wobei sich die Zeitverzögerung infolge einer Änderung der Umgebungstempe­ ratur oder einer Änderung der Spannung einer Energiezufuhr ändern kann, und daher kann sie die Pulswiederholungsperi­ ode des Ausgangstakts nicht in Schritten eines genauen Zeitschritts ändern.
Fig. 16 zeigt ein Blockdiagramm, welches die Struktur einer anderen Verzögerungsschaltung nach dem Stand der Technik darstellt, wobei eine Mehrzahl von Verzögerungs­ schaltungen in Serie angeschlossen ist, um die durch die Verzögerungsschaltung bereitgestellte Zeitverzögerung über einen weiten Bereich oder in Schritten eines feinen Zeit­ schritts einzustellen. Wenn wie in Fig. 16 dargestellt zwei Verzögerungsschaltungen 46a und 46b beispielsweise in Serie angeschlossen sind, kann die erste Verzögerungsschaltung 46a derart konstruiert sein, dass die Verzögerungszeit in Schritten eines kleinen Zeitschritts eingestellt wird, und die zweite Verzögerungsschaltung 46 kann so konstruiert sein, dass die Zeitverzögerung in Schritten eines großen Zeitschritts eingestellt wird. Die durch die ersten und zweiten Verzögerungsschaltungen 46a und 46b bereitgestell­ ten Zeitverzögerungen werden durch untere bzw. obere Bits des Registers 19 definiert. In diesem Fall kann die erste Verzögerungsschaltung 46a acht Zeitverzögerungseinstellun­ gen besitzen, und wenn die von irgendwelchen zwei Invertern 11 in der ersten Verzögerungsschaltung 46a bereitgestellte Zeitverzögerung Δd ist und die durch irgendwelche zwei In­ verter 11 in der zweiten Verzögerungsschaltung 46b bereit­ gestellte Zeitverzögerung ΔD ist, muß ΔD gleich (Δd . 8) sein. Es ist jedoch wegen einer Änderung der Spannung einer Energiezufuhr oder einer Änderung der Umgebungstemperatur oder wegen einer Variation des Herstellungsprozesses unmög­ lich ΔD gleich (Δd . 8) zu allen Zeiten zu machen. Wenn ΔD nicht zu allen Zeiten (Δd . 8) ist, kann die kleinste Ände­ rung der durch die Verzögerungsschaltung bereitgestellten Zeitverzögerung größer als Δd werden. Des weiteren besteht eine Möglichkeit, dass obwohl der Inhalt des Registers 19 verändert wird, so dass die Verzögerungszeit erhöht ist, sich die Verzögerungszeit tatsächlich verringert.
Fig. 17 zeigt ein Blockdiagramm, welches die Struktur einer anderen Verzögerungsschaltung nach dem Stand der Technik wie in der Veröffentlichung der japanischen Patent­ anmeldung (KOKAI) Nr. 59-63822 beispielsweise offenbart darstellt. Entsprechend der Figur bezeichnet Bezugszeichen 50 einen Phasen-/Frequenzkomparator zum Vergleich der Phase oder der Frequenz eines daran angelegten Bezugstakts mit derjenigen eines frequenzgeteilten Takts von einem Fre­ quenzteiler 3, und Bezugszeichen 51 bezeichnet einen Schleifenfilter und einen Pegelschieber zur Erzeugung eines Steuersignals aus dem Ausgang des Phasen- /Frequenzkomparators 50 und zur Bereitstellung des Steuer­ signals einem VCO 1 und einer Verzögerungsleitung 53.
Im Betrieb stellt der VCO 1 seinen Ausgang dem Fre­ quenzteiler 3 bereit, und der Frequenzteiler 3 teilt die Frequenz des Ausgangs. Danach stellt der Frequenzteiler 3 einen frequenzgeteilten Takt dem Phasen-/Frequenzkomparator 50 bereit. Der Phasen-/Frequenzkomparator 50 vergleicht die Phase oder die Frequenz des frequenzgeteilten Takts mit der entsprechenden Größe des Bezugstakts. Der Phasen­ /Frequenzkomparator 50 stellt danach seinen Ausgang dem Schleifenfilter und dem Pegelschieber 51 bereit. Der Schleifenfilter und Phasenschieber 51 stellt ein Steuersi­ gnal der Verzögerungsleitung 53 bereit. Das Steuersignal besitzt einen Wert, welcher die Phasendifferenz zwischen den Phasen des Bezugstakts und des frequenzgeteilten Takts anzeigt und ändert sich entsprechend dem Pulssignal von dem Phasen-/Frequenzkomparator 50. Das Steuersignal wird eben­ falls an die Verzögerungsleitung 53 angelegt. Die durch die Verzögerungsleitung 53 bereitgestellte Zeitverzögerung wird somit auf einen vorbestimmten Wert entsprechend dem Steuer­ signal festgelegt.
Eine Schwierigkeit bei der in Fig. 13 dargestellten Takterzeugungsschaltung nach dem Stand der Technik besteht darin, dass, da der in der Schaltung enthaltene PLL die Pulswiederholungsperiode des Ausgangstakts auf der Grund­ lage der Frequenzmultiplikation des Eingangstakts und der Frequenzteilung des Frequenz multiplizierten Takts defi­ niert, sie die Pulswiederholungsperiode des Ausgangstakts nicht über einen weiten Bereich und in Schritten eines fei­ nen Zeitschritts einstellen kann.
Eine Schwierigkeit bei der in Fig. 5 dargestellten Ver­ zögerungsschaltung nach dem Stand der Technik besteht darin, dass, da die Zeitverzögerung sich infolge einer Än­ derung des Herstellungsverfahrens oder einer Änderung der Umgebungsfaktoren ändern kann, sie nicht genau die Zeitver­ zögerung in Schritten oder einem bestimmten Zeitschritt de­ finieren kann, so dass es nicht möglich ist eine Takterzeu­ gungsschaltung vorzusehen, welche die Pulswiederholungspe­ riode und Phase des Ausgangstakts in Schritten eines be­ stimmten Zeitschritts genau festlegen kann.
Eine Schwierigkeit bei der anderen in Fig. 16 darge­ stellten Verzögerungsschaltung nach dem Stand der Technik, wobei eine Mehrzahl von Verzögerungsschaltungen in Serie angeschlossen ist, um die von der Verzögerungsschaltung be­ reitgestellte Zeitverzögerung über einen weiten Bereich und in Schritten eines feinen Zeitschritts einzustellen, be­ steht darin, dass, da es unmöglich ist die von jeder Verzö­ gerungsschaltung bereitgestellte Zeitverzögerung zu allen Zeiten wegen einer Änderung einer Energiezufuhr oder einer Änderung der Umgebungstemperatur oder einer Änderung in dem Herstellungsverfahren konstant zu halten, die kleinste Än­ derung der durch die Verzögerungsschaltung bereitgestellten Zeitverzögerung größer werden kann als ihr ursprünglicher Wert und dass die Möglichkeit besteht, dass eine zur Erhö­ hung der Zeitverzögerung durchgeführte Steuerung umgekehrt die Zeitverzögerung verringert.
Eine Schwierigkeit bei der in Fig. 17 dargestellten an­ deren Verzögerungsschaltung nach dem Stand der Technik be­ steht darin, dass, obwohl es verhindert werden kann, dass sich die Zeitverzögerung infolge einer Änderung des Her­ stellungsverfahrens oder einer Änderung von Umweltfaktoren durch die Bildung von jedem in der Verzögerungsleitung 53 enthaltenen Verzögerungselement auf dieselbe Weise ändert, wie jedes in dem VCO 1 enthaltene Verzögerungselement ge­ bildet wird, sie die Verzögerungszeit nicht in Schritten eines Zeitschritts frei ändern kann.
Aufgabe der vorliegenden Erfindung ist es, die oben be­ schriebenen Schwierigkeiten zu überwinden. Insbesondere ist es Aufgabe der vorliegenden Erfindung eine Verzögerungs­ schaltung zu schaffen, die zum genauen und freien Ändern der Zeitverzögerung in Schritten eines bestimmten Zeit­ schritts unabhängig von einer Änderung des Herstellungsver­ fahrens oder einer Änderung von Umgebungsfaktoren geeignet ist, eine Takterzeugungsschaltung bereitzustellen, die zum genauen Ändern der Pulswiederholungsperiode und der Phase eines Ausgangstakts in Schritten eines bestimmten Zeit­ schritts unter Verwendung der Verzögerungsschaltung geeig­ net ist, und eine Phasensynchronsierungsschaltung bereitzu­ stellen, die zum genauen Ändern der Phase eines Ausgangs­ takts in Schritten eines bestimmten Zeitschritts und zum genauen Synchronisieren des Ausgangstakts mit einem anderen Takt geeignet ist.
Die Lösung der Aufgabe erfolgt durch die Merkmale der nebengeordneten unabhängigen Ansprüche.
Entsprechend einem ersten Gesichtspunkt der vorliegen­ den Erfindung wird eine Verzögerungsschaltung bereitge­ stellt mit: einer Oszillationseinheit zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen ei­ nes anderen zu vergleichenden Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeu­ gen, zum Erzeugen des anderen Takts unter Verwendung wenig­ stens einer Mehrzahl von Verzögerungselementen, welche in einer Schleife angeschlossen sind, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungselemente be­ reitgestellte Zeitverzögerung durch das Steuersignal ge­ steuert wird, und zum Ändern des Werts des Steuersignals derart, dass der andere Takt in Phase mit dem Bezugstakt gebracht wird; einer Speichereinheit zur Speicherung von Informationen, um eine vorbestimmte Zeitverzögerung festzu­ legen; und einer Verzögerungseinheit, welche eine Mehrzahl von Verzögerungselementen enthält, von denen jedes einen Eingang mit einer Zeitverzögerung bereitstellt, die durch das Steuersignal von der Oszillationseinheit gesteuert wird, zur Bestimmung der Anzahl von Verzögerungselementen, durch welche das ein Eingangssignal hindurchtreten soll, entsprechend den in der Speichereinheit gespeicherten In­ formationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung zu versehen. Somit kann die Verzögerungs­ schaltung genau die Zeitverzögerung in Schritten eines vor­ bestimmten Zeitschritts steuern. Obwohl sogar die von der Verzögerungseinheit bereitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr sich ändert, tritt diesel­ be Änderung in der Oszillationseinheit auf, um die Oszilla­ tionseinheit zur Reduzierung der Phasendifferenz auf null wirksam zu machen, welche hervorgerufen wird durch die Än­ derung zwischen den Phasen des durch die Oszillationsein­ heit erzeugten Takts und des Bezugstakts, und daher kehrt die Zeitverzögerung, welche dem Eingangssignal unmittelbar durch die Verzögerungseinheit bereitgestellt wird, leicht auf einen gewünschten festgelegten Wert zurück.
Vorzugsweise werden die in der Mehrzahl vorkommenden Verzögerungselemente, welche in der Oszillationseinheit enthalten sind, in demselben Halbleiterprozess hergestellt, bei welchem die in der Mehrzahl vorkommenden Verzögerungs­ elemente hergestellt werden, welche in der Verzögerungsein­ heit enthalten sind. Änderungen in dem Herstellungsprozess rufen keine Änderung in der Zeitverzögerung von dem ge­ wünschten festgelegten Wert hervor.
Entsprechend einer bevorzugten Ausführungsform der vor­ liegenden Erfindung kann die Verzögerungsschaltung eine Mehrzahl von in Serie angeschlossenen Verzögerungsschaltun­ gen aufweisen, wobei jede von ihnen die Oszillationsein­ heit, die Speichereinheit und die Verzögerungseinheit ent­ hält, und jede der in der Mehrzahl vorkommenden Verzöge­ rungsschaltungen kann die vorbestimmte Verzögerungszeit, welche einem daran angelegten Eingang bereitgestellt werden soll, in Schritten eines unterschiedlichen Zeitschritts än­ dern. Die Verzögerungsschaltung kann somit die dem Ein­ gangssignal bereitzustellende Zeitverzögerung über einen breiten Bereich in Schritten eines feinen Zeitschrittes än­ dern. In jeder der in der Mehrzahl vorkommenden Verzöge­ rungsschaltungen können die in der Mehrzahl vorkommenden Verzögerungselemente, die in der Oszillationseinheit ent­ halten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Verzögerungselemente hergestellt wer­ den, die in der Verzögerungseinheit enthalten sind.
Entsprechend einem anderen Gesichtspunkt der vorliegen­ den Erfindung wird eine Takterzeugungsschaltung bereitge­ stellt mit: wenigstens einer Verzögerungsschaltung, welche eine Oszillationseinheit zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu ver­ gleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeugen, zum Er­ zeugen des anderen Takts unter Verwendung wenigstens einer Mehrzahl von Verzögerungselementen, welche in einer Schlei­ fe angeschlossen sind, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal gesteuert wird, und zum Ändern des Werts des Steuersignals derart, dass der an­ dere Takt in Phase mit dem Bezugstakt gebracht wird, eine Speichereinheit zur Speicherung von Informationen, um eine vorbestimmte Zeitverzögerung festzulegen, und eine Verzöge­ rungseinheit enthält, welche eine Mehrzahl von Verzöge­ rungselementen enthält, von denen jede einen Eingang mit einer Zeitverzögerung bereitstellt, die durch das Steuersi­ gnal von der Oszillationseinrichtung gesteuert wird, zur Bestimmung der Anzahl von Verzögerungselementen, durch wel­ che ein Eingangssignal hindurchtreten soll, entsprechend den in der Speichereinheit gespeicherten Informationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung zu versehen; und einer Takterzeugungsein, welche zusammen mit wenigstens der Verzögerungsschaltung eine Schleife bildet, zur Erzeugung eines Taktpulses mit einer bestimmten elemen­ taren Pulswiederholungsperiode und deren Bereitstellung an die Verzögerungsschaltung und zur Erzeugung eines Takts mit einer vorbestimmten Pulswiederholungsperiode im Zusammen­ wirken mit der Verzögerungsschaltung. Somit kann die Takt­ erzeugungsschaltung die Pulswiederholungsperiode eines Aus­ gangstakts in Schritten eines vorbestimmten Zeitschritts genau ändern. Obwohl sich sogar die Zeitverzögerung, welche von der Verzögerungseinheit in der Verzögerungsschaltung bereitgestellt wird, infolge einer Änderung der Umgebungs­ temperatur oder einer Änderung der Spannung der Energiezu­ fuhr ändert, tritt dieselbe Änderung in der Oszillations­ einheit der Verzögerungsschaltung auf, um die Oszillations­ einheit zur Verringerung der Phasendifferenz auf null wirk­ sam zu machen, welche durch die Änderung zwischen den Pha­ sen des von der Oszillationseinheit erzeugten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die Puls­ wiederholungsperiode des von der Verzögerungsschaltung de­ finierten Ausgangstakts unmittelbar und leicht auf einen gewünschten festgelegten Wert zurück. Vorzugsweise können die in der Mehrzahl vorkommenden Verzögerungselemente, wel­ che in der Oszillationseinheit enthalten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Ver­ zögerungselemente hergestellt werden, welche in der Verzö­ gerungseinheit enthalten sind.
Entsprechend einer bevorzugten Ausführungsform der vor­ liegenden Erfindung enthält die Takterzeugungseinrichtung eine Mehrzahl von in Serie angeschlossenen Verzögerungs­ schaltungen, von denen jede eine Oszillationseinheit ent­ hält zum Vergleichen der Phase eines daran angelegten Be­ zugstakts mit derjenigen eines zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakt und des anderen Takts zu erzeugen, zum Erzeugen des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zum Ändern des Wert des Steuer­ signals derart, dass der andere Takt in Phase mit dem Be­ zugstakt gebracht wird, eine Speichereinheit zur Speiche­ rung von Informationen, um eine vorbestimmte Zeitverzöge­ rung festzulegen, und eine Verzögerungseinheit, welche eine Mehrzahl von Verzögerungselementen enthält, von denen jedes einen Eingang mit einer Zeitverzögerung bereitstellt, wel­ che durch das Steuersignal von der Oszillationseinheit ge­ steuert wird, zur Bestimmung der Anzahl von Verzögerungs­ elementen, durch welche ein Eingangssignal hindurchtreten soll, entsprechend den in der Speichereinheit gespeicherten Informationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung zu versehen, wobei jede der in der Mehrzahl vorkommenden Verzögerungsschaltungen geeignet ist eine be­ stimmte Zeitverzögerung, welche einem daran angelegten Ein­ gang bereitzustellen ist, in Schritten eines unterschiedli­ chen Zeitschritts zu ändern, und dass die in der Mehrzahl vorkommenden Verzögerungsschaltungen zusammen mit der Takt­ erzeugungseinrichtung eine Schleife bilden. Des weiteren können die in der Mehrzahl vorkommenden Verzögerungsschal­ tungen zusammen mit der Takterzeugungseinheit eine Schleife bilden. Die Takterzeugungsschaltung kann somit eine elemen­ tare Pulswiederholungsperiode des Ausgangstakts aufrechter­ halten. In jeder der in der Mehrzahl vorkommenden Verzöge­ rungsschaltungen können die in der Mehrzahl vorkommenden Verzögerungselemente, welche in der Oszillationseinheit enthalten sind, in demselben Herstellungsprozess wie die in der Mehrzahl vorkommenden Verzögerungselemente hergestellt werden, welche in der Verzögerungseinheit enthalten sind. Änderungen in dem Herstellungsprozess rufen keine Änderung in der Pulswiederholungsperiode des Ausgangstakts von einem gewünschten festgelegten Wert hervor.
Entsprechend einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung ist die Takterzeugungseinheit eine Einheit zum Invertieren eines Ausgangs der Verzöge­ rungsschaltung, welche die Schleife zusammen mit der Takt­ erzeugungseinheit bildet, um den Takt mit der vorbestimmten Pulswiederholungsperiode in Zusammenarbeit mit der Verzöge­ rungsschaltung zu erzeugen.
Entsprechend einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung enthält die Takterzeugungsein­ heit eine Steuereinheit zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu ver­ gleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeugen, zum Er­ zeugen des anderen Takts unter Verwendung der ersten in ei­ ner Schleife gebildeten Verzögerungseinheit, wobei eine von der Verzögerungseinheit bereitgestellte Zeitverzögerung durch das Steuersignal gesteuert wird, und zum Ändern des Werts des Steuersignals derart, dass der andere Takt in Phase mit dem Bezugstakt gebracht wird, und eine zweite Verzögerungseinheit zum Invertieren eines Ausgangs der Ver­ zögerungsschaltung, welche zusammen mit der Takterzeugungs­ einrichtung die Schleife bildet, und zum Bereitstellen des Ausgangs mit einer Zeitverzögerung, welche durch das Steu­ ersignal von der Steuereinheit gesteuert wird, um den Takt mit der vorbestimmten Pulswiederholungsperiode im Zusam­ menwirken mit der Verzögerungsschaltung zu erzeugen. Die Takterzeugungsschaltung kann somit eine elementare Pulswie­ derholungsperiode des Ausgangstakts aufrechterhalten und die Pulswiederholungsperiode des Ausgangstakts in Schritten eines bestimmten Zeitschritts genau ändern.
Vorzugsweise kann die Steuereinheit eine Mehrzahl von in Serie angeschlossenen Verzögerungselementen enthalten, welche als die in einer Schleife gebildete erste Verzöge­ rungseinheit angeordnet sind, wobei eine durch jede der in der Mehrzahl vorkommenden Verzögerungselemente vorgesehene Zeitverzögerung durch das Steuersignal gesteuert wird. Des weiteren kann die zweite Verzögerungseinheit der Takterzeu­ gungseinheit eine Mehrzahl von in Serie angeschlossenen Verzögerungen enthalten, wobei eine durch jede der in der Mehrzahl vorkommenden Verzögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal von der Steuerein­ heit gesteuert wird. Die Takterzeugungsschaltung kann somit eine elementare Pulswiederholungsperiode des Ausgangstakts aufrechterhalten und somit die Pulswiederholungsperiode des Ausgangstakts in Schritten eines bestimmten Zeitschritts genau ändern. Vorzugsweise können die in der Mehrzahl vor­ kommenden Verzögerungselemente, welche in der Steuereinheit enthalten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Verzögerungselemente hergestellt werden, die in der zweiten Verzögerungseinheit der Takter­ zeugungseinheit enthalten sind. Änderungen in dem Herstel­ lungsprozess rufen keine Änderung in der Pulswiederho­ lungsperiode des Ausgangstakts von einem gewünschten fest­ gelegten Wert hervor.
Als Alternative kann die Steuereinheit eine digitale Verzögerungsleitung enthalten, welche als die erste Verzö­ gerungseinheit angeordnet ist, wobei eine durch die digita­ le Verzögerungsleitung bereitgestellte Zeitverzögerung durch das Steuersignal gesteuert wird. Des weiteren kann die zweite Verzögerungseinheit der Takterzeugungseinheit eine digitale Verzögerungsleitung enthalten, wobei eine Zeitverzögerung, welche durch die digitale Verzögerungslei­ tung bereitgestellt wird, durch das Steuersignal von der Steuereinheit gesteuert wird.
Entsprechend einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung besitzt der an wenigstens eine Verzögerungsschaltung angelegte Bezugstakt dieselbe Fre­ quenz wie der an die Takterzeugungseinheit angelegte Be­ zugstakt. Die Takterzeugungsschaltung kann somit eine ele­ mentare Pulswiederholungsperiode des Ausgangstakts auf­ rechterhalten und somit die Pulswiederholungsperiode des Ausgangstakts in Schritten eines bestimmten Zeitschritts durch Verwendung lediglich eines Bezugstakts genau ändern.
Entsprechend einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung enthält die Takterzeugungsschal­ tung des weiteren wenigstens eine andere Verzögerungsschal­ tung zur Einstellung der Phase des Takts mit der vorbe­ stimmten Pulswiederholungsperiode von der Takterzeugungs­ einheit, wobei die andere Verzögerungsschaltung eine Oszil­ lationseinheit zum Vergleichen der Phase eines daran ange­ legten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts enthält, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeugen, zum Erzeugen des anderen Takts unter Verwendung wenigstens einer Mehr­ zahl von in einer Schleife angeschlossenen Verzögerungsele­ menten, wobei eine durch jedes der in der Mehrzahl vorkom­ menden Verzögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal gesteuert wird, und zum Ändern des Werts des Steuersignals derart, dass der andere Takt in Phase mit dem Bezugstakt gebracht wird, eine Speicherein­ heit zur Speicherung von Informationen, um eine vorbe­ stimmte Zeitverzögerung festzulegen, und eine Verzögerungs­ einheit, welche eine Mehrzahl von Verzögerungselementen enthält, von denen jedes einen Eingang mit einer Verzöge­ rungszeit bereitstellt, welche durch das Steuersignal von der Oszillationseinheit gesteuert wird, zur Bestimmung der Anzahl von Verzögerungselementen, durch welche ein Ein­ gangssignal hindurchtreten soll, entsprechend den in der Speichereinrichtung gespeicherten Informationen, um den Takt von der Takterzeugungseinheit mit der vorbestimmten Zeitverzögerung zu versehen. Die Takterzeugungsschaltung kann somit eine elementare Pulswiederholungsperiode des Ausgangstakts aufrechterhalten und die Phase des Ausgangs­ takts über einen weiten Bereich in Schritten eines feinen Zeitschritts genau ändern.
Entsprechend einem weiteren Gesichtspunkt der vorlie­ genden Erfindung wird eine Phasensynchronisierungsschaltung bereitgestellt mit: einer Oszillationseinheit zum Verglei­ chen der Phase eines daran angelegten ersten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendif­ ferenz zwischen den Phasen des ersten Bezugstakts und des anderen Takts zu erzeugen, zum Erzeugen des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zum Ändern des Werts des Steuer­ signals, so dass der andere Takt in Phase mit dem ersten Bezugstakt gebracht wird; einer Speichereinheit zur Spei­ cherung von Informationen, um eine vorbestimmte Zeitverzö­ gerung festzulegen; einer Verzögerungseinheit, welche eine Mehrzahl von Verzögerungselementen enthält, von denen jedes einen Eingang mit einer Zeitverzögerung bereitstellt, wel­ che durch das Steuersignal von der Oszillationseinheit ge­ steuert wird, zum Ändern der Anzahl von Verzögerungselemen­ ten, durch welche ein Eingangstaktsignal hindurchtreten soll, um das Eingangstaktsignal mit der vorbestimmten Zeit­ verzögerung zu versehen; und einer Phasensynchronisierungs­ einheit zum Vergleichen der Phase eines daran angelegten zweiten Bezugstakts mit derjenigen eines Ausgangstaktssi­ gnals von der Verzögerungseinheit und zum Ändern der in der Speichereinheit gespeicherten Informationen derart, dass der zweite Bezugstakt in Phase mit dem Ausgangstaktsignal gebracht wird. Somit kann die Phasensynchronisierungsschal­ tung die Phase eines Ausgangstakts in Schritten eines vor­ bestimmten Zeitschritts genau ändern, wodurch ermöglicht wird den Ausgangstakt mit einem anderen Takt wenn nötig zu synchronisieren. Obwohl sich sogar die durch die Verzöge­ rungseinheit bereitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energieversorgung ändert, tritt dieselbe Än­ derung in der Oszillationseinheit auf, um die Oszillations­ einheit zur Verringerung der Phasendifferenz auf null wirk­ sam zu machen, welche durch die Änderung zwischen den Pha­ sen des von der Oszillationseinheit erzeugten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die dem Eingangstakt bereitzustellende Phasenverschiebung, welche durch die Verzögerungseinheit definiert wird, unmittelbar und leicht auf einen gewünschten festgelegten Wert zurück.
Vorzugsweise können die in der Mehrzahl vorkommenden Verzögerungselemente, welche in der Oszillationseinheit enthalten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Verzögerungselemente hergestellt werden, die in der Verzögerungseinheit enthalten sind. Än­ derungen in dem Herstellungsprozess rufen keine Änderung bei der Phasenverschiebung des Ausgangstakts von einem ge­ wünschten festgelegten Wert hervor.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt ein Blockdiagramm, welches die Struktur der Verzögerungsschaltung einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
Fig. 2 zeigt ein Blockdiagramm, welches die Struktur der Ladungspumpe darstellt, die in einem PLL der Verzöge­ rungsschaltung wie in Fig. 1 dargestellt der ersten Ausfüh­ rungsform der vorliegenden Erfindung enthalten ist;
Fig. 3 zeigt ein Blockdiagramm, welches die Struktur eines Beispiels von jedem in einer Mehrzahl vorkommenden Inverter darstellt, welcher in dem PLL der in Fig. 1 darge­ stellten Verzögerungsschaltung der ersten Ausführungsform der vorliegenden Erfindung enthalten ist;
Fig. 4 zeigt ein Blockdiagramm, welches die Struktur eines Beispiels einer Schaltung darstellt, in welcher die Verzögerungsschaltung der ersten Ausführungsform zur Steue­ rung der Wechselstromcharakteristik der Schaltung verwendet wird;
Fig. 5 zeigt ein Blockdiagramm, welches die Struktur der Takterzeugungsschaltung einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 6 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 7 zeigt ein Blockdiagramm, welches die Struktur der Phasensynchronisierungsschaltung einer vierten Ausfüh­ rungsform der vorliegenden Erfindung darstellt;
Fig. 8 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer fünften Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 9 zeigt ein Blockdiagramm, welches die Struktur einer Verzögerungsschaltung einer sechsten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 10 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer siebenten Ausführungs­ form der vorliegenden Erfindung darstellt;
Fig. 11 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer achten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 12 zeigt ein Blockdiagramm, welches die Struktur einer Phasensynchronisierungsschaltung einer neunten Aus­ führungsform der vorliegenden Erfindung darstellt;
Fig. 13 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung nach dem Stand der Technik darstellt;
Fig. 14 zeigt ein Blockdiagramm, welches die Struktur eines Beispiels einer anderen Takterzeugungsschaltung nach dem Stand der Technik darstellt, welche zum Umschalten zwi­ schen Ausgangstakten mit unterschiedlichen Pulswiederho­ lungsperioden geeignet ist;
Fig. 15 zeigt ein Blockdiagramm, welches die Struktur eines Beispiels einer Verzögerungsschaltung nach dem Stand der Technik darstellt, welche zur Einstellung einer Zeit­ verzögerung geeignet ist, die die Schaltung für einen Ein­ gang bereitstellt;
Fig. 16 zeigt ein Blockdiagramm, welches die Struktur eines anderen Beispiels einer Verzögerungsschaltung nach dem Stand der Technik darstellt, welche zur Einstellung ei­ ner Zeitverzögerung geeignet ist, die die Schaltung für ei­ nen Eingang bereitstellt; und
Fig. 17 zeigt ein Blockdiagramm, welches die Struktur eines anderen Beispiels einer Verzögerungsschaltung nach dem Stand der Technik darstellt.
Fig. 1 zeigt ein Blockdiagramm, welches die Struktur einer Verzögerungsschaltung einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Entsprechend der Fi­ gur bezeichnet Bezugszeichen 1 einen spannungsgesteuerten Oszillator bzw. einen VCO, Bezugszeichen 4 bezeichnet einen Oszillator zur Erzeugung eines Bezugstakts, Bezugszeichen 6 gezeichnet eine Ladungspumpe (charge pump) zum Vergleich der Phase des Bezugstakts mit derjenigen eines Ausgangs ei­ nes Frequenzteilers 3, um ein Steuersignal mit einem Wert oder einer Spannung entsprechend der Differenz zwischen den Phasen des Bezugstakts und dem Ausgang des Frequenzteilers 3 dem VCO 1 bereitzustellen, Bezugszeichen 8 bezeichnet ei­ nen Inverter, der in dem VCO 1 angeordnet ist, Bezugszei­ chen 9 bezeichnet einen Phasenregelkreis bzw. einen PLL, welcher sich aus dem VCO 1 einschließlich einer Mehrzahl von in Serie und in einer Schleife angeschlossenen Inver­ tern, der Ladungspumpe 6 und dem Frequenzteiler 3 zusammen­ setzt, Bezugszeichen 11 bezeichnet einen Eingangsanschluss zum Empfang eines zu verzögernden Eingangssignals, Bezugs­ zeichen 10 bezeichnet eine Verzögerungseinheit zur Bereit­ stellung des an den Eingangsanschluss 11 angelegten Ein­ gangssignals mit einer Mehrzahl von bestimmten Zeitverzöge­ rungen, um eine Mehrzahl von verzögerten Ausgängen zu er­ zeugen, Bezugszeichen 12 bezeichnet einen Multiplexer zur Auswahl eines verzögerten Ausgangs aus der Mehrzahl von verzögerten Ausgängen von der Verzögerungseinheit 10 und zur Bereitstellung des ausgewählten Ausgangs einem Aus­ gangsanschluss 13, und Bezugszeichen 19 bezeichnet ein Re­ gister, in welches Informationen zur Steuerung des Multi­ plexers 12 geschrieben werden. Wie in Fig. 1 dargestellt, enthält der VCO 1 fünf Inverter 8. Jedoch ist die Anzahl von in dem VCO 1 enthaltenen Invertern 8 nicht auf fünf be­ schränkt. Der Frequenzteiler 3 teilt die Frequenz eines Ausgangssignals des VCO's 1 durch n, um einen frequenzge­ teilten Takt derselben Frequenz als den Bezugstakt zu er­ zeugen und der Ladungspumpe 6 bereitzustellen. Der VCO 1 erzeugt einen frequenzmultiplizierten Takt, dessen Phase durch das Steuersignal von der Ladungspumpe 6 gesteuert wird. Der frequenzmultiplizierte Takt besitzt eine Fre­ quenz, die n-mal so groß wie diejenige des Bezugstakts ist. Wie in Fig. 1 dargestellt enthält die Verzögerungseinheit 10 eine Mehrzahl von in Serie angeschlossenen Invertern 20, wobei die Anzahl der Inverter 20 gerade ist. Die Mehrzahl der in Serie angeschlossenen Inverter 20 ist in eine Mehr­ zahl von Gruppen unterteilt, welche jeweils zwei Inverter enthalten, und eine Mehrzahl von Leitungen, die in Inter­ vallen einer Gruppe der zwei Inverter angeordnet sind, und zwei an beiden Enden der Reihe der Mehrzahl von Invertern 20 angeschlossene Leiter sind an dem Multiplexer 12 ange­ schlossen. Es wird gewünscht, dass die in der Mehrzahl vor­ handenen Inverter 20 in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Inverter 8 zur Verwendung in dem VCO 1 hergestellt werden.
In Fig. 2 ist ein Blockdiagramm veranschaulicht, wel­ ches die Struktur der Ladungspumpe 6 darstellt. Entspre­ chend der Figur bezeichnet Bezugszeichen 40 einen Phasen­ komparator zum Vergleich der Phase des Bezugstakts mit der­ jenigen des frequenzgeteilten Takts von dem Frequenzteiler 3, um Signale UPOUT und DOWNOUT zu erzeugen, die jeweils einen Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des frequenzgeteilten Takts be­ sitzen. Fig. 3 zeigt ein Blockdiagramm, welches die Struk­ tur jedes der in der Mehrzahl vorhandenen Inverter 8 dar­ stellt. Entsprechend der Figur bezeichnet Bezugszeichen 16 einen p-Kanal MOS Transistor mit einem Widerstandswert, welcher sich entsprechend dem Wert des daran angelegten Steuersignals ändert.
Als nächstes wird der Betrieb der Verzögerungsschaltung der ersten Ausführungsform unter der Annahme beschrieben, dass der VCO 1 des PLL's 9 sich aus fünf Invertern 8 zusam­ mensetzt und der Oszillator 4 einen Bezugstakt mit einer Pulswiederholungsperiode von 25 ns, d. h. einer Frequenz von 40 MHz erzeugt. Wenn der PLL 9 den Bezugstakt empfängt, ver­ gleicht die Ladungspumpe 6 des PLL's 9 die Phase des Be­ zugstakt mit derjenigen des frequenzgeteilten Takts von dem Frequenzteiler 3. Die Ladungspumpe 6 ändert die Spannung des dem VCO 1 bereitzustellenden Steuersignals entsprechend dem Vergleichsergebnis. Die Ladungspumpe 6 erhöht die Span­ nung des Steuersignals, wenn die Phase des frequenzgeteil­ ten Takts gegenüber derjenigen des Bezugstakts führt und verringert andernfalls die Spannung des Steuersignals. In jedem der in der Mehrzahl vorkommenden Inverter 8 des VCO's 1 dient der p-Kanal MOS-Transistor 16 als variabler Wider­ stand, welcher durch das Steuersignal gesteuert wird. Wenn das Steuersignal bezüglich der Spannung sich verringert, verringert sich der p-Kanal MOS-Transistor 16 bezüglich seines Widerstandswerts. Mit anderen Worten, wenn sich das Steuersignal bezüglich der Spannung erhöht, erhöht sich der p-Kanal MOS-Transistor 16 bezüglich des Widerstandswerts. Die durch jeden der in der Mehrzahl vorkommenden Inverter 8 bereitgestellte Zeitverzögerung verringert sich somit mit einer Verringerung der Spannung des Steuersignals, wenn als Ergebnis die Phase des frequenzgeteilten Takts gegenüber derjenigen des Bezugstakts führt, und es erhöht sich die Pulswiederholungsperiode des frequenzmultiplizierten Takts, wenn sich die Zeitverzögerung erhöht, die durch jeden der in der Mehrzahl vorhandenen Inverter 8 bereitgestellt wird. Wenn demgegenüber die Phase des Bezugstakts gegenüber der­ jenigen des frequenzgeteilten Takts führt, verringert sich die Pulswiederholungsperiode des frequenzmultiplizierten Takts, da sich die Zeitverzögerung verringert, welche durch jeden der in der Mehrzahl vorhandenen Inverter 8 bereitge­ stellt wird. Wenn der Bezugstakt in Phase mit dem frequenz­ geteilten Takt gebracht wird, begibt sich der PLL 9 selbst in seinen gesperrten bzw. verriegelten Zustand. Wenn der PLL 9 in seinem gesperrten Zustand gehalten wird, besitzt der frequenzgeteilte Takt, der durch Frequenzteilen des frequenzmultiplizierten Takts durch n mittels des Frequenz­ teilers 3 erhalten wird, dieselbe Pulswiederholungsperiode wie der Bezugstakt. Zu dieser Zeit besitzt der von dem VCO 1 erzeugte frequenzmultiplizierte Takt eine Pulswiederho­ lungsperiode von (25/n) ns. Wenn beispielsweise der Fre­ quenzteiler 3 die Frequenz des daran angelegten frequenz­ multiplizierten Takts um 20 teilt, besitzt der von dem VCO 1 erzeugte frequenzmultiplizierte Takt eine Pulswiederho­ lungsperiode von 1,25 ns.
Das von der Ladungspumpe 6 des PLL's 9 bereitgestellte Steuersignal wird einem Steueranschluss jedes der in der Mehrzahl vorkommenden Inverter 20 der Verzögerungseinheit 10 ebenso wie einem Steueranschluss jedes der in der Mehr­ zahl vorkommenden Inverter 8 des VCO's 1 wie in Fig. 1 dar­ gestellt angelegt. Die durch jeden der in der Mehrzahl vor­ kommenden Inverter 20 bereitgestellte Zeitverzögerung wird somit von dem PLL 9 gesteuert. Wenn sich der PLL 9 selbst in den gesperrten Zustand begibt, wird der frequenzgeteilte Takt, welcher durch Frequenzteilen des von dem VCO 1 fre­ quenzmultiplizierten Takts erlangt worden ist, mit dem Be­ zugstakt in Phase gebracht. Die Pulswiederholungsperiode des frequenzmultiplizierten Takts wird zu (25/n) ns, wenn die Pulswiederholungsperiode des von dem Oszillator 4 er­ zeugten Bezugstakts beispielsweise 25 ns beträgt. Als Ergeb­ nis wird die von jedem der in der Mehrzahl vorkommenden In­ verter 8 des VCO's 1 bereitgestellte Zeitverzögerung fest auf einen vorbestimmten Wert festgelegt. Ebenfalls wird die von jedem der in der Mehrzahl vorkommenden Inverter 20 der Verzögerungseinheit 10 bereitgestellte Zeitverzögerung un­ ter der Steuerung des PLL's 9 fest auf einen vorbestimmten Wert festgelegt. Wenn beispielsweise der Frequenzteiler die Frequenz des frequenzmultiplizierten Takts von dem VCO 1 durch 20 teilt, wird die Pulswiederholungsperiode des von dem VCO 1 erzeugten frequenzmultiplizierten Takts zu 1,25 ns. Wenn sich der VCO 1 aus fünf Invertern 8 zusammen­ setzt, wird die durch jeden der in der Mehrzahl vorkommen­ den Inverter 8 bereitgestellte Zeitverzögerung zu 0,25 ns. Ähnlich wird die von jedem der in der Mehrzahl vorkommenden Inverter 20 der Verzögerungseinheit 10 bereitgestellte Zeitverzögerung zu 0,25 ns. Wenn dementsprechend die Verzö­ gerungseinheit 10 sich aus 2 N Invertern 20 zusammensetzt, stellt die Verzögerungseinheit 10 ein daran angelegtes Ein­ gangssignal mittels des Eingangsanschluss 11 mit einer Mehrzahl von Zeitverzögerungen in dem Bereich von 0 bis (0,5 × N) ns bereit, wobei die Zeitverzögerung in Inkremen­ ten von 0,5 ns festgelegt sind, um (N + 1) Ausgänge zu er­ zeugen und dem Multiplexer 12 bereitzustellen. Mit anderen Worten, die kleinste Änderung bei der Zeitverzögerung, die durch die Verzögerungseinheit 10 dem an den Eingangsan­ schluss 11 angelegten Eingangssignal bereitzustellen ist, entspricht der durch jede Gruppe der zwei Inverter 20 be­ reitgestellten Zeitverzögerung. Der Multiplexer 12 wird entsprechend den in das Register 10 geschriebenen Informa­ tionen gesteuert. Der Multiplexer 12 wählt einen Ausgang aus der Mehrzahl von Ausgängen von der Verzögerungseinheit 10 entsprechend dem Inhalt des Registers 19 aus.
In Fig. 4 ist ein Blockdiagramm veranschaulicht, wel­ ches ein Beispiel darstellt, bei welchem die Verzögerungs­ schaltung der ersten Ausführungsform an einem Ausgangsan­ schluss einer willkürlichen internen Schaltung angeordnet ist. Das Vorsehen der Verzögerungsschaltung zwischen einem Ausgangskontaktstift und dem Ausgangsanschluss der internen Schaltung ermöglicht es ein Ausgangssignal von der internen Schaltung mit einer bestimmten Zeitverzögerung in dem Be­ reich von 0 bis zu einem bestimmten Wert bereitzustellen, wobei die Zeitverzögerung in Inkrementen eines vorbestimm­ ten Zeitschritts festgelegt wird. Mit anderen Worten die Verzögerungsschaltung kann die Wechselstromcharakteristik des Ausgangsanschlusses der internen Schaltung durch Ändern des Inhalts des Registers 19 steuern. Als Alternative kann die Verzögerungsschaltung der ersten Ausführungsform an ei­ nem Eingangsanschluss einer willkürlichen internen Schal­ tung angeordnet sein. In diesem Fall kann die Verzögerungs­ schaltung die Wechselstromcharakteristik des Eingangsan­ schlusses der internen Schaltung durch Ändern des Inhalts des Registers 19 ähnlich steuern.
Wie oben beschrieben kann bei der ersten Ausführungs­ form die Verzögerungsschaltung eine Mehrzahl von Ausgängen erzeugen, welche jeweils um vorbestimmte Zeitverzögerungen in dem Bereich von 0 bis zu einem bestimmten Wert verzögert sind, wobei die Zeitverzögerungen in Inkrementen eines vor­ bestimmten Zeitschritts mittels der Verzögerungseinheit 10 festgelegt werden, welche von dem PLL 9 gesteuert wird, und einen gewünschten Ausgang aus der Mehrzahl von Ausgängen von der Verzögerungseinheit 10 mittels des Multiplexers 12 auswählen. Dementsprechend kann die Verzögerungsschaltung 18 von Fig. 1 die Zeitverzögerung in Schritten eines vor­ herbestimmten Zeitschrittes beispielsweise von 0,5 ns genau steuern. Obwohl sich sogar die von der Verzögerungseinheit 10 bereitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energieversorgung ändert, tritt dieselbe Änderung in dem PLL 9 auf, um den PLL 9 zur Verringerung der Phasendif­ ferenz auf 0 wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL 9 erzeugten frequenz­ multiplizierten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die dem Eingangssignal von der Verzö­ gerungseinheit 10 bereitgestellte Zeitverzögerung unmittel­ bar und leicht auf den gewünschten festgelegten Wert zu­ rück. Da die in der Mehrzahl vorkommenden Inverter 20 der Verzögerungseinheit 10 in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Inverter 8 hergestellt werden, welche in dem PLL 9 enthalten sind, rufen des wei­ teren Änderungen in dem Herstellungsprozess nicht eine Än­ derung der Zeitverzögerung von dem gewünschten festgelegten Wert hervor.
Zweite Ausführungsform
In Fig. 5 ist ein Blockdiagramm veranschaulicht, wel­ ches die Struktur einer Takterzeugungsschaltung einer zwei­ ten Ausführungsform der vorliegenden Erfindung darstellt. Entsprechend der Figur bezeichnen dieselben Bezugszeichen wie die in Fig. 1 dargestellten Bezugszeichen dieselben Komponenten wie jene der Verzögerungsschaltung der oben be­ schriebenen ersten Ausführungsform, und daher wird die Be­ schreibung der Komponenten hiernach ausgelassen. Wie aus Fig. 5 ersichtlich enthält die Takterzeugungsschaltung der zweiten Ausführungsform eine Verzögerungsschaltung 18 der oben beschriebenen ersten Ausführungsform. Entsprechend Fig. 5 bezeichnet Fig. 21 einen Inverter, welcher einen Ausgangsanschluss 13 der Verzögerungsschaltung 18 mit einem Eingangsanschluss 11 der Verzögerungsschaltung verbindet, um eine Schleife zu bilden. Wie in Fig. 5 dargestellt ent­ hält ein VCO 1 eines PLL's 9 fünf Inverter 8. Jedoch ist die Anzahl der in dem VCO 1 enthaltenen Inverter 8 nicht auf fünf beschränkt.
Als nächstes wird eine Beschreibung des Betriebs der Verzögerungsschaltung der zweiten Ausführungsform unter der Annahme gegeben, dass sich der VCO 1 des PLL's 9 aus fünf Invertern 8 wie in Fig. 5 dargestellt zusammensetzt und ein Oszillator 4 einen Bezugstakt mit einer Pulswiederho­ lungsperiode von 25 ns, d. h. mit einer Frequenz von 40 MHz, erzeugt. Die Verzögerungsschaltung 18 arbeitet auf dieselbe Weise wie diejenige der ersten Ausführungsform. D. h., wenn der PLL 9 ein Bezugstakt empfängt, vergleicht eine Ladungs­ pumpe 6 des PLL's 9 die Phase des Bezugstakts mit derjeni­ gen eines frequenzgeteilten Takts von einem Frequenzteiler 3. Die Ladungspumpe 6 ändert die Spannung eines dem VCO 1 bereitzustellenden Steuersignals entsprechend dem Ver­ gleichsergebnis, so dass der frequenzgeteilte Takt in Phase mit dem Bezugstakt gebracht wird. Wenn der Bezugstakt in Phase mit dem frequenzgeteilten Takt gebracht wird, ver­ setzt sich der PLL 9 selbst in seinen gesperrten Zustand. Wenn der PLL 9 in seinem gesperrten Zustand gehalten wird, besitzt der frequenzgeteilte Takt, welcher durch Frequenz­ teilen des frequenzmultiplizierten Takts durch n mittels des Frequenzteilers 3 erlangt wird, dieselbe Pulswiederho­ lungsperiode als Bezugstakt. Zu der Zeit besitzt der von dem VCO 1 erzeugte frequenzmultiplizierte Takt eine Puls­ wiederholungsperiode von (25/n) ns. Wenn beispielsweise der Frequenzteiler 3 die Frequenz des daran angelegten fre­ quenzmultiplizierten Takts durch 20 teilt, besitzt der von dem VCO 1 erzeugte frequenzmultiplizierte Takt eine Puls­ wiederholungsperiode von 1,25 ns.
Das von der Ladungspumpe 6 des PLL's 9 bereitgestellte Steuersignal wird an den Steueranschluss von jedem der in der Mehrzahl vorhandenen Inverter 20 der Verzögerungsein­ heit 10 ebenso wie an den Steueranschluss von jedem der in Mehrzahl vorhandenen Inverter 8 des VCO's 1 wie in Fig. 5 dargestellt angelegt. Die von jedem der in der Mehrzahl vorkommenden Inverter 20 bereitgestellte Verzögerungszeit wird somit von dem PLL 9 gesteuert. Wenn sich der PLL 9 selbst in seinen gesperrten Zustand begibt, wird der fre­ quenzgeteilte Takt, welcher durch Frequenzteilen des von dem VCO 1 erzeugten frequenzmultiplizierten Takts erlangt worden ist, in Phase mit dem Bezugstakt gebracht. Die Puls­ wiederholungsperiode des frequenzmultiplizierten Takts wird zu (25/n) ns, wenn die Pulswiederholungsperiode des von dem Oszillator 4 erzeugten Bezugstakts beispielsweise 25 ns be­ trägt.
Als Ergebnis ist die durch jeden der in der Mehrzahl vorkommenden Inverter 8 des VCO's 1 bereitgestellte Zeit­ verzögerung auf einen vorbestimmten festen Wert festgelegt. Ebenfalls ist die durch jeden der in der Mehrzahl vorkom­ menden Inverter 20 der Verzögerungseinheit 10 bereitge­ stellte Zeitverzögerung unter Steuerung des PLL 9 fest auf den vorbestimmten Wert festgelegt. Wenn beispielsweise der Frequenzteiler 3 die Frequenz des frequenzmultiplizierten Takts von dem VCO 1 durch 20 teilt, wird die durch jeden der in der Mehrzahl vorkommenden Inverter 20 in der Verzö­ gerungseinheit 10 bereitgestellte Zeitverzögerung zu 0,25 ns. Wenn dementsprechend die Verzögerungseinheit 10 sich aus 2 N Invertern 20 zusammensetzt, stellt die Verzöge­ rungseinheit ein mittels des Eingangsanschluss 11 daran an­ gelegtes Eingangssignal mit einer Mehrzahl von Zeitverzöge­ rungen in dem Bereich von 0 bis (0,5 × N) ns bereit, wobei die Zeitverzögerungen in Inkrementen von 0,5 ns festgelegt werden, um (N + 1) Ausgänge zu erzeugen und einen Multi­ plexer bereitzustellen. Mit anderen Worten, die kleinste Änderung der Zeitverzögerung, welche einem Eingangssignal von dem Inverter 21 und an den Eingangsanschluss 11 durch die Verzögerungseinheit 10 angelegt bereitgestellt werden soll, entspricht der durch jede Gruppe von zwei Invertern 20 bereitgestellten Zeitverzögerung. Der Multiplexer 12 wird entsprechend den in ein Register 19 geschriebenen In­ formationen gesteuert. Der Multiplexer 12 wählt einen Aus­ gang aus der Mehrzahl von Ausgängen von der Verzögerungs­ einheit 10 entsprechend dem Inhalt des Register 19 aus. Dementsprechend kann die Takterzeugungsschaltung der zwei­ ten Ausführungsform die Pulswiederholungsperiode eines Aus­ gangstakts genau in Schritten von 0,5 ns entsprechend dem Inhalt des Registers 19 ändern. Der Taktausgang besitzt ei­ ne elementare Pulswiederholungsperiode, die durch die von dem Inverter 21 hervorgerufene Zeitverzögerung bestimmt wird. Bei dem obigen Beispiel kann die Pulswiederholungspe­ riode des Ausgangstakts somit im Bereich von der elementa­ ren Pulswiederholungsperiode bis zu der elementaren Puls­ wiederholungsperiode +(0,5 × N) ns liegen und sich in Schritten von 0,5 ns ändern.
Wie oben erwähnt kann bei der zweiten Ausführungsform die Takterzeugungsschaltung eine Mehrzahl von Ausgängen er­ zeugen, welche um jeweilige vorbestimmte Zeitverzögerungen in dem Bereich von 0 bis zu einem bestimmten Wert verzögert werden, wobei die Zeitverzögerungen in Inkrementen eines vorbestimmten Zeitschritts mittels einer durch den PLL 9 gesteuerten Verzögerungseinheit 10 festgelegt wird, und kann die Pulswiederholungsperiode des Ausgangstakts in Schritten des vorbestimmten Zeitschritts unter Verwendung der Verzögerungsschaltung 18 genau ändern, welche einen ge­ wünschten Ausgang aus der Mehrzahl von Ausgängen von der Verzögerungseinheit 10 mittels des Multiplexers 12 auswäh­ len kann. Obwohl sich sogar die von der Verzögerungseinheit 10 in der Verzögerungsschaltung 18 bereitgestellte Zeitver­ zögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr än­ dert, tritt in dem PLL 9 dieselbe Änderung auf, um den PLL 9 zur Verringerung der Phasendifferenz auf 0 wirksam zu ma­ chen, welche durch die Änderung zwischen den Phasen des von dem PLL 9 erzeugten frequenzmultiplizierten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die Puls­ wiederholungsperiode des durch die Verzögerungsschaltung 18 definierten Ausgangstakts unmittelbar und leicht auf den gewünschten festgelegten Wert zurück. Da die in der Mehr­ zahl vorkommenden Inverter 20 der Verzögerungseinheit 10 in demselben Halbleiterprozess wie die in der Mehrzahl vorkom­ menden Inverter 8, welche in dem PLL 9 vorhanden sind, her­ gestellt werden, rufen des weiteren Änderungen in dem Her­ stellungsprozess nicht eine Änderung der Pulswiederho­ lungsperiode des Ausgangstakts von dem gewünschten festge­ legten Wert hervor.
Dritte Ausführungsform
Fig. 6 zeigt ein Blockdiagramm, welches die Struktur der Takterzeugungsschaltung einer dritten Ausführungsform der vorliegenden Erfindung darstellt. Entsprechend der Fi­ gur bezeichnen dieselben Bezugszeichen wie in Fig. 1 darge­ stellt dieselben Komponenten wie jene der Verzögerungs­ schaltung der oben beschriebenen ersten Ausführungsform, und daher wird die Beschreibung der Komponenten im folgen­ den ausgelassen. Wie aus Fig. 6 ersichtlich enthält die Takterzeugungsschaltung der dritten Ausführungsform eine Verzögerungsschaltung 18 entsprechend der obigen ersten Ausführungsform. Entsprechend Fig. 6 bezeichnet Bezugszei­ chen 24 einen Oszillator zum Erzeugen eines zweiten Bezugs­ takts, Bezugszeichen 26 bezeichnet eine Ladungspumpe (charge pump) zum Vergleich der Phase des zweiten Bezugs­ takts mit derjenigen eines Ausgangs eines Frequenzteilers 23, um ein Steuersignal mit einem Wert entsprechend der Differenz zwischen den Phasen des zweiten Bezugstakts und des Ausgangs des Frequenzteilers 23 einem VCO 22 bereitzu­ stellen, Bezugszeichen 28 bezeichnet einen Inverter, der in dem VCO 22 angeordnet ist, Bezugszeichen 29 bezeichnet ei­ nen Multiplexer, der ein Eingangssignal bereitstellt mit derselben Zeitverzögerung wie durch einen Multiplexer 12 bereitgestellt, der in der Verzögerungsschaltung 18 ange­ ordnet ist, Bezugszeichen 30 bezeichnet einen PLL, welcher sich aus dem VCO 22, dem Frequenzteiler 23 und einer La­ dungspumpe 26 zusammensetzt, Bezugszeichen 31 bezeichnet eine zwischen Ausgangs und Eingangsanschlüssen 13 und 11 der Verzögerungsschaltung 18 angeschlossene Verzögerungs­ einheit zur Bereitstellung eines Eingangssignals mit einer Zeitverzögerung, welche von dem Steuersignal von der La­ dungspumpe des PLL's 30 gesteuert wird, und Bezugszeichen 32 bezeichnet einen in der Verzögerungseinheit 31 angeord­ neten Inverter zur Bereitstellung eines Eingangssignals mit einer Zeitverzögerung, welche durch das Steuersignal ge­ steuert wird. Der Frequenzteiler 23 teilt die Frequenz des Ausgangssignals des VCO's 22 durch m, um einen frequenzge­ teilten Takt derselben Frequenz wie der des zweiten Bezugs­ takts zu erzeugen und der Ladungspumpe 26 bereitzustellen. Der VCO 22 erzeugt einen frequenzmultiplizierten Takt, des­ sen Phase durch das Steuersignal von der Ladungspumpe 26 gesteuert wird und dessen Frequenz m-mal so groß wie dieje­ nige des zweiten Bezugstakts ist.
Wie in Fig. 6 dargestellt setzt sich die Verzögerungs­ einheit 31 aus einer Mehrzahl von seriellen Invertern 32 zusammen, wobei die Anzahl dieselbe ist wie diejenige der in der Mehrzahl vorkommenden Inverter 28, welche in dem VCO 22 eingebaut sind. In dem in Fig. 6 dargestellten Beispiel enthält der VCO 22 fünf Inverter 28, und die Verzögerungs­ einheit 31 enthält fünf Inverter 32. Jedoch ist die Anzahl der in dem VCO 22 enthaltenen Inverter 28 nicht auf fünf beschränkt. Es wird gewünscht, dass die in der Mehrzahl vorkommenden Inverter 32 in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Inverter 28 zur Verwendung in dem VCO 22 hergestellt werden.
Im folgenden wird ein Beschreibung des Betriebs der Takterzeugungsschaltung der dritten Ausführungsform unter der Annahme gegeben, dass sich der VCO des PPL's 9 in der Verzögerungsschaltung 18 aus fünf Invertern 8 zusammen­ setzt, sich der VCO 22 des PLL's 30 aus fünf Invertern 28 zusammensetzt, die Verzögerungseinheit 31 sich aus fünf In­ vertern 32 zusammensetzt, ein Oszillator 4 in der Verzöge­ rungsschaltung 18 einen ersten Bezugstakt mit einer Puls­ wiederholungsperiode von 25 ns, d. h. mit einer Frequenz von 40 MHz, erzeugt und der Oszillator 24 einen zweiten Bezugs­ takt mit einer Pulswiederholungsperiode von 20 ns erzeugt, d. h. mit einer Frequenz von 50 MHz. Da die Verzögerungs­ schaltung 18 auf dieselbe Weise wie diejenige der ersten Ausführungsform arbeitet, wird die Beschreibung des Be­ triebs der Verzögerungsschaltung 18 hiernach ausgelassen.
Wenn wie der PLL 9 der Verzögerungsschaltung 18 der PLL 30 den zweiten Bezugstakt empfängt, vergleicht die Ladungs­ pumpe 29 des PLL's 30 die Phase des zweiten Bezugstakts mit derjenigen des frequenzgeteilten Takts von dem Frequenztei­ lers 23. Die Ladungspumpe 26 ändert die Spannung eines dem VCO 22 bereitzustellenden Steuersignals entsprechend dem Vergleichsergebnis, so dass der frequenzgeteilte Takt in Phase mit dem zweiten Bezugstakt gebracht wird. Wenn der zweite Bezugstakt in Phase mit dem frequenzgeteilten Takt gebracht wird, versetzt sich der PLL 30 selbst in seinen gesperrten Zustand. Wenn der PLL 30 in seinem gesperrten Zustand gehalten wird, besitzt der frequenzgeteilte Takt, welcher durch Frequenzteilen des frequenzmultiplizierten Takts durch m mittels des Frequenzteilers 23 erlangt wird, dieselbe Pulswiederholungsperiode wie der zweite Bezugs­ takt. Zu der Zeit besitzt der durch den VCO 22 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von (20/m) ns. Wenn beispielsweise der Frequenzteiler 23 die Frequenz des daran angelegten frequenzmultiplizierten Takts durch 2 teilt, besitzt der durch den VCO 22 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von 10 ns.
Das durch die Ladungspumpe 26 des PLL's 30 bereitge­ stellte Steuersignal wird an einen Steueranschluss jedes der in der Mehrzahl vorkommenden Inverter der Verzögerungs­ einheit 31 ebenso wie an einen Steueranschluss jedes der in der Mehrzahl vorhandenen Inverter 28 des VCO's 22 wie in Fig. 6 dargestellt angelegt. Die durch jeden der in der Mehrzahl vorhandenen Inverter 32 bereitgestellte Zeitverzö­ gerung wird somit durch den PLL 30 gesteuert. Wenn sich der PLL 30 selbst in den gesperrten Zustand versetzt, wird der frequenzgeteilte Takt, welcher durch Frequenzteilen des von dem VCO 22 erzeugten frequenzmultiplizierten Takts erzielt wird, in Phase mit dem zweiten Bezugstakt gebracht. Die Pulswiederholungsperiode des frequenzmultiplizierten Takts wird zu (20/m) ns, wenn die Pulswiederholungsperiode des von dem Oszillator 24 erzeugten zweiten Bezugstakts bei­ spielsweise 20 ns beträgt. Als Ergebnis wird die von jedem der in der Mehrzahl vorhandenen Inverter 28 des VCO's 22 bereitgestellte Zeitverzögerung fest auf einen vorbestimm­ ten Wert festgelegt. Ebenfalls wird die von jedem der in der Mehrzahl vorkommenden Inverter 32 der Verzögerungsein­ heit 31 bereitgestellte Zeitverzögerung unter Steuerung des PLL's 30 fest auf den vorbestimmten Wert festgelegt. Wenn beispielsweise der Frequenzteiler 23 die Frequenz des fre­ quenzmultiplizierten Takts von dem VCO 22 durch 2 teilt, besitzt der von dem VCO 22 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von 10 ns. Dementspre­ chend beträgt die Zeitverzögerung, welche einem Eingangssi­ gnal von der Verzögerungseinheit 31 und dem Multiplexer 12 der Verzögerungsschaltung 18 bereitgestellt werden soll, 10 ns, da die von dem in der Mehrzahl vorkommenden Inverter 28 und dem in dem VCO 22 eingebauten Multiplexer 29 bereit­ gestellte Zeitverzögerung dieselbe Größe wie die Summe der von der Verzögerungseinheit 31 bereitgestellten Zeitverzö­ gerung und der von dem Multiplexer 12 bereitgestellten Zeitverzögerung besitzt. Als Ergebnis erzeugt die Takter­ zeugungsschaltung einen Ausgangstakt mit einer elementaren Pulswiederholungsperiode von 10 ns, d. h. einer elementaren Frequenz von 100 MHz.
Wenn demgegenüber der Frequenzteiler 3 in der Verzöge­ rungsschaltung 18 die Frequenz des frequenzmultiplizierten Takts von dem VCO 1 durch 20 teilt, wird die durch jeden der in der Mehrzahl vorkommenden Inverter 20 der Verzöge­ rungseinheit 10 bereitgestellte Zeitverzögerung zu 0,25 ns wie bezüglich der ersten Ausführungsform erklärt. Wenn dem­ entsprechend sich die Verzögerungseinheit 10 aus 2 N Inver­ tern 20 zusammensetzt, stellt die Verzögerungseinheit 10 ein Eingangssignal, welches mittels des Eingangsanschlusses 11 daran angelegt wird, mit einer Mehrzahl von Zeitverzöge­ rungen in dem Bereich von 0 bis (0,5 × N) ns bereit, wobei die Zeitverzögerungen in Inkrementen von 0,5 ns festgelegt werden, um (N + 1) Ausgänge zu erzeugen und dem Multiplexer 12 bereitzustellen. Der Multiplexer 12 wählt einen Ausgang aus der Mehrzahl von Ausgängen von der Verzögerungseinheit 10 entsprechend dem Inhalt eines Registers 19 aus. Dement­ sprechend kann die Takterzeugungsschaltung der dritten Aus­ führungsform die Pulswiederholungsperiode des Ausgangstakts von 10 ns auf (10 + 0,5 × N) ns in Schritten von 0,5 ns ent­ sprechend dem Inhalt des Registers 19 genau ändern.
Vorzugsweise sind die ersten und zweiten Bezugstakte bezüglich der Frequenz gleich. Wenn beispielsweise die er­ sten und zweiten Oszillatoren 4 und 24 erste und zweite Be­ zugstakte mit einer gleichen Wiederholungsperiode von 25 ns erzeugen (d. h. mit einer gleichen Frequenz von 40 MHz), teilt der Frequenzteiler 3 die Frequenz des frequenzmulti­ plizierten Takts von dem VCO 1 durch 20, und der Frequenz­ teiler 23 behält die Frequenz des frequenzmultiplizierten Takts von dem VCO 22 so wie er ist bei, wobei die Takter­ zeugungsschaltung die Pulswiederholungsperiode des Aus­ gangstakts entsprechend dem Inhalt des Registers 19 genau ändern kann, so dass sie im Bereich von 25 ns bis (25 + 0,5 × N) ns in Schritten von 0,5 ns liegt.
Wie oben beschrieben kann bei der dritten Ausführungs­ form die Takterzeugungsschaltung die elementare Pulswieder­ holungsperiode des Ausgangstakts mittels der Verzögerungs­ einheit 31, welche von dem PLL 30 gesteuert wird, genau beibehalten und die Pulswiederholungsperiode des Ausgangs­ takts in Schritten des vorbestimmten Zeitschritts unter Verwendung der Verzögerungsschaltung 18 genau ändern, wel­ che einen gewünschten Ausgang aus der Mehrzahl von Ausgän­ gen von der Verzögerungseinheit 10 mittels des Multiplexers 12 auswählen kann. Obwohl sich sogar die von der Verzöge­ rungseinheit 31 bereitgestellte Zeitverzögerung infolge ei­ ner Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr ändert, tritt dieselbe Än­ derung in dem PLL 30 auf, um den PLL 30 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL 30 erzeugten frequenzmultiplizierten Takts und dem zweiten Be­ zugstakt hervorgerufen wird, und daher kehrt die elementare Pulswiederholungsperiode des von der Verzögerungseinheit 31 definierten Ausgangstakts unmittelbar und leicht auf den gewünschten festgelegten Wert zurück. Obwohl sogar die von der Verzögerungseinheit 10 in der Verzögerungsschaltung 18 bereitgestellte Zeitverzögerung sich infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr ändert, tritt darüber hinaus dieselbe Änderung in dem PLL 9 auf, um den PLL 9 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL 9 erzeugten frequenzmultiplizierten Takts und einem ersten Bezugstakt hervorgerufen wird, und daher kehrt die Pulswie­ derholungsperiode des von der Verzögerungsschaltung 18 de­ finierten Ausgangstakts unmittelbar und leicht auf den ge­ wünschten festgelegten Wert zurück. Da die in der Mehrzahl vorkommenden Inverter 32 der Verzögerungseinheit 31 in dem­ selben Halbleiterprozess wie die in der Mehrzahl vorkommen­ den Inverter 28, welche in dem PLL 30 enthalten sind, her­ gestellt werden, rufen des weiteren Änderungen in dem Her­ stellungsprozess nicht eine Änderung in der elementaren Pulswiederholungsperiode des Ausgangstakts von dem ge­ wünschten festgelegten Wert hervor.
Vierte Ausführungsform
Fig. 7 zeigt ein Blockdiagramm, welches die Struktur einer Phasensynchronisierungsschaltung einer vierten Aus­ führungsform der vorliegenden Erfindung darstellt. Entspre­ chend der Figur bezeichnen dieselben Bezugszeichen wie in Fig. 1 dargestellt dieselben Komponenten wie diejenigen der Verzögerungsschaltung der oben beschriebenen ersten Ausfüh­ rungsform, und daher wird die Beschreibung der Komponenten hiernach ausgelassen. Wie aus Fig. 7 ersichtlich enthält die Phasensynchronisierungsschaltung der vierten Ausfüh­ rungsform eine Verzögerungsschaltung 18 entsprechend der oben beschriebenen ersten Ausführungsform. Entsprechend Fig. 7 bezeichnet Bezugszeichen 37 einen Oszillator zur Er­ zeugung eines Takts mit einer vorbestimmten Pulswiederho­ lungsperiode. Der Oszillator 37 kann einen PLL aufweisen. Als Alternative kann der Oszillator 37 eine Takterzeugungs­ schaltung entsprechend der oben beschriebenen zweiten oder dritten Ausführungsform sein. Des weiteren bezeichnet ent­ sprechend Fig. 7 Bezugszeichen 38 einen Phasenkomparator zum Vergleichen der Phase eines daran angelegten zweiten Bezugstakts mit derjenigen eines Ausgangstakts der Verzöge­ rungsschaltung 18 und zum Bereitstellen eines Steuersignals entsprechend der Phasendifferenz zwischen den Phasen des zweiten Bezugstakts und eines Ausgangstakts einem Register 19, um den Inhalt des Registers 19 zu ändern, so dass die Phasendifferenz zu null wird.
Als nächstes wird eine Beschreibung des Betriebs der Phasensynchronisierungsschaltung der vierten Ausführungs­ form unter der Annahme gegeben, dass sich ein VCO 1 des PLL's 9 in der Verzögerungsschaltung 18 aus fünf Inverter 8 zusammensetzt und ein Oszillator 4 einen ersten Bezugstakt mit einer Pulswiederholungsperiode von 25 ns erzeugt, d. h. mit einer Frequenz von 40 MHz. Da die Verzögerungsschaltung 18 auf dieselbe Weise wie diejenige der ersten Ausführungs­ form arbeitet, wird die Beschreibung des Betriebs der Ver­ zögerungsschaltung hiernach ausgelassen.
Wenn der Frequenzteiler 3 der Verzögerungsschaltung 18 die Frequenz des daran angelegten frequenzmultiplizierten Takts von dem VCO 1 durch 20 teilt, wird die durch jeden der in der Mehrzahl vorkommenden Inverter 20 in der Verzö­ gerungseinheit 10 bereitgestellte Zeitverzögerung zu 0,25 ns wie bezüglich der ersten Ausführungsform beschrieben. Wenn sich dementsprechend die Verzögerungseinheit 10 aus 2 N In­ vertern 20 zusammensetzt, stellt die Verzögerungseinheit 10 ein daran angelegtes Eingangssignal mit einer Mehrzahl von Zeitverzögerungen in dem Bereich von 0 bis (0,5 × N) ns be­ reit, wobei die Zeitverzögerungen in Inkrementen von 0,5 ns festgelegt werden, um (N + 1) Ausgänge zu erzeugen und ei­ nen Multiplexer 12 bereitzustellen. Der Multiplexer 12 wählt einen Ausgang aus der Mehrzahl von Ausgängen von der Verzögerungseinheit 10 entsprechend dem Inhalt des Regi­ sters 19 aus. Dementsprechend kann die Phasensynchronisie­ rungsschaltung der vierten Ausführungsform die Phase des Eingangstakts durch eine Zeitverzögerung in einem Bereich von 0 bis (0,5 × N) ns genau verzögern, wobei die Zeitver­ zögerung in Inkrementen von 0,5 ns entsprechend dem Inhalt des Registers 19 festgelegt wird.
Wenn der Ausgangstakt des Oszillators 37 mit dem ande­ ren Takt, d. h. dem zweiten Bezugstakt, in Phase gebracht wird, vergleicht der Phasenkomparator 38 die Phase des daran angelegten zweiten Bezugstakt mit derjenigen des Aus­ gangstakts der Verzögerungsschaltung 18 und stellt danach ein Steuersignal mit einem Wert entsprechend der Phasendif­ ferenz zwischen den Phasen des zweiten Bezugstakts und des Ausgangstakts dem Register 19 bereit, um den Inhalt des Re­ gisters 19 zu ändern, so dass die Phasendifferenz zu null wird. Mit anderen Worten, wenn die Phase des Ausgangstakts gegenüber derjenigen des zweiten Bezugstakts führt, ändert der Phasenkomparator 38 den Inhalt des Registers 19, so dass die Anzahl der Inverter 20, durch welche der Ausgangs­ takt in der Verzögerungseinheit 10 hindurchtreten wird, er­ höht ist. Andernfalls ändert der Phasenkomparator 38 den Inhalt des Registers 19, so dass die Anzahl von Inverter 20, durch welche der Ausgangstakt hindurchtreten wird, in der Verzögerungseinheit 10 sich verringert. Wenn der Fre­ quenzteilers 3 der Verzögerungsschaltung 18 die Frequenz des frequenzmultiplizierten Takts von dem VCO 1 durch 20 teilt, kann der Phasenkomparator den Inhalt des Registers 19 ändern, um die Phase des Ausgangstakts durch eine Zeit­ verzögerung in dem Bereich von 0 bis (0,5 × N) ns in Schritten von 0,5 ns genau zu ändern, wodurch es ermöglicht wird den Ausgangstakt in Phase mit dem zweiten Bezugstakt zu bringen.
Wie oben beschrieben kann bei der vierten Ausführungs­ form die Phasensynchronisierungsschaltung die Phase eines Ausgangstakts in Schritten des vorbestimmten Zeitschritts unter Verwendung der Verzögerungsschaltung 18 genau ändern, welche einen gewünschten Ausgang aus der Mehrzahl von Aus­ gängen von der Verzögerungseinheit 10 mittels des Multi­ plexers 12 auswählen kann, wodurch es ermöglicht wird, den Ausgangstakt in Phase mit einem anderen Takt wenn nötig zu bringen. Obwohl sich sogar die von der Verzögerungseinheit 10 in der Verzögerungsschaltung 18 bereitgestellte Zeitver­ zögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr än­ dert, tritt dieselbe Änderung in dem PLL 9 auf, um den PLL 9 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL 9 erzeugten frequenzmultiplizierten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die dem Eingangstakt bereitgestellte Phasenverschiebung, welche durch die Verzögerungsschaltung 18 definiert worden ist, unmittelbar und leicht auf den gewünschten festgelegten Wert zurück. Da die in der Mehrzahl vorkommenden Inverter 20 der Verzögerungseinheit 10 in demselben Herstellungspro­ zess wie die in der Mehrzahl vorkommenden Inverter 8, wel­ che in dem PLL 9 enthalten sind, hergestellt werden, rufen des weiteren Änderungen in dem Herstellungsprozess nicht eine Änderung der für den Eingangstakt bereitgestellten Phasenverschiebung von dem gewünschten festgelegten Wert hervor.
Fünfte Ausführungsform
Fig. 8 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer fünften Ausführungsform der vorliegenden Erfindung darstellt. Entsprechend der Fi­ gur bezeichnen dieselben Bezugszeichen wie in Fig. 6 darge­ stellt dieselben Komponenten wie diejenigen der Takterzeu­ gungsschaltung der oben beschriebenen dritten Ausführungs­ form, und daher wird die Beschreibung der Komponenten hier­ nach ausgelassen. Wie aus Fig. 8 ersichtlich enthält die Takterzeugungsschaltung der fünften Ausführungsform eine Mehrzahl von Verzögerungsschaltungen 18a, 18b, 18c und 18d, welche dieselbe Struktur wie diejenige der Verzögerungs­ schaltung der oben beschriebenen ersten Ausführungsform be­ sitzen. Entsprechend Fig. 8 bezeichnet Bezugszeichen 24 ei­ nen Oszillator zur Erzeugung eines Bezugstakts, Bezugszei­ chen 26 bezeichnet eine Ladungspumpe zum Vergleich der Phase des Bezugstakts mit derjenigen eines Ausgangs eines Frequenzteilers 23, um ein Steuersignal mit einem Wert ent­ sprechend der Differenz zwischen den Phasen des Bezugstakts und des Ausgangs des Frequenzteilers 23 zu erzeugen und ei­ nem VCO 22 bereitzustellen, Bezugszeichen 28 bezeichnet ei­ nen Inverter, der in dem VCO 22 angeordnet ist, Bezugszei­ chen 29 bezeichnet einen in dem VCO eingebauten Multiplexer zur Bereitstellung eines Eingangssignals mit derselben Zeitverzögerung wie durch einen Multiplexer bereitgestellt, der in jedem der Verzögerungsschaltungen 18a und 18b ange­ ordnet ist, Bezugszeichen 30 bezeichnet einen PLL, welcher sich aus dem VCO 22, dem Frequenzteiler 23 und der Ladungs­ pumpe 26 zusammensetzt, Bezugszeichen 31 bezeichnet eine Verzögerungseinheit zur Bereitstellung eines Eingangssi­ gnals mit einer Zeitverzögerung, welche durch das Steuersi­ gnal von der Ladungspumpe 26 des PLL 30 gesteuert wird, und Bezugszeichen 32 bezeichnet einen Inverter, der in der Ver­ zögerungseinheit 31 angeordnet ist, zur Bereitstellung ei­ nes Eingangs mit einer Zeitverzögerung, welche von dem Steuersignal gesteuert wird.
Der Frequenzteiler 23 teilt die Frequenz eines Aus­ gangssignals von dem VCO 22 durch m, um einen frequenzge­ teilten Takt derselben Frequenz wie derjenigen des Bezugs­ takts zu erzeugen und der Ladungspumpe bereitzustellen. Der VCO 2 erzeugt einen frequenzmultiplizierten Takt, dessen Phase durch das Steuersignal von der Ladungspumpe 22 ge­ steuert wird und dessen Frequenz m-mal so groß wie dieje­ nige des Bezugstakts ist. Wie in Fig. 8 dargestellt weist die Verzögerungseinheit 31 eine Mehrzahl von seriellen In­ vertern 32 auf, wobei deren Anzahl dieselbe wie diejenige der in der Mehrzahl vorhandenen Inverter 28 ist, welche in dem VCO 22 eing 47783 00070 552 001000280000000200012000285914767200040 0002010006927 00004 47664ebaut sind. Die Verzögerungseinheit 31 bil­ det zusammen mit der Mehrzahl von Verzögerungsschaltungen 18a und 18b eine Schleife. Darüber hinaus ist der Ausgang der Verzögerungseinheit 31, welcher ebenfalls als der Aus­ gang der Schleife dient, an die Mehrzahl der seriellen Ver­ zögerungsschaltungen 18c und 18d angeschlossen. Die Takter­ zeugungsschaltung der fünften Ausführungsform stellt einen Ausgangstakts über die Verzögerungsschaltung 18d an der letzten Stufe der Serie von Verzögerungsschaltungen 18c und 18d bereit. In dem in Fig. 8 dargestellten Beispiel setzt sich der VCO 22 aus fünf Invertern 28 zusammen, und die Verzögerungseinheit 31 setzt sich aus fünf Invertern 32 zu­ sammen. Jedoch ist die Anzahl von in dem VCO 22 enthaltenen Invertern 28 nicht auf fünf beschränkt. Es wird erwünscht, dass die in der Mehrzahl vorhandenen Inverter 32 in demsel­ ben Halbleiterprozess wie die in der Mehrzahl vorkommenden Inverter 28 zur Verwendung in dem VCO 22 hergestellt wer­ den.
Im folgenden wird eine Beschreibung des Betriebs der Takterzeugungsschaltung der fünften Ausführungsform unter der Annahme gegeben, dass der Oszillator 24 einen Bezugs­ takt mit einer Pulswiederholungsperiode von 20 ns erzeugt, d. h. mit einer Frequenz von 50 MHz. Da jede der Verzöge­ rungsschaltungen 18a, 18b, 18c und 18d auf dieselbe Weise wie diejenige der ersten Ausführungsform arbeitet, wird die Beschreibung des Betriebs davon hiernach ausgelassen.
Die Takterzeugungsschaltung der fünften Ausführungsform wie in Fig. 8 dargestellt kann die elementare Pulswiederho­ lungsperiode des Ausgangstakts mittels des PLL's 30 und der Verzögerungseinheit 31 festlegen und die Pulswiederho­ lungsperiode des Ausgangstakts mittels wenigstens der zwei Verzögerungsschaltungen 18a und 18b einstellen. Darüber hinaus kann die Takterzeugungsschaltung die Phase des Aus­ gangstakts mittels wenigstens der zwei Verzögerungsschal­ tungen 18c und 18d einstellen. Da die Takterzeugungsschal­ tung der fünften Ausführungsform somit die Mehrzahl von Verzögerungsschaltungen 18a bis 18d zur Einstellung der Pulswiederholungsperiode und der Phase des Ausgangstakts aufweist, kann sie die Pulswiederholungsperiode des Aus­ gangstakts über einen weiten Bereich in Schritten eines feinen Zeitschritts einstellen und des weiteren die Phase des Ausgangstakts über einen weiten Bereich in Schritten eines feinen Zeitschritts einstellen.
Wenn die Verzögerungsschaltung 18a derart gebildet wird, dass die Pulswiederholungsperiode des Ausgangstakts über den Bereich von 0 bis 10 ns in Inkrementen von 0,5 ns eingestellt wird und die Verzögerungsschaltung 18b derart gebildet wird, dass die Pulswiederholungsperiode des Aus­ gangstakts über den Bereich von 0 bis 100 ns in Inkrementen von 10 ns beispielsweise eingestellt wird, kann die Takter­ zeugungsschaltung die Pulswiederholungsperiode des Aus­ gangstakts über den Bereich von 0 bis 110 ns in Inkrementen von 0,5 ns einstellen. Darüber hinaus kann die Takterzeu­ gungsschaltung des weiteren die Phase des Ausgangstakts über denselben weiten Bereich in Inkrementen desselben fei­ nen Zeitschritts mittels der Verzögerungsschaltungen 18c und 18d einstellen, welche auf dieselbe Weise wie die Ver­ zögerungsschaltungen 18a und 18b gebildet werden.
Wie oben beschrieben kann bei der fünften Ausführungs­ form die Takterzeugungsschaltung die elementare Pulswieder­ holungsperiode des Ausgangstakts mittels der Verzögerungs­ einheit 31, die durch den PLL 30 gesteuert wird, genau bei­ behalten und die Pulswiederholungsperiode des Ausgangstakts über einen weiten Bereich und in Schritten eines feinen Zeitschritts einstellen und des weiteren die Phase des Aus­ gangstakts über einen weiten Bereich und in Schritten eines feinen Zeitschritts mittels der in der Mehrzahl vorkommen­ den Verzögerungsschaltungen 18a bis 18d einstellen, welche jeweils zur Einstellung der Pulswiederholungsperiode oder der Phase des Ausgangstakts vorgesehen sind. Obwohl sogar die elementare Pulswiederholungsperiode des durch die Ver­ zögerungseinheit 31 definierten Ausgangstakts sich infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr ändert, tritt dieselbe Än­ derung in dem PLL 30 auf, um den PLL 30 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL er­ zeugten frequenzmultiplizierten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die elementare Pulswie­ derholungsperiode des durch die Verzögerungseinheit 31 de­ finierten Ausgangstakts unmittelbar und leicht auf den ge­ wünschten festgelegten Wert zurück. Obwohl sogar die durch eine Verzögerungseinheit in jeder der in der Mehrzahl vor­ kommenden Verzögerungsschaltungen 18a, 18b, 18c und 18d be­ reitgestellten Zeitverzögerung sich infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr ändert, tritt dieselbe Änderung in ei­ nem PLL auf, der in der Verzögerungseinheit enthalten ist, um den PLL zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL erzeugten frequenzmultiplizierten Takts und eines an den PLL angelegten Bezugstakt hervorge­ rufen wird, und daher kehrt die einem Eingangstaktsignal durch jede der in der Mehrzahl vorkommenden Verzögerungs­ schaltungen bereitgestellte Phasenverschiebung unmittelbar und leicht zu einem gewünschten festgelegten Wert zurück. Da die in der Mehrzahl vorkommenden Inverter 32 der Verzö­ gerungseinheit 31 in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Inverter 28 hergestellt werden, die in dem PLL 30 enthalten sind, rufen des weiteren Ände­ rungen in dem Herstellungsprozess nicht eine Änderung der dem Eingangstaktsignal bereitgestellten Phasenverschiebung von dem gewünschten festgelegten Wert hervor.
Sechste Ausführungsform
Fig. 9 zeigt ein Blockdiagramm, welches die Struktur einer Verzögerungsschaltung einer sechsten Ausführungsform der vorliegenden Erfindung darstellt. Entsprechend der Fi­ gur bezeichnet Bezugszeichen 36 einen spannungsgesteuerten Oszillator bzw. einen VCO, Bezugszeichen 4 bezeichnet einen Oszillator zur Erzeugung eines Bezugstakts, Bezugszeichen 6 bezeichnet eine Ladungspumpe zum Vergleichen der Phase des Bezugstakts mit derjenigen eines Ausgangs eines Frequenz­ teilers 3, um ein Steuersignal mit einem Wert oder einer Spannung entsprechend der Differenz zwischen den Phasen des Bezugstakts und des Ausgangs des Frequenzteilers 3 zu er­ zeugen und dem VCO 36 bereitzustellen, Bezugszeichen 33 be­ zeichnet einen Multiplexer, welcher in dem VCO 36 angeordnet ist, Bezugszeichen 9 bezeichnet einen Phasenregelkreis bzw. einen PLL, welcher sich zusammensetzt aus dem VCO 36, der Ladungspumpe 6 und dem Frequenzteiler 3, Bezugszeichen 11 bezeichnet einen Eingangsanschluss zum Empfang eines zu verzögernden Eingangsignals, Bezugszeichen 34 bezeichnet eine Verzögerungseinheit, die zwischen dem Eingangsan­ schluss 11 und einem Ausgangsanschluss 13 angeordnet ist, zur Bereitstellung des an den Eingangsanschluss 11 angeleg­ ten Eingangssignals mit einer bestimmten Zeitverzögerung, Bezugszeichen 35 bezeichnet einen Multiplexer, der in der Verzögerungseinheit 34 angeordnet ist, Bezugszeichen 19 be­ zeichnet ein Register, in welches Informationen zur Steue­ rung einer Mehrzahl von Multiplexern 35 der Verzögerungs­ einheit 34 geschrieben sind, und Bezugszeichen 41 bezeich­ net die Verzögerungsschaltung.
Der Frequenzteiler 3 teilt die Frequenz eines Ausgangs­ signals des VCO's 36 durch n, um einen frequenzgeteilten Takt derselben Frequenz wie derjenigen des Bezugstakts zu erzeugen und der Ladungspumpe 6 bereitzustellen. Der VCO 36 erzeugt einen frequenzmultiplizierten Takt, dessen Phase durch das Steuersignal von der Ladungspumpe 6 gesteuert wird. Der frequenzmultiplizierte Takt besitzt eine Fre­ quenz, die n-mal so groß wie diejenige des Bezugstakts ist. Wie in Fig. 9 dargestellt setzt sich die Verzögerungsein­ heit 34 aus einer Mehrzahl von Multiplexern 35 zusammen, die in Serie angeschlossen sind, wobei die Anzahl der Mul­ tiplexer 35 gerade ist. Ein Auswahlsteuersignal von dem Re­ gister 19 wird an einen Eingang jeder Gruppe von zwei Mul­ tiplexern 35 außer an die zwei Multiplexer 35 angelegt, welche dem Einganganschluss 11 am nächsten sind. Es wird gewünscht, dass die in der Mehrzahl vorkommenden Multiple­ xer 35 in demselben Halbleiterprozess wie die in der Mehr­ zahl vorkommenden Multiplexer 33 zur Verwendung in dem VCO 36 hergestellt werden.
Als nächstes wird eine Beschreibung des Betriebs der Verzögerungsschaltung der sechsten Ausführungsform unter der Annahme gegeben, dass sich der VCO 36 des PPL's 9 aus fünf Multiplexern 33 zusammensetzt und der Oszillator 4 ein Bezugstakt mit einer Pulswiederholungsperiode von 25 ns, d. h. mit einer Frequenz von 40 MHz, erzeugt. Wenn der PPL 9 den Bezugstakt empfängt, vergleicht die Ladungspumpe 6 des PPL's 9 die Phase des Bezugstakts mit derjenigen des fre­ quenzgeteilten Takts von dem Frequenzteiler 3. Die Ladungs­ pumpe 6 ändert die Spannung des dem VCO 36 bereitzustellen­ den Steuersignals entsprechend dem Vergleichsergebnis. Die Ladungspumpe 6 erhöht die Spannung des Steuersignals, wenn die Phase des frequenzgeteilten Takts gegenüber derjenigen des Bezugstakts führt, und verringert die Spannung des Steuersignals andernfalls. Somit verringert sich die durch jeden der in der Mehrzahl vorkommenden Multiplexer 33 des VCO's 36 bereitgestellte Zeitverzögerung mit einer Abnahme der Spannung des Steuersignals und erhöht sich daher mit einem Ansteigen der Spannung des Steuersignals. Wenn die Phase des frequenzgeteilten Takts gegenüber derjenigen des Bezugstakts führt, erhöht sich als Ergebnis die Pulswieder­ holungsperiode des frequenzmultiplizierten Takts, da sich die durch jeden der in der Mehrzahl vorkommenden Multiple­ xer 33 bereitgestellte Zeitverzögerung erhöht. Wenn demge­ genüber die Phase des Bezugstakts gegenüber derjenigen des frequenzgeteilten Takts führt, verringert sich die Pulswie­ derholungsperiode des frequenzmultiplizierten Takts, da sich die durch jeden der in der Mehrzahl vorkommenden Mul­ tiplexer 33 bereitgestellte Zeitverzögerung verringert. Wenn der Bezugstakt in Phase mit dem frequenzgeteilten Takt gebracht wird, begibt sich der PLL 9 in seinen gesperrten Zustand. Wenn der PLL in seinem gesperrten Zustand gehalten wird, besitzt der frequenzgeteilten Takt, welcher durch Frequenzteilen des frequenzmultiplizierten Takts durch n mittels des Frequenzteilers 3 erzielt wird, dieselbe Puls­ wiederholungsperiode wie der Bezugstakt. Zu der Zeit be­ sitzt der von dem VCO 36 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von (25/n) ns. Wenn bei­ spielsweise der Frequenzteiler 3 die Frequenz des daran an­ gelegten frequenzmultiplizierten Takts durch 20 teilt, be­ sitzt der von dem VCO 36 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von 1,25 ns.
Das von der Ladungspumpe 6 bereitgestellte Steuersignal des PLL's 9 wird an den Steueranschluss von jedem der in der Mehrzahl vorkommenden Multiplexer 35 der Verzögerungs­ einheit 34 ebenso wie an den Steueranschluss von jedem der in der Mehrzahl vorkommenden Multiplexer 33 des VCO's 36 wie in Fig. 9 dargestellt angelegt. Die durch jeden der in der Mehrzahl vorkommenden Multiplexer 35 bereitgestellte Zeitverzögerung wird somit von dem PLL 9 gesteuert. Wenn sich der PLL 9 selbst in den gesperrten Zustand begibt, wird der frequenzgeteilte Takt, welcher durch Frequenztei­ len des von dem VCO 36 erzeugten frequenzmultiplizierten Takts erzielt wird, in Phase mit dem Bezugstakt gebracht. Die Pulswiederholungsperiode des frequenzmultiplizierten Takts wird zu (25/n) ns, wenn die Pulswiederholungsperiode des von dem Oszillator 4 erzeugten Bezugstakts beispiels­ weise 25 ns beträgt. Als Ergebnis wird die von jedem der in der Mehrzahl vorkommenden Multiplexer 33 des VCO's 36 be­ reitgestellte Zeitverzögerung fest auf einen vorbestimmten Wert festgelegt. Ebenfalls ist die von jedem der in der Mehrzahl vorkommenden Multiplexer 35 der Verzögerungsein­ heit 34 bereitgestellte Zeitverzögerung unter der Steuerung des PLL's 9 fest auf den vorbestimmten Wert festgelegt.
Wenn beispielsweise der Frequenzteiler 3 die Frequenz des frequenzmultiplizierten Takts von dem VCO 36 durch 20 teilt, wird die Pulswiederholungsperiode des von dem VCO 36 erzeugten frequenzmultiplizierten Takts zu 1,25 ns. Wenn sich der VCO 36 aus 5 Multiplexern 33 zusammensetzt, wird die von jedem der in der Mehrzahl vorkommenden Multiplexer 33 bereitgestellte Zeitverzögerung zu 0,25 ns. Ähnlich wird die von jedem der in der Mehrzahl vorkommenden Multiplexer 35 der Verzögerungseinheit 34 bereitgestellte Zeitverzöge­ rung zu 0,25 ns. Wenn dementsprechend sich die Verzögerungs­ einheit 34 aus 2 N Multiplexern 35 zusammensetzt, stellt die Verzögerungseinheit 34 ein daran mittels des Eingangsan­ schlusses 11 angelegtes Eingangssignal mit einer Zeitverzö­ gerung in dem Bereich von 0,5 bis (0,5 × N) ns bereit, wo­ bei die Zeitverzögerungen in Inkrementen von 0,5 ns festge­ legt sind. Mit anderen Worten, die kleinste Änderung der dem Eingangssignal bereitzustellenden Zeitverzögerung, wel­ ches dem Eingangsanschluss 11 angelegt wird, durch die Ver­ zögerungseinheit 34 entspricht der von jeder Gruppe von 2 Multiplexern 35 bereitgestellten Zeitverzögerung. Einer der zwei in jeder Gruppe enthaltenen Multiplexer 35 mit der Ausnahme der Gruppe, welche dem Eingangsanschluss 11 am nächsten ist, wird entsprechend der in das Register 19 ge­ schriebenen Informationen gesteuert. Wenn ein an der Seite des Eingangsanschlusses 11 befindlicher Multiplexer der Gruppe von zwei Multiplexern 35, welcher dem Ausgangsan­ schluss am nächsten ist, gesteuert wird, so dass das an dem Eingangsanschluss 11 angelegte Eingangssignal entsprechend dem Inhalt des Registers 19 gewählt wird, stellt die Verzö­ gerungseinheit 34 das Eingangssignal mit einer bestimmten Zeitverzögerung von 0,5 ns bereit.
Wie oben beschrieben, kann bei der sechsten Ausfüh­ rungsform durch eine Steuerung der Verzögerungseinheit 34, welche ein Eingangssignal mit einer Zeitverzögerung bereit­ stellen kann, unter Verwendung des Registers 19, wobei die Zeitverzögerung in Inkrementen eines Zeitschrittes festge­ legt wird, dessen Wert von dem PLL 9 gesteuert wird, die Verzögerungsschaltung das Eingangssignal mit der Zeitverzö­ gerung in dem Bereich einer minimalen Zeitverzögerung ent­ sprechend dem Zeitschritt mit einer vorbestimmten Zeitver­ zögerung versehen. Dementsprechend kann die Verzögerungs­ schaltung 41 von Fig. 9 die Zeitverzögerung in Schritten eines vorbestimmten Zeitschritts von beispielsweise 0,5 ns genau steuern. Obwohl sich sogar die von der Verzögerungs­ einheit 34 bereitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr ändert, tritt in dem PLL 9 dieselbe Änderung auf, um den PLL 9 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL 9 erzeug­ ten frequenzmultiplizierten Takts und des Bezugstakts her­ vorgerufen wird, und daher kehrt die dem Eingangssignal durch die Verzögerungseinheit 34 bereitgestellte Zeitverzö­ gerung unmittelbar und leicht auf den gewünschten festge­ legten Wert zurück. Da die in der Mehrzahl vorkommenden Multiplexer 35 der Steuereinheit 34 in demselben Halblei­ terprozess wie die in der Mehrzahl vorkommenden Multiplexer 33, welche in dem PLL 9 enthalten sind, hergestellt werden, rufen des weiteren Änderungen in dem Herstellungsprozess nicht eine Änderung der Zeitverzögerung von dem gewünschten festgelegten Wert hervor.
Siebente Ausführungsform
Fig. 10 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer siebenten Ausführungs­ form der vorliegenden Erfindung darstellt. In der Figur be­ zeichnen dieselben Bezugszeichen wie in Fig. 9 dargestellt dieselben Komponenten wie diejenigen der Verzögerungsschal­ tung der oben beschriebenen sechsten Ausführungsform, und daher wird die Beschreibung der Komponenten hiernach ausge­ lassen. Wie aus Fig. 10 ersichtlich enthält die Takterzeu­ gungsschaltung der siebenten Ausführungsform eine Verzöge­ rungsschaltung 41 der oben beschriebenen sechsten Ausfüh­ rungsform. Entsprechend der Fig. 10 bezeichnet Bezugszei­ chen 21 einen Inverter, welcher einen Ausgangsanschluss 13 der Verzögerungsschaltung 18 mit einem Eingangsanschluss 11 der Verzögerungsschaltung verbindet, um eine Schleife zu bilden. Wie in Fig. 10 dargestellt enthält ein VCO 36 eines PLL's 9 fünf Multiplexer 33. Jedoch ist die Anzahl der in dem VCO 36 enthaltenen Multiplexer 33 nicht auf fünf be­ schränkt.
Im folgenden wird eine Beschreibung des Betriebs der Takterzeugungsschaltung der siebenten Ausführungsform unter der Annahme gegeben, dass sich der VCO 36 des PLL's 9 aus fünf Multiplexern 33 zusammensetzt und ein Oszillator 4 ei­ nen Bezugstakt mit einer Pulswiederholungsperiode von 25 ns erzeugt, d. h. mit einer Frequenz von 40 MHz. Die Verzöge­ rungsschaltung 41 arbeitet auf dieselbe Weise wie diejenige der sechsten Ausführungsform. D. h. wenn der PLL 9 einen Be­ zugstakt empfängt, vergleicht eine Ladungspumpe 6 des PLL's 9 die Phase des Bezugstakts mit derjenigen eines frequenz­ geteilten Takts von einem Frequenzteiler 3. Die Ladungspum­ pe 6 ändert die Spannung eines dem VCO 36 bereitzustellen­ den Steuersignals entsprechend dem Vergleichsergebnis, so dass der frequenzgeteilte Takt in Phase mit dem Bezugstakt gebracht wird. Wenn der Bezugstakt in Phase mit dem fre­ quenzgeteilten Takt gebracht wird, begibt sich der PLL 9 selbst in seinen gesperrten Zustand. Wenn der PLL 9 in sei­ nem gesperrten Zustand gehalten wird, besitzt der frequenz­ geteilte Takt, welcher durch Frequenzteilen des frequenz­ multiplizierten Takts durch n mittels des Frequenzteilers 3 erzielt wird, dieselbe Pulswiederholungsperiode wie der Be­ zugstakt. Zu der Zeit besitzt der von dem VCO 36 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von (25/n) ns. Wenn beispielsweise der Frequenzteiler 3 die Frequenz des daran angelegten frequenzmultiplizierten Takts durch 20 teilt, besitzt der von dem VCO 36 erzeugte fre­ quenzmultiplizierte Takt eine Pulswiederholungsperiode von 1,25 ns.
Das von der Ladungspumpe 6 des PLL's 9 bereitgestellte Steuersignal wird dem Steueranschluss von jedem der in der Mehrzahl vorkommenden Multiplexer 35 der Verzögerungsein­ heit 34 ebenso wie dem Steueranschluss von jedem der in der Mehrzahl vorkommenden Multiplexer 33 des VCO's 36 wie in Fig. 10 dargestellt angelegt. Die durch jeden der in der Mehrzahl vorkommenden Multiplexer 35 bereitgestellte Zeit­ verzögerung wird somit von dem PLL 9 gesteuert. Wenn sich der PLL selbst in seinen gesperrten Zustand begibt, wird der frequenzgeteilte Takt, welcher durch Frequenzteilen des von dem VCO 36 erzeugten frequenzmultiplizierten Takts er­ zielt wird, in Phase mit dem Bezugstakt gebracht. Die Puls­ wiederholungsperiode des frequenzmultiplizierten Takts wird zu (25/n) ns, wenn die Pulswiederholungsperiode des von dem Oszillator 4 erzeugten Bezugstakts beispielsweise 25 ns be­ trägt. Als Ergebnis wird die von jedem der in der Mehrzahl vorkommenden Multiplexer 35 des VCO's 36 bereitgestellte Zeitverzögerung fest auf einen vorbestimmten Wert festge­ legt. Ebenfalls wird die von jedem der in der Mehrzahl vor­ kommenden Multiplexer 35 der Verzögerungseinheit 34 bereit­ gestellte Zeitverzögerung unter Steuerung des PLL's 9 fest auf den vorbestimmten Wert festgelegt.
Wenn beispielsweise der Frequenzteiler 3 die Frequenz des frequenzmultiplizierten Takts von dem VCO 36 durch 20 teilt, wird die von jedem der in der Mehrzahl vorkommenden Multiplexer 35 in der Verzögerungseinheit 34 bereitgestell­ te Zeitverzögerung zu 0,25 ns. Wenn dementsprechend sich die Verzögerungseinheit 34 aus 2 N Multiplexern 35 zusammen­ setzt, stellt die Verzögerungseinheit 34 ein daran mittels des Eingangsanschlusses 11 angelegtes Eingangssignal mit einer Zeitverzögerung in dem Bereich von 0,5 bis (0,5 × N) ns bereit, wobei die Zeitverzögerung in Inkrementen von 0,5 ns festgesetzt wird. Mit anderen Worten, die kleinste Änderung (oder Zeitschritt) bei der Verzögerungszeit, wel­ che einem Eingangssignal bereitgestellt werden soll, das an den Eingangsanschluss 11 angelegt wird, durch die Verzöge­ rungseinheit 34 entspricht der Zeitverzögerung, die jeder Gruppe von zwei Multiplexern 35 bereitgestellt wird. Einer der zwei Multiplexer 35, welche in jeder Gruppe enthalten sind, außer der Gruppe von zwei Multiplexern 35, welche dem Eingangsanschluss 11 am nächsten sind, wird entsprechend der in das Register 19 geschriebenen Informationen gesteu­ ert. Dementsprechend kann die Takterzeugungsschaltung der siebenten Ausführungsform die Pulswiederholungsperiode ei­ nes Ausgangstakts von der elementaren Pulswiederholungspe­ riode zu der elementaren Pulswiederholungsperiode +0,5 × (N - 1) in Schritten von 0,5 ns entsprechend dem Inhalt des Registers 19 genau ändern. Die elementare Pulswiederho­ lungsperiode des Ausgangstakts ist gleich der Summe der durch den Inverter hervorgerufenen Zeitverzögerung und 0,5 ns.
Wie oben beschrieben kann bei der siebenten Ausfüh­ rungsform die Takterzeugungsschaltung die Pulswiederho­ lungsperiode eines Ausgangstakts in Schritten eines vorbe­ stimmten Zeitschritts durch Verzögern eines Eingangstakts um eine Zeitverzögerung in dem Bereich einer minimalen Zeitverzögerung entsprechend dem vorbestimmten Zeitschritt auf eine bestimmte Zeitverzögerung genau ändern, wobei die Zeitverzögerung in Inkrementen des Zeitschritts unter Ver­ wendung der Verzögerungseinheit 34 festgelegt wird, die von dem PLL 9 gesteuert wird. Obwohl sich sogar die von der Verzögerungseinheit 34 in der Verzögerungsschaltung 41 be­ reitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung in der Spannung in der Energiezufuhr ändert, tritt dieselbe Änderung in dem PLL 9 auf, um den PLL 9 zur Verringerung der Phasendiffe­ renz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem PLL 9 erzeugten frequenz­ multiplizierten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die Pulswiederholungsperiode des durch die Verzögerungsschaltung 41 definierten Ausgangs­ takts unmittelbar und leicht auf den gewünschten festgeleg­ ten Wert zurück. Da die in der Mehrzahl vorkommenden Multi­ plexer 35 der Verzögerungseinheit 34 in demselben Halblei­ terprozess wie die in der Mehrzahl vorkommenden Multiplexer 33, die in dem PLL 9 enthalten sind, hergestellt werden, rufen des weiteren Änderungen in dem Herstellungsprozess nicht eine Änderung der Pulswiederholungsperiode des Aus­ gangstakts von dem gewünschten festgelegten Wert hervor.
Achte Ausführungsform
Fig. 11 zeigt ein Blockdiagramm, welches die Struktur einer Takterzeugungsschaltung einer achten Ausführungsform der vorliegenden Erfindung darstellt. Entsprechend der Fi­ gur bezeichnen dieselben Bezugszeichen wie in Fig. 9 darge­ stellt dieselben Komponenten wie jene der Verzögerungs­ schaltung der oben beschriebenen sechsten Ausführungsform, und daher wird die Beschreibung der Komponenten hiernach ausgelassen. Wie aus Fig. 11 ersichtlich enthält die Takt­ erzeugungsschaltung der achten Ausführungsform eine Verzö­ gerungsschaltung 41 der oben beschriebenen sechsten Ausfüh­ rungsform. Entsprechend Fig. 11 bezeichnet Bezugszeichen 24 einen Oszillator zur Erzeugung eines zweiten Bezugstakts, Bezugszeichen 42 bezeichnet eine Steuerschaltung zum Ver­ gleich der Phase des zweiten Bezugstakts mit derjenigen ei­ nes Ausgangs einer digitalen Verzögerungsleitung 44, um ein Steuersignal mit einem Wert entsprechend der Differenz zwi­ schen den Phasen des zweiten Bezugstakts und des Ausgangs der digitalen Verzögerungsleitung 44 bereitzustellen, wo­ durch die Verzögerungszeit definiert wird, welche von der digitalen Verzögerungsleitung 44 bereitgestellt werden soll, und zur Bestimmung des Frequenzmultiplikationsver­ hältnisses eines von der digitalen Verzögerungsleitung 44 erzeugten frequenzmultiplizierten Takts unter Verwendung eines nicht dargestellten Zählers, Bezugszeichen 43 be­ zeichnet einen digitalen PLL, welcher sich aus der Steuer­ schaltung 42 und der digitalen Verzögerungsleitung 44 zu­ sammensetzt, Bezugszeichen 45 bezeichnet eine digitale Ver­ zögerungsleitung, welche zwischen Ausgangs- und Eingangsan­ schlüssen 13 und 11 der Verzögerungsschaltung 41 ange­ schlossen ist, zur Bereitstellung eines Eingangssignals mit einer Zeitverzögerung, welche von dem Steuersignal von der Steuerschaltung 42 des digitalen PLL's 43 gesteuert wird. Die von der digitalen Verzögerungsleitung 45 bereitgestell­ te Zeitverzögerung ist gleich derjenigen, welche von der digitalen Verzögerungsleitung 44 bereitgestellt wird. Mit anderen Worten, die von der digitalen Verzögerungsleitung 45 bereitgestellte Zeitverzögerung besitzt einen Wert gleich demjenigen der Pulswiederholungsperiode des von dem digitalen PLL 43 erzeugten frequenzmultiplizierten Takts. Der digitale PLL 43 erzeugt einen frequenzmultiplizierten Takt, dessen Frequenz m-mal so groß wie diejenige des zwei­ ten Bezugstakts ist. Es wird gewünscht, dass die digitale Verzögerungsleitung 45 unter derselben Bedingung wie die digitale Verzögerungsleitung 44 zur Verwendung in dem digi­ talen PLL 43 hergestellt wird.
Als nächstes wird eine Beschreibung des Betriebs der Takterzeugungsschaltung der achten Ausführungsform unter der Annahme gegeben, dass der VCO 36 des PLL's 9 in der Verzögerungsschaltung 41 sich aus fünf Multiplexern 33 zu­ sammensetzt, die Verzögerungseinheit 34 sich aus 2 N Multi­ plexern 35 zusammensetzt, ein Oszillator 4 in der Verzöge­ rungsschaltung einen ersten Bezugstakt mit einer Pulswie­ derholungsperiode von 25 ns, d. h. mit einer Frequenz von 40 MHz, erzeugt und der Oszillator 24 einen zweiten Bezugs­ takt mit einer Pulswiederholungsperiode von 20 ns erzeugt, d. h. mit einer Frequenz von 50 MHz. Da die Verzögerungs­ schaltung 41 auf dieselbe Weise wie diejenige der oben be­ schriebenen sechsten Ausführungsform arbeitet, wird die Be­ schreibung des Betriebs der Verzögerungsschaltung 41 hier­ nach ausgelassen.
Wenn der digitale PLL 43 ähnlich wie der PLL 9 der Ver­ zögerungsschaltung 41 den zweiten Bezugstakt empfängt, ver­ gleicht die Steuerschaltung 42 des digitalen PLL's 43 die Phase des zweiten Bezugstakts mit derjenigen des frequenz­ multiplizierten Takts von der digitalen Verzögerungsleitung 44. Der frequenzmultiplizierte Takt besitzt eine Frequenz, die m-mal so groß wie diejenige des zweiten Bezugstakts ist. Die Steuerschaltung 42 ändert die Spannung eines der digitalen Verzögerungsleitung 44 bereitzustellenden Steuer­ signals entsprechend dem Vergleichsergebnis, so dass der frequenzmultiplizierte Takt in Phase mit dem zweiten Be­ zugstakt gebracht wird. Wenn der zweite Bezugstakt in Phase mit dem frequenzmultiplizierten Takt gebracht wird, begibt sich der digitale PLL 43 selbst in seinen gesperrten Zu­ stand. Wenn der digitale PLL 43 in seinem gesperrten Zu­ stand gehalten wird, besitzt der von der digitalen Verzöge­ rungsleitung 44 erzeugte frequenzmultiplizierte Takt eine Pulswiederholungsperiode von (20/m) ns. Wenn beispielsweise die digitale Verzögerungsleitung 44 den frequenzmultipli­ zierten Takt erzeugt, dessen Frequenz zweimal so groß wie diejenige des zweiten Bezugstakts ist, besitzt der fre­ quenzmultiplizierte Takt eine Pulswiederholungsperiode von 10 ns.
Das von der Steuerschaltung 42 des digitalen PLL's 43 bereitgestellte Steuersignal wird an einen Steueranschluss der digitalen Verzögerungsleitung 45 ebenso wie an einen Steueranschluss der digitalen Verzögerungsleitung 44 wie in Fig. 11 dargestellt angelegt. Die einem Eingangssignal durch die digitale Verzögerungsleitung 45 bereitzustellende Zeitverzögerung wird somit von der Steuerschaltung 42 ge­ steuert. Wenn der digitale PLL 43 sich in seinen gesperrten Zustand begibt, wird der von der digitalen Verzögerungslei­ tung 44 erzeugte frequenzmultiplizierte Takt in Phase mit dem zweiten Bezugstakt gebracht. Die Pulswiederholungsperi­ ode des frequenzmultiplizierten Takts wird zu (20/m) ns, wenn die Pulswiederholungsperiode des von dem Oszillator 24 erzeugten zweiten Bezugstakts beispielsweise 20 ns beträgt. Als Ergebnis wird die von der digitalen Verzögerungsleitung 44 bereitgestellte Zeitverzögerung fest auf einen vorbe­ stimmten Wert festgelegt. Ebenfalls wird die von der digi­ talen Verzögerungsleitung 45 bereitgestellte Zeitverzöge­ rung unter der Steuerung der Steuerschaltung 42 fest auf den vorbestimmten Wert festgelegt. Wenn beispielsweise die digitale Verzögerungsleitung 44 den frequenzmultiplizierten Takt erzeugt, dessen Frequenz zweimal so groß wie die der­ jenige des zweiten Bezugstakts ist, beträgt die Pulswieder­ holungsperiode des frequenzmultiplizierten Takts 10 ns.
Wenn demgegenüber der Frequenzteiler 3 in der Verzöge­ rungsschaltung 41 die Frequenz des frequenzmultiplizierten Takts von dem VCO 36 durch 20 teilt, wird die von jedem der in der Mehrzahl vorhandenen Multiplexer 35 der Verzöge­ rungseinheit 34 bereitgestellte Zeitverzögerung zu 0,25 ns wie vorher bei der sechsten Ausführungsform erklärt. Wenn demgegenüber sich die Verzögerungseinheit 34 aus 2 N Multi­ plexern 35 zusammensetzt, stellt die Verzögerungseinheit 34 ein mittels des Eingangsanschlusses 11 daran angelegtes Eingangssignal mit einer Zeitverzögerung in dem Bereich von 0,5 bis (0,5 × N) ns bereit, wobei die Zeitverzögerung in Inkrementen von 0,5 ns festgelegt wird. Dementsprechend kann die Takterzeugungsschaltung der achten Ausführungsform die Pulswiederholungsperiode eines Ausgangstakts von der ele­ mentaren Pulswiederholungsperiode auf die elementare Puls­ wiederholungsperiode +0,5 × (N - 1) ns in Schritten von 0,5 ns entsprechend dem Inhalt eines Registers 19 genau ein­ stellen. In dem dargestellten Beispiel beträgt die elemen­ tare Pulswiederholungsperiode des Ausgangstakts 10,5 ns.
Vorzugsweise sind die ersten und zweiten Bezugstakte bezüglich ihrer Frequenz gleich. Wenn beispielsweise die ersten und zweiten Oszillatoren 4 und 24 erste und zweite Bezugstakte mit einer gleichen Wiederholungsperiode von 25 ns erzeugen (d. h. mit der gleichen Frequenz von 40 MHz), teilt der Frequenzteiler 3 die Frequenz des frequenzmulti­ plizierten Takts von dem VCO 36 durch 20, und die digitale Verzögerungsleitung 44 erzeugt den frequenzmultiplizierten Takt, dessen Frequenz gleich derjenigen des zweiten Bezugs­ takts ist, wobei die Takterzeugungsschaltung die Pulswie­ derholungsperiode des Ausgangstakts entsprechend dem Inhalt des Registers genau steuern kann, so dass sie in dem Be­ reich von 25,5 ns bis 25 + (0,5 × N) ns in Schritten von 0,5 ns liegt.
Wie oben beschrieben kann bei der achten Ausführungs­ form die Takterzeugungsschaltung die elementare Pulswieder­ holungsperiode eines Ausgangstakts mittels der digitalen Verzögerungsleitung 45 genau aufrechterhalten, welche durch den digitalen PLL 43 gesteuert wird, und die Pulswiederho­ lungsperiode des Ausgangstakts in Schritten eines vorher bestimmten Zeitschritts durch Verzögern eines Eingangssi­ gnals um eine Zeitverzögerung in dem Bereich einer minima­ len Zeitverzögerung entsprechend dem Zeitschritt auf eine bestimmte Zeitverzögerung genau ändern, wobei die Zeitver­ zögerung in Inkrementen des Zeitschritts unter Verwendung der Verzögerungseinheit 34 festgelegt wird, welche von dem PLL 9 gesteuert wird. Obwohl sich sogar die elementare Pulswiederholungsperiode des durch die digitale Verzöge­ rungsleitung 45 definierten Ausgangstakts infolge einer Än­ derung der Umgebungstemperatur oder einer Änderung der Spannung einer Energiezufuhr ändert, tritt dieselbe Ände­ rung in dem digitalen PLL 43 auf, um den digitalen PLL 43 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des von dem digitalen PLL 43 erzeugten frequenzmultiplizierten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die elementare Pulswiederholungsperiode des durch die digitale Verzögerungsleitung 45 definierten Ausgangstakts unmittelbar und leicht auf den gewünschten festgelegten Wert zurück. Obwohl sich sogar die von der Verzögerungsein­ heit 34 in der Verzögerungsschaltung 41 bereitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstempe­ ratur oder einer Änderung in der Spannung einer Energiezu­ fuhr ändert, tritt dieselbe Änderung in dem PLL 9 auf, um den PLL 9 zur Verringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des durch den PLL 9 erzeugten frequenzmultiplizier­ ten Takts und des Bezugstakts hervorgerufen wird, und daher kehrt die Pulswiederholungsperiode des durch die Verzöge­ rungsschaltung 41 definierten Ausgangstakts unmittelbar und leicht auf den gewünschten festgelegten Wert zurück. Da die digitale Verzögerungsleitung 45 unter derselben Bedingung wie die digitale Verzögerungsleitung 44 hergestellt wird, rufen des weiteren Änderungen in dem Herstellungsprozess nicht eine Änderung der elementaren Pulswiederholungsperi­ ode des Ausgangstakts von dem gewünschten festgelegten Wert hervor.
Neunte Ausführungsform
Fig. 12 zeigt ein Blockdiagramm, welches die Struktur der Phasensynchronisierungsschaltung einer neunten Ausfüh­ rungsform der vorliegenden Erfindung darstellt. Entspre­ chend der Figur bezeichnen dieselben Bezugszeichen wie in Fig. 9 dargestellt dieselben Komponenten wie jene der Ver­ zögerungsschaltung der oben beschriebenen sechsten Ausfüh­ rungsform, und daher wird die Beschreibung der Komponenten hiernach ausgelassen. Wie aus Fig. 12 ersichtlich enthält die Phasensynchronisierungsschaltung der neunten Ausfüh­ rungsform eine Verzögerungsschaltung 41 der oben beschrie­ benen sechsten Ausführungsform. Entsprechend Fig. 12 be­ zeichnet Bezugszeichen 37 einen Oszillator zur Erzeugung eines Taks mit einer vorbestimmten Pulswiederholungsperi­ ode. Der Oszillator 37 kann sich aus einem PLL zusammenset­ zen. Als Alternative kann der Oszillator 37 eine Takterzeu­ gungsschaltung der oben beschriebenen zweiten oder dritten Ausführungsform sein. Der Oszillator 37 kann alternativ ei­ ne Takterzeugungsschaltung der oben beschriebenen siebenten oder achten Ausführungsform sein. Des weiteren bezeichnet entsprechend Fig. 12 Bezugszeichen 38 einen Phasenkompara­ tor zum Vergleichen der Phase eines daran angelegten zwei­ ten Bezugstakts mit derjenigen eines Ausgangstakts der Ver­ zögerungsschaltung 41 und zum Bereitstellen eines Steuersi­ gnals mit einem Wert entsprechend der Phasendifferenz zwi­ schen den Phasen des zweiten Bezugstakts und des Ausgangs­ takts der Verzögerungsschaltung einem Register 19, um den Inhalt des Registers 19 zu ändern, so dass die Phasendiffe­ renz zu null wird.
Im folgenden eine wird eine Beschreibung des Betriebs der Phasensynchronisierungsschaltung der neunten Ausfüh­ rungsform unter der Annahme gegeben, dass der VCO 36 des PLL's 9 in der Verzögerungsschaltung 41 fünf Multiplexer 33 aufweist und ein Oszillator 4 einen ersten Bezugstakt mit einer Pulswiederholungsperiode von 25 ns erzeugt, d. h. mit einer Frequenz von 40 MHz. Da die Verzögerungsschaltung 41 auf dieselbe Weise wie diejenige der sechsten Ausführungs­ form arbeitet, wird die Beschreibung des Betriebs der Ver­ zögerungsschaltung hiernach ausgelassen.
Wenn der Frequenzteilers 3 der Verzögerungsschaltung 41 die Frequenz des daran angelegten frequenzmultiplizierten Takts von dem VCO 36 durch 20 teilt, wird die von jedem der in der Mehrzahl vorkommenden Multiplexer 35 in der Verzöge­ rungseinheit 34 bereitgestellte Zeitverzögerung zu 0,25 ns wie bei der oben beschriebenen sechsten Ausführungsform. Wenn die Verzögerungseinheit 34 sich aus 2 N Multiplexern 35 zusammensetzt, stellt dementsprechend die Verzögerungsein­ heit 34 ein daran angelegtes Eingangssignal mit einer Zeit­ verzögerung in dem Bereich von 0,5 bis (0,5 × N) ns bereit, wobei die Zeitverzögerung in Inkrementen von 0,5 ns festge­ legt wird. Mit anderen Worten, die kleinste Änderung (oder Zeitschritt) in der Zeitverzögerung, welche dem Eingangssi­ gnal bereitzustellen ist, das dem Eingangsanschluss 11 durch die Verzögerungseinheit 34 angelegt wird, entspricht der Zeitverzögerung, welcher von jeder Gruppe der zwei Mul­ tiplexer 35 bereitgestellt wird. Einer der in jeder Gruppe enthaltenen zwei Multiplexer 35 außer der Gruppe von zwei Multiplexern 35, welche dem Eingangsanschluss 11 am näch­ sten ist, wird entsprechend den in das Register geschriebe­ nen Informationen gesteuert. Wenn einer der an der Seite des Eingangsanschlusses 11 befindlichen Gruppe von Multi­ plexern 35, welcher dem Ausgangsanschluss 13 am nächsten ist, gesteuert wird, um das an dem Eingangsanschluss 11 an­ gelegte Eingangssignal entsprechend dem Inhalt des Regi­ sters 19 auszuwählen, versieht die Verzögerungseinheit 34 das Eingangssignal mit einer bestimmten Zeitverzögerung von 0,5 ns.
Wenn der Ausgangstakt des Oszillators 37 in Phase mit dem anderen Takt, d. h. dem zweiten Bezugstakt, gebracht wird, vergleicht der Phasenkomparator 38 die Phase des daran angelegten zweiten Bezugstakts mit derjenigen des Ausgangstakts der Verzögerungsschaltung 41 und stellt da­ nach ein Steuersignal mit einem Wert entsprechend der Pha­ sendifferenz dem Register 19 bereit, um den Inhalt des Re­ gisters 19 zu ändern, so dass die Phasendifferenz zu null wird. Mit anderen Worten, wenn der Ausgangstakt gegenüber dem zweiten Bezugstakt führt, ändert der Phasenkomparator 38 den Inhalt des Registers 19, so dass sich die Anzahl der Multiplexer 35 erhöht, durch welche der Ausgangstakt in der Verzögerungseinheit 34 hindurchtreten wird. Andernfalls än­ dert der Phasenkomparator 38 den Inhalt des Registers 19 so dass sich die Anzahl der Multiplexer 35 verringert, durch welcher der Ausgangstakt in der Verzögerungseinheit 34 hin­ durchtreten wird. Wenn der Frequenzteiler 3 der Verzöge­ rungsschaltung 41 die Frequenz des frequenzmultiplizierten Takts von dem VCO 36 durch 20 teilt, kann der Phasenkompa­ rator den Inhalt des Registers 19 ändern, um die Phase des Ausgangstakts um eine Verzögerungszeit in dem Bereich von 0,5 bis (0,5 × N) ns in Schritten von 0,5 ns zu ändern, wo­ durch es ermöglicht wird den Ausgangstakt in Phase mit dem zweiten Bezugstakt zu bringen. Wenn dementsprechend der Ausgangstakt als interner Bezugstakt zur Verwendung mit ei­ ner Halbleiterschaltung verwendet wird, kann die Wechsel­ stromcharakteristik der Halbleiterschaltung unter Verwen­ dung des Registers 19 gesteuert werden.
Wie oben beschrieben, kann bei der neunten Ausführungs­ form die Phasensynchronisierungsschaltung die Phase eines Ausgangstakts in Schritten eines vorbestimmten Zeitschritts durch Verzögern eines Eingangstakts um eine Zeitverzögerung in dem Bereich einer minimalen Zeitverzögerung entsprechend dem Zeitschritt bis zu einer bestimmten Zeitverzögerung, wobei die Zeitverzögerung in Inkrementen des Zeitschrittes festgelegt wird, unter Verwendung der Verzögerungseinheit 34 genau ändern, welche von dem PLL 9 gesteuert wird, wo­ durch es ermöglicht wird, den Ausgangstakt in Synchronisa­ tion mit einem anderen Takt wenn benötigt zu bringen. Ob­ wohl sich jedoch die von der Verzögerungseinheit 34 in der Verzögerungsschaltung 41 bereitgestellte Zeitverzögerung infolge einer Änderung der Umgebungstemperatur oder einer Änderung in der Spannung einer Energiezufuhr ändert, tritt dieselbe Änderung in dem PLL 9 auf, um den PLL 9 zur Ver­ ringerung der Phasendifferenz auf null wirksam zu machen, welche durch die Änderung zwischen den Phasen des durch den PLL 9 erzeugten Frequenz modulierten Takts und des Bezugs­ takts hervorgerufen wird, und daher kehrt die dem Eingangs­ takt bereitzustellende Phasenverschiebung, welche durch die Verzögerungsschaltung 41 definiert wird, unmittelbar und leicht auf den gewünschten festgelegten Wert zurück. Da die in der Mehrzahl vorkommenden Multiplexer 35 der Verzöge­ rungseinheit 34 in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Multiplexer 33, welche in dem VCO 36 enthalten sind, hergestellt werden, rufen des weiteren Änderungen in dem Herstellungsprozess nicht eine Änderung der Phasenverschiebung, welche für den Eingangstakt vorge­ sehen wird, von dem gewünschten festgelegten Wert hervor.
Vorstehend wurde eine Verzögerungsschaltung offenbart, welche einen Phasenregelkreis bzw. PLL (9) enthält zum Ver­ gleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendiffe­ renz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeugen, zur Erzeugung des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen (8; 33), wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zur Änderung des Werts des Steu­ ersignals derart, dass der andere Takt in Phase mit dem Be­ zugstakt gebracht wird. Die Verzögerungsschaltung enthält des weiteren ein Register (19) zur Speicherung von Informa­ tionen, um eine bestimmte Zeitverzögerung festzulegen, und eine Verzögerungseinheit (10, 12; 34), welche eine Mehrzahl von Verzögerungselementen (20; 35) enthält, wobei jedes da­ von einen Eingang mit einer Zeitverzögerung bereitstellt, welche durch das Steuersignal von dem PLL (9) gesteuert wird, zur Bestimmung der Anzahl von Verzögerungselementen (20; 35), durch welche ein Eingangssignal hindurchtreten soll, entsprechend den in dem Register (19) gespeicherten Informationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung bereitzustellen.

Claims (16)

1. Verzögerungsschaltung mit:
einer Oszillationseinrichtung (9) zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen ei­ nes anderen zu vergleichenden Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeu­ gen, zum Erzeugen des anderen Takts unter Verwendung wenig­ stens einer Mehrzahl von Verzögerungselementen (8; 33), welche in einer Schleife angeschlossen sind, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zum Ändern des Werts des Steuer­ signals derart, dass der andere Takt in Phase mit dem Be­ zugstakt gebracht wird;
einer Speichereinrichtung (19) zur Speicherung von In­ formationen, um eine vorbestimmte Zeitverzögerung festzule­ gen; und
einer Verzögerungseinrichtung (10, 12; 34), welche ei­ ne Mehrzahl von Verzögerungselementen (20; 35) enthält, von denen jedes einen Eingang mit einer Zeitverzögerung bereit­ stellt, die durch das Steuersignal von der Oszillationsein­ richtung gesteuert wird, zur Bestimmung der Anzahl von Ver­ zögerungselementen, durch welche das ein Eingangssignal hindurchtreten soll, entsprechend den in der Speicherein­ richtung gespeicherten Informationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung zu versehen.
2. Verzögerungsschaltung nach Anspruch 1, dadurch gekenn­ zeichnet, dass die in der Mehrzahl vorkommenden Verzöge­ rungselemente, welche in der Oszillationseinrichtung ent­ halten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Verzögerungselemente, welche der Ver­ zögerungseinrichtung enthalten sind, hergestellt werden.
3. Verzögerungsschaltung nach Anspruch 1, dadurch gekenn­ zeichnet, dass die Verzögerungsschaltung eine Mehrzahl von in Serie angeschlossenen Verzögerungsschaltungen aufweist, welche jeweils die Oszillationseinrichtung, die Speicher­ einrichtung und die Verzögerungseinrichtung enthalten, und wobei jede der in der Mehrzahl vorkommenden Verzögerungs­ schaltungen die vorbestimmte Zeitverzögerung, welche einem daran angelegten Eingang bereitzustellen ist, in Schritten eines unterschiedlichen Zeitschritts ändern kann.
4. Verzögerungsschaltung nach Anspruch 3, dadurch gekenn­ zeichnet, dass in jeder der in der Mehrzahl vorkommenden Verzögerungsschaltungen die in der Mehrzahl vorkommenden Verzögerungselemente, welche in der Oszillationseinrichtung enthalten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorkommenden Verzögerungselemente, welche in der Verzögerungseinrichtung enthalten sind, hergestellt werden.
5. Takterzeugungsschaltung mit:
wenigstens einer Verzögerungsschaltung (18; 41), wel­ che eine Oszillationseinrichtung (9) zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen ei­ nes zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeu­ gen, zum Erzeugen des anderen Takts unter Verwendung wenig­ stens einer Mehrzahl von Verzögerungselementen (8, 33), welche in einer Schleife angeschlossen sind, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zum Ändern des Werts des Steuer­ signals derart, dass der andere Takt in Phase mit dem Be­ zugstakt gebracht wird, eine Speichereinrichtung (19) zur Speicherung von Informationen, um eine vorbestimmte Zeit­ verzögerung festzulegen, und eine Verzögerungseinrichtung (10, 12; 34) enthält, welche eine Mehrzahl von Verzöge­ rungselementen (20; 35) enthält, von denen jede einen Ein­ gang mit einer Zeitverzögerung bereitstellt, die durch das Steuersignal von der Oszillationseinrichtung gesteuert wird, zur Bestimmung der Anzahl von Verzögerungselementen, durch welche ein Eingangssignal hindurchtreten soll, ent­ sprechend den in der Speichereinrichtung gespeicherten In­ formationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung zu versehen; und
einer Takterzeugungseinrichtung (21, 30, 31; 43, 45), welche zusammen mit wenigstens der Verzögerungsschaltung eine Schleife bildet, zur Erzeugung eines Taktpulses mit einer bestimmten elementaren Pulswiederholungsperiode und deren Bereitstellung an die Verzögerungsschaltung und zur Erzeugung eines Takts mit einer vorbestimmten Pulswiederho­ lungsperiode im Zusammenwirken mit der Verzögerungsschal­ tung.
6. Takterzeugungseinrichtung nach Anspruch 5, dadurch ge­ kennzeichnet, dass die Takterzeugungseinrichtung eine Mehr­ zahl von in Serie angeschlossenen Verzögerungsschaltungen (18a, 18b), von denen jede eine Oszillationseinrichtung enthält zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakt und des anderen Takts zu erzeugen, zum Erzeugen des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zum Ändern des Wert des Steuer­ signals derart, dass der andere Takt in Phase mit dem Be­ zugstakt gebracht wird, eine Speichereinrichtung zur Spei­ cherung von Informationen, um eine vorbestimmte Zeitverzö­ gerung festzulegen, und eine Verzögerungseinrichtung auf­ weist, welche eine Mehrzahl von Verzögerungselementen ent­ hält, von denen jedes einen Eingang mit einer Zeitverzöge­ rung bereitstellt, welche durch das Steuersignal von der Oszillationseinrichtung gesteuert wird, zur Bestimmung der Anzahl von Verzögerungselementen, durch welche ein Ein­ gangssignal hindurchtreten soll, entsprechend den in der Speichereinrichtung gespeicherten Informationen, um das Eingangssignal mit der vorbestimmten Zeitverzögerung zu versehen, wobei jede der in der Mehrzahl vorkommenden Ver­ zögerungsschaltungen geeignet ist eine bestimmte Zeitverzö­ gerung, welche einem daran angelegten Eingang bereitzustel­ len ist, in Schritten eines unterschiedlichen Zeitschritts zu ändern, und dass die in der Mehrzahl vorkommenden Verzö­ gerungsschaltungen zusammen mit der Takterzeugungseinrich­ tung eine Schleife bilden.
7. Takterzeugungsschaltung nach Anspruch 5 oder 6, da­ durch gekennzeichnet, dass in jeder der in der Mehrzahl vorkommenden Verzögerungsschaltungen die in der Mehrzahl vorkommenden Verzögerungselemente, welche in der Oszillati­ onseinrichtung enthalten sind, in demselben Halbleiterpro­ zess wie die in der Mehrzahl vorkommenden Verzögerungsele­ mente, welche in der Verzögerungseinrichtung enthalten sind, hergestellt werden.
8. Takterzeugungsschaltung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Takterzeugungseinrich­ tung eine Einrichtung (21) zum Invertieren eines Ausgangs der Verzögerungsschaltung ist, welche zusammen mit der Takterzeugungseinrichtung eine Schleife bildet, um den Takt mit der vorbestimmten Pulswiederholungsperiode im Zusammen­ wirken mit der Verzögerungsschaltung zu erzeugen.
9. Takterzeugungsschaltung, nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Takterzeugungsein­ richtung eine Steuereinrichtung (30; 43) zum Vergleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts, um ein Steuersignal mit einem Wert entsprechend der Phasendifferenz zwischen den Phasen des Bezugstakts und des anderen Takts zu erzeu­ gen, zum Erzeugen des anderen Takts unter Verwendung der ersten in einer Schleife gebildeten Verzögerungseinrichtung (22; 44), wobei eine von der Verzögerungseinrichtung be­ reitgestellte Zeitverzögerung durch das Steuersignal ge­ steuert wird, und zum Ändern des Werts des Steuersignals derart, dass der andere Takt in Phase mit dem Bezugstakt gebracht wird, und eine zweite Verzögerungseinrichtung (31; 45) enthält zum Invertieren eines Ausgangs der Verzöge­ rungsschaltung, welche zusammen mit der Takterzeugungsein­ richtung die Schleife bildet, und zum Bereitstellen des Ausgangs mit einer Zeitverzögerung, welche durch das Steu­ ersignal von der Steuereinrichtung gesteuert wird, um den Takt mit der vorbestimmten Pulswiederholungsperiode im Zu­ sammenwirken mit der Verzögerungsschaltung zu erzeugen.
10. Takterzeugungsschaltung nach Anspruch 9, dadurch ge­ kennzeichnet, dass die Steuereinrichtung (30) eine Mehrzahl von in Serie angeschlossenen Verzögerungselementen (28) enthält, welche als die in einer Schleife gebildete erste Verzögerungseinrichtung angeordnet sind, wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal ge­ steuert wird, und dass die zweite Verzögerungseinrichtung (31) der Takterzeugungseinrichtung eine Mehrzahl von in Se­ rie angeschlossenen Verzögerungselementen (32) enthält, wo­ bei eine durch jedes der in der Mehrzahl vorkommenden Ver­ zögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal von der Steuereinrichtung gesteuert wird.
11. Takterzeugungsschaltung nach Anspruch 10, dadurch ge­ kennzeichnet, dass die in der Mehrzahl vorkommenden Verzö­ gerungselemente, welche in der Steuereinrichtung enthalten sind, in demselben Herstellungsprozess wie die in der Mehr­ zahl vorkommenden Verzögerungselemente, welche in der zwei­ ten Verzögerungseinrichtung der Takterzeugungseinrichtung enthalten sind, hergestellt werden.
12. Takterzeugungsschaltung nach Anspruch 9, dadurch ge­ kennzeichnet, dass die Steuereinrichtung (43) eine digitale Verzögerungsleitung (44) enthält, welche als die erste Ver­ zögerungseinrichtung angeordnet ist, wobei eine durch die digitale Verzögerungsleitung bereitgestellte Zeitverzöge­ rung durch das Steuersignal gesteuert wird, und dass die zweite Verzögerungseinrichtung (45) der Takterzeugungsein­ richtung eine digitale Verzögerungsleitung (45) enthält, wobei eine durch die digitale Verzögerungsleitung bereitge­ stellte Zeitverzögerung durch das Steuersignal von der Steuereinrichtung gesteuert wird.
13. Takterzeugungsschaltung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass der wenigstens an die eine Verzögerungsschaltung angelegte Bezugstakt dieselbe Fre­ quenz wie der an die Takterzeugungseinrichtung angelegte Bezugstakt besitzt.
14. Takterzeugungsschaltung nach einem der Ansprüche 9 bis 13, des weiteren gekennzeichnet durch wenigstens eine an­ dere Verzögerungsschaltung (18c; 18d) zur Einstellung der Phase des Takts mit der vorbestimmten Pulswiederholungspe­ riode von der Takterzeugungseinrichtung, wobei die andere Verzögerungsschaltung eine Oszillationseinrichtung zum Ver­ gleichen der Phase eines daran angelegten Bezugstakts mit derjenigen eines zu vergleichenden anderen Takts enthält, um ein Steuersignal mit einem Wert entsprechend der Phasen­ differenz zwischen den Phasen des Bezugstakts und des ande­ ren Takts zu erzeugen, zum Erzeugen des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen, wobei eine durch je­ des der in der Mehrzahl vorkommenden Verzögerungselemente bereitgestellte Zeitverzögerung durch das Steuersignal ge­ steuert wird, und zum Ändern des Werts des Steuersignals derart, dass der andere Takt in Phase mit dem Bezugstakt gebracht wird, eine Speichereinrichtung zur Speicherung von Informationen, um eine vorbestimmte Zeitverzögerung festzu­ legen, und eine Verzögerungseinrichtung, welche eine Mehr­ zahl von Verzögerungselementen enthält, von denen jedes ei­ nen Eingang mit einer Verzögerungszeit bereitstellt, welche durch das Steuersignal von der Oszillationseinrichtung ge­ steuert wird, zur Bestimmung der Anzahl von Verzögerungs­ elementen, durch welche ein Eingangssignal hindurchtreten soll, entsprechend den in der Speichereinrichtung gespei­ cherten Informationen, um den Takt von der Takterzeugungs­ einrichtung mit der vorbestimmten Zeitverzögerung zu verse­ hen.
15. Phasensynchronisierungsschaltung mit:
einer Oszillationseinrichtung (9) zum Vergleichen der Phase eines daran angelegten ersten Bezugstakts mit derje­ nigen eines zu vergleichenden anderen Takts, um ein Steuer­ signal mit einem Wert entsprechend der Phasendifferenz zwi­ schen den Phasen des ersten Bezugstakts und des anderen Takts zu erzeugen, zum Erzeugen des anderen Takts unter Verwendung wenigstens einer Mehrzahl von in einer Schleife angeschlossenen Verzögerungselementen (8; 33), wobei eine durch jedes der in der Mehrzahl vorkommenden Verzögerungs­ elemente bereitgestellte Zeitverzögerung durch das Steuer­ signal gesteuert wird, und zum Ändern des Werts des Steuer­ signals, so dass der andere Takt in Phase mit dem ersten Bezugstakt gebracht wird;
einer Speichereinrichtung (19) zur Speicherung von In­ formationen, um eine vorbestimmte Zeitverzögerung festzule­ gen;
einer Verzögerungseinrichtung (10, 12; 34), welche ei­ ne Mehrzahl von Verzögerungselementen (20; 35) enthält, von denen jedes einen Eingang mit einer Zeitverzögerung bereit­ stellt, welche durch das Steuersignal von der Oszillations­ einrichtung gesteuert wird, zum Ändern der Anzahl von Ver­ zögerungselementen, durch welche ein Eingangstaktsignal hindurchtreten soll, um das Eingangstaktsignal mit der vor­ bestimmten Zeitverzögerung zu versehen; und
einer Phasensynchronisierungseinrichtung (38) zum Ver­ gleichen der Phase eines daran angelegten zweiten Bezugs­ takts mit derjenigen eines Ausgangstaktssignals von der Verzögerungseinrichtung und zum Ändern der in der Speicher­ einrichtung gespeicherten Informationen derart, dass der zweite Bezugstakt in Phase mit dem Ausgangstaktsignal ge­ bracht wird.
16. Phasensynchronisierungsschaltung nach Anspruch 15, da­ durch gekennzeichnet, dass die in der Mehrzahl vorhandenen Verzögerungselemente, welche in der Oszillationseinrichtung enthalten sind, in demselben Halbleiterprozess wie die in der Mehrzahl vorhandenen Verzögerungselemente, welche in der Verzögerungseinrichtung enthalten sind, hergestellt werden.
DE10006927A 1999-06-15 2000-02-16 Verzögerungsschaltung Expired - Fee Related DE10006927C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10066110A DE10066110B4 (de) 1999-06-15 2000-02-16 Takterzeugungsschaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11168809A JP2000357951A (ja) 1999-06-15 1999-06-15 遅延回路、クロック生成回路及び位相同期回路
DE10066110A DE10066110B4 (de) 1999-06-15 2000-02-16 Takterzeugungsschaltung

Publications (2)

Publication Number Publication Date
DE10006927A1 true DE10006927A1 (de) 2000-12-28
DE10006927C2 DE10006927C2 (de) 2003-04-17

Family

ID=26008147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10006927A Expired - Fee Related DE10006927C2 (de) 1999-06-15 2000-02-16 Verzögerungsschaltung

Country Status (1)

Country Link
DE (1) DE10006927C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246368A2 (de) * 2001-03-27 2002-10-02 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement
WO2004109917A1 (en) * 2003-06-11 2004-12-16 Koninklijke Philips Electronics, N.V. High resolution pwm generator or digitally controlled oscillator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
GB2197553A (en) * 1986-10-07 1988-05-18 Western Digital Corp Phase-locked loop delay line
JPH10173498A (ja) * 1996-12-12 1998-06-26 Mitsubishi Electric Corp 可変遅延回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246368A2 (de) * 2001-03-27 2002-10-02 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement
EP1246368A3 (de) * 2001-03-27 2004-07-14 Matsushita Electric Industrial Co., Ltd. Halbleiterbauelement
WO2004109917A1 (en) * 2003-06-11 2004-12-16 Koninklijke Philips Electronics, N.V. High resolution pwm generator or digitally controlled oscillator
US7312668B2 (en) 2003-06-11 2007-12-25 Koninklijke Philips Electronics N.V. High resolution PWM generator or digitally controlled oscillator

Also Published As

Publication number Publication date
DE10006927C2 (de) 2003-04-17

Similar Documents

Publication Publication Date Title
DE10164916B4 (de) Datenrückgewinnungsschaltungsanordnung
DE19529641C2 (de) Phasenregelkreis mit einer reduzierten Synchronisations-Übertragungsperiode
DE69408749T2 (de) Verfahren und Vorrichtung zur digitalen Zeitverzögerung
DE69106159T2 (de) Phasenregelschaltung und dadurch entstandener Frequenzvervielfacher.
DE69410469T2 (de) Verfahren und Vorrichtung zur Phasenverschiebung eines Taktsignals
DE10330796B4 (de) Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus
DE602004004533T2 (de) Phasenmischschaltung mit verzögertem regelkreis
DE4445311C2 (de) Zeitsignal-Erzeugungsschaltung
DE60015860T2 (de) Taktrückgewinnungsschaltung und Verfahren zur Phasendetektion
DE69027152T2 (de) Hoch-Resolutionsabtast-Taktgenerator mit Deglitcher-Anordnung
DE69410410T2 (de) Taktsignalgenerator für eine Vielzahl nicht überlappender Taktsignale
DE19934226A1 (de) Analog-Digital-Hybrid-DLL
DE4330600A1 (de) Variable Verzögerungsstufe und Taktversorgungsvorrichtung mit einer solchen Stufe
DE69700270T2 (de) Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen
DE19849779C2 (de) Taktgenerator und Takterzeugungsverfahren, die in der Lage sind, eine Taktfrequenz ohne Erhöhen der Anzahl von Verzögerungselementen zu ändern
DE19832313A1 (de) Taktverzögerungsschaltung und eine solche verwendende Oszillatorschaltung und Phasensynchronisationsschaltung
DE3855439T2 (de) Spannungsgesteuerter Oszillator
DE19924048A1 (de) Taktphasen-Berichtigungsschaltkreis
DE10297345T5 (de) Phasenregelkreisschaltung, Delay-Locked-Loop-Schaltung, Taktgenerator, Halbleitertestgerät und integrierter Halbleiterschaltkreis
DE19700017A1 (de) Swallowzähler mit Modulsignalausgabesteuerung
DE20113507U1 (de) Ringregister-gesteuerter DLL mit Feinverzögerungsleitung und direktem Zeitversatzerfassungsdetektor
DE19834416C2 (de) Taktsignalgenerator
DE4342266A1 (de) Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator
DE3733554A1 (de) Pll-verzoegerungsschaltung
DE60131065T2 (de) Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 10066110

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 10066110

8304 Grant after examination procedure
AH Division in

Ref document number: 10066110

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee