DD289678A7

DD289678A7 - 16-bit-microprozessorsystem

Info

Publication number: DD289678A7
Application number: DD88313819A
Authority: DD
Inventors: Hristo A Turlakov; Venelin G Barbutov; Dobrin G Borshukov; Irena G Hristova; Nikolay K Kokalitchev
Original assignee: ��@M��]k��
Priority date: 1987-03-19
Filing date: 1988-03-18
Publication date: 1991-05-08
Also published as: IT1219875B; BG45007A1; GB8806257D0; JPS6426262A; IT8847747A0; DE3809234A1; GB2202351A

Abstract

Die Erfindung betrifft ein 16-Bit-Microprozessorsystem. Das vorliegende 16-Bit-Microprozessorsystem findet in 16-Bit-Microprozessorvorrichtungen und Computern Anwendung. Das 16-Bit-Microprozessorsystem mit einer Matrix-Integrierschaltung des Datenwegs fuehrt Byte- und Wortoperationen mit den 8-Bit- und 16-Bit-Eingabe-Ausgabevorrichtungen und Speichermoduln aus. Die Integrierschaltung fuer die Steuerung des Datenwegs erlaubt, dasz die 8-Bit- und 16-Bit-Eingabe-Ausgabevorrichtungen und Speichermoduln an die gemeinsame 16-Bit-Informationsschiene des Microprozessorsystems angeschlossen werden koennen und sie schuetzt den operativen Systemspeicher vor einer Abschichtung in Abhaengigkeit von den Speichermoduln. Dies wird mittels Identifikationssignalen, gesteuert vom 16-Bit-Microprozessor, der 8-Bit-und 16-Bit-Eingabe-Ausgabe-Vorrichtungen und den Speichermoduln durchgefuehrt. Die Integrierschaltung fuer die Steuerung des Datenwegs erkennt diese Signale und steuert den System-Informationskommutator. Die Vorteile des beschriebenen 16-Bit-Microprozessorsystems bestehen darin, dasz die 8-Bit- und die 16-Bit-Eingabe-Ausgabe-Vorrichtungen und Speichermoduln an die gemeinsame 16-Bit-Informationsschiene des Microprozessorsystems angeschlossen werden koennen. Der 16-Bit-Microprozessor fuehrt Byte- und Wortoperationen mit allen Eingabe-Ausgabe-Vorrichtungen und Speichermoduln aus, unabhaengig von ihrer realen Stellenzahl, und der operative Systemspeicher wird in Abhaengigkeit von der Stellenzahl der Speichermoduln nicht abgeschichtet.{16-Bit-Microprozessorsystem; Matrix-Integrierschaltung; Speichermoduln; Systemspeicher; Identifikationssignal; 16-Bit-Eingabe-Ausgabevorrichtungen; Datenweg; System-Informationskommutator}

Description

16-Bit-MicroprozessorsyQtems. Die Dateneingänge und Datenausgange der Matrix-Integrierschaltung zur Steuerung des Datenwegs sind an den primären Datenweg des 16-Bit-Microprozeeeors angeschlossen, während ihr Rücketellsteuereingang, Steuer-Takteingang und ihre Steuereingang zum Einführen eines zusätzlichen Wartezustands mit den entsprechenden korrespondierenden Ausgängen des Taktgenerators In Verbindung stehen. Die Adr jsseneingänge zum Definieren des Übertragungstyps und die Eingänge zum Definieren des Operationstyps der Matrix-Integrierschaltung sind an die entsprechenden korrespondierenden Ausgänge des 1 e-Bit-Microprozessors angeschlossen. Der Steuereingang für den Typ der untergeordneten Vorrichtung, der Steuereingang für Disposition der untergeordneten 8-Bit-Vorrichtung, der Steuereingang zum Wirksammachen der Adresse bei einem direkten Zugriff und der Steuerausgang für die Auswahl des Eingabe-Ausgabe-Speicherbereichs der Schaltung sind Steuereingänge und -ausgänge des IS-Bit-Microprozessorsystems. Der Steuerausgang für Zyklusadr-essenspeicherung (Registrierung) der Schaltung ist mit dem korrespondierenden Eingang des Adressenregisters verbunden. Der Steuerausgang für direkte Kommutation der primären Datenwege, der Steuerausgr-ig für Rückkommutation der primären Datenwege, der Steuerausgang für direkte Kommutation der sekundären Datenwege und der Steuerausgang für Rückkommutation der sekundären Datenwege der Schaltung stehen in Verbindung mit den korrespondierenden Eingängen des System-Datenkommutators. Der Steuereingang für Adressenspeicherung und die Ausgänge der Schaltung zum Definieren des modifizierten Typs der Operation sind an den korrespondierenden Ausgang und an die Eingänge des Bus-Kontrollers angeschlossen, und ihre Systemadressenausgänge für den Übertragungstyp sind Ausgänge des 16-Bit-Microprozessorsystems. Der Ausgang zum Einführen von Wartetakten ist an den ersten Eingang des Verbindungselementes angeschlossen, dessen zweiter Eingang mit dem Steuerausgang zum Einführen von zusätzlichen Wartetakten des Taktgenerators in Verbindung steht, während sein Ausgang mit dem Eingang zum Einführen von Systemwartetakten des 16-Rit-Microprozessors verbunden ist. Die Matrix-Integrierschaltung zur Steuerung des Datenwegs enthält eine Einheit zur Erkennung der Wortübertragungs-Bedingung, eine Einheit zur Überwachung des Microprozessorzustands, eine Einheit zum Einführen von Wartetakten, eine Einheit zur Pufferregistersteuerung, ein Pufferregister, eine Einheit zur Erkennung des Microprozessortyps, eine Steuereinheit des Systemkommutators, eine Steuereinheit der System-Adressenausgänge für den Übertragungstyp, eine Einheit zur Modifizierung der Operation und eine Einheit für die Auswahl des Eingabe-Ausgabe-Speicherbereichs. Der Ausgang für die Bedingungsanzeige der Wortübertragung der Einheit zur Erkennung der Bedingung für einen Wortaustausch ist an den korrespondierenden Eingang der Einheit für die Überwachung des Microprozessorzustands angeschlossen, dessen Ausgang für die Zyklusadresse-Speicherung mit den korrespondierenden Eingängen der Steuereinheit der System-Adressenausgänge für den Übertragungstyp verbunden ist, und die Einheit zur Erkennung der Wortübertragungsbedingung ist ein Steuerausgang der Matrix-Integrierschaltung zur Steuerung des Datenwegs; der Ausgang für den Wartebeginnzustand und der Ausgang für den Warteschlußzustand stehen in Verbindung mit den korrespondierenden Eingängen der Einheit zum Einführen von Wartetakten. Der Ausgang für den Beginn des versteckten Übertragungszyklus ist an den korrespondierenden Eingang der Steuereinheit der System-Adressenausgänge für den Übertragungstyp angeschlossen; der Ausgang für die Operationsmodifizierung steht in Verbindung mit dem korrespondierenden Eingang der Einheit für Operationsmodifizierung, der Ausgang für die Freigabe des Einschaltens des Pufferregisters ist an den korrespondierenden Eingang der Steuereinheit des Pufferregisters angeschlossen; der Ausgang für den Typ der untergeordneten Vorrichtung steht in Verbindung mit dem korrespondierenden Eingang der Steuereinheit des Systemkommutators und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs; der Ausgang für die Freigabe der Aufladung des Pufferregisters ist mit dem korrespondierenden Eingang der Steuereinheit des Pufferregisters verbunden; der Ausgang für den Schluß des versteckten Zyklus steht in Verbindung mit den korrespondierenden Eingängen der Einheit zur Erkennung der Wortübertragungsbedingung und der Steuereinheit der System-Adressenausgänge für den Übertragungstyp; der Eingang für die Adressenspeicherung ist an den korrespondierenden Eingang der Einheit zur Erkennung des Microprozessortyps angeschlossen und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs; der Rückstelleingang steht in Verbindung mit den korrespondierenden Eingängen der Einheit zur Erkennung der Wortübertragungebedingung, der Einheit zum Einführen von Wartetakten, der Steuereinheit dor System-Adressenausgänge für den Übertragungstyp und der Einheit für die Auswahl des Eingabe-Ausgabe-Speicherbereichs und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung dos Datenwegs. Der Steuertakteingang ist an die korrespondierenden Eingänge der Steuereinheit der System-Adressenausgänge für den Übertragungstyp und an die Steuereinheit des Pufferregisters angeschlossen und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Ausgang zum Einführen von Wartezyklen der Einheit zum Einführen von Wartetakten, der Ausgang für die Auswahl des Eingabe-Ausgabe-Speicherbereichs der Einheit für die Auswahl des Eingabe-Ausgabe-Bereichs vom Speicher, der Ausgang für die direkte Kommutation der primären Datenwege, der Ausgang für die Rückkommutation der primären Datenwege, der Ausgang für die direkte Kommutation der sekundären Datenwege und der Ausgang für die Rückkommutation der sekundären Datenwege der Steuereinheit des Systemkommutators sind Steuerausgänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Ausgang zum Einschalten des Pufferregisters und der Ausgang zum Aufladen des Pufferregisters der Steuereinheit des Pufferregisters sind an die korrespondierenden Eingänge des Pufferregisters angeschlossen. Die Eingänge zur Steuerung der Übertragung der Einheit für die Auswahl des Eingabe-Ausgabe-Speicherbereichs, die Eingänge zum Definieren des Operationstyps der Einheit zur Modifizierung der Operation, der Eingang für die Disposition der untergeordneten 8-Bit-Vorrichtung der Steuereinheit des Systemkommutators und der Eingang zum Einführen von zusätzlichen Wartetskten der Einheit zur Überwachung des Microprozessorzustands sind Steuereingänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Eingang zur Bestimmung der Übertragungsrichtung von den Steuereingängen der Übertragung der Matrix-Integrierschaltung zur Steuerung des Datenwegs ist ein Steuereingang der Steuereinheit des Pufferregisters. Der Ausgang für den Übertragungsbeginn der Einheit zur Modifizierung der Operation ist an den korrespondierenden Eingang der Einheit zur Erkennung der Wortübertragungsbedingung angeschlossen. Der Ausgang zur Anzeige des 16-Bit-Microprozessors der Einheit zur Erkennung des Microprozessortyps steht in Verbindung mit den korrespondierenden Eingängen der Steuereinheit des Pufferregisters und der Steuereinheit des Systemkommutator's. Die lnformations-(Daten)-Eingänge und die Informations-(Daten)-Ausgänge des Pufferregisters sind Dateneingänge und Datenausgänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Die Ausgänge zum Definieren des modifizierten Operationstyps der Einheit für die Operationsmodifizierung stehen in Verbindung mit den korrespondierenden Eingängen der Einheit für die Auswahl des Eingabe-Ausgabe-Speicherbereichs und sind Steuerausgänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Die Adresseneingänge zum Definieren des

Übertragungstyps der Einheit zur Erkennung der Wortübertragungsbedingung sind an die korrespondierenden Eingänge der Einheit zur Erkennung des Microprozessortyps und der Steuereinheit der System-Adressenausgänge für den Übertragungstyp angeschlossen und sind Eingänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Eingang zur Freigabe der Adresse bei einem direkten Zugriff der Steuereinheit des Systemkommutators ist mit dem korrespondierenden Eingang der Einr eit für die Auswahl des Eingabe-Ausgabe-Speicherbereichs verbunden und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Die System-Adressenausgänge für den Übertragungstyp der Steuereinheit dor System-Adressenausgänge für den Übertragungstyp sind an die korrespondierenden Eingänge der Steuereinheit do a System korn mu ta tors angeschlossen und sind Adressenausgänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Vorteil der Erfindung besteht darin, daß der Datenweg des 16-Bit-Microprozessorsy stems für die 8-Bit- und untergeordneten 16-Bit-Vprrichtungen gemeinsam ist, und daß bei einem direkten Zugriff der operative Speicher in Abhängigkeit von der Stellenzahl seiner Moduln nicht abgeschichtet wird.

Ein weiterer Vorteil der Erfindung ist, daß die Matrix-Integrierschaltung an der Steuerung des direkten Zugriffs nicht teilnimmt; dadurch ist das Microprozessorsystem vereinfacht.

Ein weiterer Vorteil besteht darin, daß die 8-Bit-Eingabe-Ausgabe-Vorrichtungen und die Speichermoduln an die primäre oder sekundäre System-Informationsschiene (Datenweg) angeschlossen werden können; das führt zur Vergrößerung (Erhöhung) der funktioneilen Möglichkeiten des Microprozessorsystems.

Ausführungsbelsplele

Die Erfindung wird anhand einer beispielhaften Ausführung des erfindungsgemäßen 8-Bit-Microprozessorsystems, veranschaulicht in den beiliegenden Figuren, näher erläutert. Es zeigen

Fig. 1: ein Blockschaltbild des 16-Bit-Microprozessorsystems mit einer Matrix-Integrierschaltung zur Steuerung des

Datenweges; Fig. 2: ein Blockschaltbild der Matrix-Integrierschaltung zur Steuerung des Informationswegs.

Ein 16-Bit-Microprozessorsystem mit einer Matrix-Integrierschaltung zur Steuerung des Datenwegs enthält erfindungsgemäß einen Taktgenerator 1, einen 16-Bit-Microprozessor 2, eine Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs, einen System-Datenkommutator 4, einen Bus-Kontroller 5 und ein Adressenregister 6. Der Rückstell-Steuerausgang 7 des Taktgenerator 1 steht in Verbindung mit den korrespondierenden Eingängen des 16-Bit-Microprozessors 2 und des Bus-Kontrollers 5. Der Steuertaktausgang 8 des Taktgenerators 1 ist an den korrespondierenden Eingang des 16-Bit-Microprozessors 2 angeschlossen, mit dessen Adressenausgängen 9 die Dateneingänge des Adressenregisters 6 verbunden sind. Der primäre Datenweg 10 und der sekundäre Datenweg 11 stehen in Verbindung mit den korrespondierenden Eingängen des System-Datenkommutators 4. Die Informationsausgänge des Adressenregisters 6, die Steuerausgänge der Übertragung 12 des Bus-Kontrollers 5 und der primäre System-Datenweg 13 und der sekundäre Datenweg 14 des Syriern-Datenkommutators 4 sind entsprechend eine Adressenschiene 15, die Steuerausgänge der Übertragung und sine primäre und sekundäre Informationsschiene (Datenweg) des 16-Bit-Microprozessorsystems. Die Dateneingänge und -ausgänge 16 der Matrix-Integrierschaltung zur Steuerung des Datenwegs 3 stehen in Verbindung mit der primären Informationsschiene 10 des 16-Bit-Microprozessors 2, ihr Rückstellsteuereingang 7, ihr Steuer-Takteingang 8 und ihr Steuereingang 17 zur Einführung zusätzlicher Wartetakte stehen in Verbindung mit den entsprechenden korrespondierenden Ausgängen des Taktgenerators 1. Ihre Adresseneingänge für die Definierung des Übertragungstyps 18 und ihre Eingänge für die Definierung des Operationstyps 19 sind an die entsprechenden korrespondierenden Ausgänge des 16-Bit-Microprozessors 2 angeschlossen. Ihr Steuereingang für den Typ der untergeordneten Vorrichtung 20, ihr Steuereingang für die Disposition der untergeordneten 8-Bit-Vorrichtung 21, ihr Steuereingang 22 für die Freigabe der Adresse bei einem direkten Zugriff und ihr Steuerausgang 23 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs sind Steuereingänge und Ausgänge des 16-Bit-Microprozessorsy stems. Ihr Steuerausgang 24 für die Zyklusadresse-Speicherung ist mit dem korrespondierenden Eingang des Adressenregisters 6 verbunden. Ihr Steuerausgang 25 für die direkte Kommutation der primären Datenwege, ihr Steuerausgang 26 für die Rückkommutation der primären Datenwege, ihr Steuerausgang 26 für die Rückkommutation der primären Datenwege, ihr Steuerausgang 27 für die direkte Kommutation der sekundären Datenwege und ihr Steuerausgang 28 für die Rückkommutation der sekundären Datenwege stehen in Verbindung mit den korrespondierenden Eingängen des System-Datenkommutators 4. Ihr Steuereingang 29 für die Adressenspeicherung und ihre Ausgänge 30 für die Definierung des modifizierten Operationstyps sind an den korrespondierenden Ausgang und die Eingänge des Bus-Kontrollers 5 angeschlossen, und ihre System-Adressenausgänge 31 für den Übertragungstyp sind Ausgänge des 16-Bit-Microprozessorsystems. Der Ausgang zur Einführung von Wartetakten 32 der Matrix-Integrierschaltung stent mit dem ersten Eingang eines Verbindungselements 33 in Verbindung, dessen zweiter Eingang an den Steuerausgang 17 zur Einführung zusätzlicher Wartetakte des Taktgenerators 1 angeschlossen ist, während dessen Ausgang mit dem Eingang 34 zur Einführung von System-Wartetakten des 16-Bit-Microprozessors 2 in Verbindung steht.

Die Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs enthält eine Einheit zur Erkennung der

Wortübertragungsbedingung, eine Einheit zur Überwachung des Zustandes des Microprozessors, eine Einheit 37 zur Einführung von Wartetakten, eine Steuereinheit 38 des Pufferregisters, ein Pufferregister 39, eine Einheit 40 für Erkennung des Microprozessortyps 40, eino Steuereinheit 41 des Systemkcmmutators, eine Steuereinheit der System-Adressenausgänge für den Übertragungstyp 42, eine Einheit 43 zur Modifizierung der Operation und eine Einheit 44 zur Auswahl des Eingabe-Ausgabe-Speicherbereichs. Der Ausgang 45 für die Anzeige der Bedingung zur Wortübertragung der Einheit 35 zur Erkennung der Wortübertragungsbedingung ist an den korrespondierenden Eingang der Einheit 36 für die Überwachung des Zustands des Microprozessors angeschlossen, dessen Ausgang zur Speicherung der Zyklusadresse 24 mit den korrespondierenden Eingängen der Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp und der Einheit 35 für Erkennung der Wortübertragungsbedingung in Verbindung steht, es ist ein Steuerausgang der Matrix-Integrierschaltung zur Steuerung des

Datenwegs, der Ausgang 46 für den Wartebeginn und der Ausgang 47 für den Warteschluß sind an die korrespondierenden Eingänge der Einheit 37 für die Einführung von Wartetakten angeschlossen; der Ausgang 48 für den Beginn des versteckten Übertragungszyklus steht in Verbindung mit dem korrespondierenden Eingang der Steuereinheit der System· Adressenausgfinge; der Ausgang 49 für die Operationsmodifizierung ist mit dem korrespondierenden Eingang der Einheit 43 für die Operationsmodifizierung verbunden, der Ausgang 50 für die Freigabe der Einschaltung des Pufferregisters ist an den korrespondierenden Eingang der Steuereinheit 38 des Pufferregisters angeschlossen, der Eingang 20 für den Typ der untergeordneten Vorrichtung ist mit dem korrespondierenden Eingang der Steuereinheit 41 des Systemkommutators verbunden und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs, der Ausgang 51 für die Freigabe der Aufladung des Pufferregisters steht in Verbindung mit dem korrespondierenden Eingang der Steuereinheit 38 des Pufferreg jsters, der Ausgang 52 für den Schluß des versteckten Zyklus ist an die korrespondierenden Eingänge der Einheit 35 zur Erkennung der Wortübertragungsbedingung und der Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp angeschlossen; der Eingang für die Adressenspeicherung 29 steht in Verbindung mit dem korrespondierenden Eingang der Einheit 42 für die Erkennung des Microprozessortyps und ist ein Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Rückstell-Steuereingang 7 steht in Verbindung mit den korrespondierenden Eingängen der Einheit 35 zur Erkennung der Wortübertragungsbedingung, der Einheit 37 zum Einführen von Wartetakten, der Steuereinheit 42 der System-Adressenausgänge für Übertragungstyp und der Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs und stellt einen Steuereingang der Matrix-Integrierschaltung zur Steuerung des Datenwegs dar. Der Steuertakteingang 8 ist mit den korrespondierenden Eingängen der Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp und der Steuereinheit 38 des Pufferregisters verbunden und ist ein Steuereingang der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Der Ausgang 32 zum Einführen von Wartezyklen der Einheit 37 zur Einführung von Wartetakten, der Ausgang 23 für die Wahl des Eingabe-Ausgabe-Speicherbereichs der Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs, der Ausgang 25 für die direkte Konnmutation der primären Datenwege, der Ausgang 26 für die Rückkommutation der primären Datenwege, der Ausgang 27 für die direkte Kommutation der sekundären Datenwege und der Ausgang 28 für die Rückkommutation der sekundären Datenwege der Steuereinheit 41 des Systemkommutators sind Steuerausgänge der Matrix-Integrierschaltung zur Steuerung des Datenwegs. Der Ausgang 53 zum Einschalten des Pufferregisters und der Ausgang 54 zum Aufladen des Pufferregisters der Steuereinheit 38 de.« Pufferregisters stehen in Verbindung mit den korrespondierenden Eingängen des Pufferregisters 39. Die Steuereingänge 12 der Übertragung der Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs, die Eingänge zum Definieren des Operationstyps der Einheit 43 für die Operationsmodifizierung, der Eingang 21 für die Disposition der untergeordneten 8-Bit-Vorrichtung der Steuere·:meit 41 des Systemkommutators und o'er Eingang 17 für das Einführen zusätzlicher Wartetakte der Einheit 36 für Überwa'.nung des idicroprozessorzustands sind Steuereingänge der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Der Eingang 55 zur Bestimmung der Übertragungsrichtung von den Steuereingängen, d.h. Austausch-Steuereingängen 12 der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs, ist ein Steuereingang der Steuereinheit 38 des Pufferregis'.ers. Der Ausgang 56 für die Übertragungsbeginn der Einheit 43 für die Operationsmodifizierung steht in Verbindung mit dem korrespondierenden Eingang der Einheit 35 zur Erkennung der Wortübertragungsbedingung. Der Ausgang 57 für die Anzeige des 16-Bit-Microprozessors der Einheit 40 zur Erkennung des Typs des Microprozessors ist an die korrespondierenden Eingänge der Steuereinheit 38 des Pufferregisters und der Steuereinheit 41 des Systemkommutators angeschlossen. Die Informationseingänge und die Informationsausgänge des Pufferregisters 39 sind Informationseingänge und Informationsausgänge 16 der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Die Ausgänge 30 zur Definierung des modifizierten Operationstyps der Einheit 43 zum Modifizieren der Operation sind mit den korrespondierenden Eingängen der Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs 44 verbunden und sind Steuerausgänge der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Die Adresseneingänge 18 zur Definierung des Übertragungstyps der Einheit 35 zur Erkennung der Wortübertragungsbedingung stehen in Verbindung mit den korrespondierenden Eingängen der Einheit 40 zur Erkennung des Typs des Microprozessors und der Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp und sind Eingänge der Matrix-Integrierschaltung 3 zur Steuerung der Informationsschiene (des Datenwegs). Der Eingang 22 für die Freigabe der Adresse bei einem direkten Zugriff der Steuereinheit 41 des Systemkommutators ist an den korrespondierenden Eingang der Einheit ^A für die Auswahl des Eingabe-Ausgabe-Speicherbereichs angeschlossen und ist ein Steuereingang der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Die System-Adressenausgänge 31 für den Übertragungstyp der Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp stehen in Verbindung mit den korrespondierenden Eingängen der Steuereinheit 41 des Systemkommutators i'nri «ind Adressenausgänge der Matrix-Intogrierschaltung 3 zur Steuerung des Datenwegs.

Die Wirkungsweise des 16-Bit-Micrjprozessorsystems mit einer Matrix-Integrierschaltung zur Steuerung des Datenwegs ist folgende. Zu Beginn jedes Übertra^ungszyklus aktiviert der 16-Bit-Microprozessor 2 über den Kanal seine Ausgänge 19 für die Definierung des Übertragungstyps, welche von der Einheit 43 für die Modifizierung der Operation der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs wiederholt werden, in Jem diese ihre Ausgänge 30 zum Definieren des modifizierten Operationstyps und ihren Ausgang 66 für Übertragungsbejiinn aktiviert. Der Bus-Kontroller 5 erkennt den Operationstyp und aktiviert seinen Ausgang 29 zur Adressenspeicherung. Nur wenn der Zustand an den Ausgängen 30 für den modifizierten Operationstyp 30 zeigt, daß der Austausch mit dem Eingabe-Ausgabe-Speicherbereich erfolgen wird, aktiviert die Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs ihren Ausgang 23 zur Auswahl des Eingabe-Ausgabe-Speicherbereichs. Zu Beginn jedes Übertragungszyklus wiederholt die Einheit 36 für die Überwachung des Zustandes des Microprozessors über den Kanal den Zustand ihres Eingangs 29 für Adressenspeicherung bei der Steuerung ihres Ausgangs 24 beim Speichern der Zyklusadresse. Während seines aktiven Zustands aktiviert der 16-Bit-Microprozessor 2 seine Adressenausgänge 9 und seine Adressenausgänge 18 zum Definieren des Übertragungstyps. Die Einheit 35 zur Erkennung der Wortübertragungsbedingung und die Einheit 40 zur Erkennung des Typs des Microprozessors der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs überwachen den Zustand ihrer Adressemingänge 18 zur Definierung des Übertragungstyps. Nach einem Zeitintervall gleich ihrer Rückstelldauer werden die Ausgänge 9 und die Adressenausgänge 18 zum Definieren des Übertragungszyklus des 16-Bit-Microprozessors 2 in dem Adressenregister 6 und in der Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp der Matrix-Integrierschaltung 3 entsprechend gespeichert, während der Bus-Kontroller 5seinen Ausgang 29 für Adressenspeicherung inaktiviert, und die Einheit 36 für die Überwachung des Zustandes des

Microprozessor inaktiviert ihren Ausgang 24 zum Speichern der Zyklusadresse. Zu Beginn des ersten Übertragungszyklus über den Kanal, nachdem der Taktgenerator 1 seinen Rückstellausgang 7 inaktiviert hat, bestimmt die Einheit 40 zur Erkennung des Typs des Microprozessore die Stellenzahl des Microprozessors in Abhängigkeit vom Zustand der Adresseneingänge 18 zum Definieren des Übertragungstyps der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Bei einem 16-Bit-Microprozessor aktiviert die Einheit 40 zur Erkennung des Microprozessortyps ihren Ausgang 57 zur Anzeige des 16-Bit-Microprozessors, wenn der Bus-Kontroller 5 seinen Ausgang 29 zur Adressenspeicherung inaktiviert, wobei der Ausgang während der gesamten Betriebszeit des 16-Bit-Microprozessorsystems aufrechterhalten wird. Bei einem 8-Bit-Microprozessor aktiviert die Einheit 40 zur Erkennung des Typs des Microprozessors ihren Ausgang zur Anzeige 57 des 16-Bit-Microprozessors nicht, die Steuereinheit 38 des Pufferregisters arbeitet nicht, und die Steuereinheit 41 des Systemkommutators aktiviert ihren Ausgang 27 für die direkte Kommutation der sekundären Datenwege und ihren Ausgang 26 für die Rückkornmutation der sekundären Datenwege nicht. Zu Reginn des zweiten Takts des Übertragungszyklus aktiviert der Bus-Kontroller 5 seine Ausgänge 12 für eine Austauschsteuerung über den Kanal. Bei einem 16-Bit-Microprozessor aktiviert zu Beginn des Wortaustauschzyklus über den Kanal (die Adresse der Zelle von der untergeordneten Vorrichtung ist eine gerade), die Einheit 35 zur Erkennung der Wortübertragungsbedingung ihren Ausgang 45 zur Anzeige der Wortübertragungsbedingung, wenn die Einheit 36 zur Überwachung des Zustandes des Microprozessors ihren Ausgang 24 zum Speichern derZyklusadrosse inaktiviert. Wenn der Informationsaustausch mit einer an den primären System-Datenweg 13 angeschlossenen untergeordneten 8-Bit-Vorrichtung stattfindet, aktiviert sie nicht ihren Eingang 21 für die Disposition der untergeordneten 8-Bit-Vorrichtung und den Eingang 20 für den Typ der untergeordneten Vorrichtung der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Während des zweiten Takts des Austauschzyklus aktiviert die Steuereinheit 41 des System-Kommutators über den Kanal ihren Ausgang 25 für eine gerade Kommutation der primären Datenwege, der System-Datenkommutator 4 verbindet den primären Datenweg 10 mit dem primären System-Datenweg 13, und die Einheit 36 für die Überwachung des Zustandes des Microprozessors aktiviert ihren Ausgang 46 für den Beginn der Wartezeit. Am Ende des zweiton Takts des Austauschzyklus aktiviert die Einheit 37 zur Einführung von Wartetakten 37 über den Kanal ihren Ausgang 32 zum Einführen von Wartetakten, indem das Verbindungselement 33 seinen Ausgang 34 zum Einführen von System-Wartetakten aktiviert und am Ende des dritten Taktes vom Austauschzyklus über den Kanal den 16-Bit-Microprozessor 2 in einen Wartezustand für ein Zeitintervall gleich der Zyklusdauer setzt. Wenn die untergeordnete Vorrichtung langsam arbeitet, aktiviert der Taktgenerator 1 seinen Ausgang 17 zum Einführen zusätzlicher Wartetakte, bevor der Ausgang 32 zum Einführen von Wartetakten 32 aktiviert wird, und setzt die Einheit 36 für die Überwachung des Microprozessorzustandes über den Kanal in einen Wartezustand nach dem Ende des dritten Taktes des Austauschzyklus. Nach einem Zeitintervall gleich der Zeit eines Zugriffs zur untergeordneten Vorrichtung inaktiviert der Taktgenerator 1 den Ausgang 17 zum Einführen zusätzlicher Wartetakte, und zu Beginn des letzten zusätzlichen Wartetakts des le-Bit-Microprozessors 2 aktiviert die Einheit 36 für die Überwachung des Zustandes des Microprozessors den Ausgang 49 für die Operationsmodifizierung. Die Einheit 43 für die Oparationsmodifizierung modifiziert die Eingänge 19 zur Definierung des Operationstyps der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs, indem sie ihre Ausgänge 30 zur Definierung des modifizierten Operationstyps inaktiviert. Am Ende des letzten zusätzlichen Wartetakts aktiviert die Einheit 36 für die Überwachung des Zustandes des Microprozessors ihren Ausgang 51 für die Freigabe der Aufladung des Pufferregisters, so daß die Steuereinheit 38 des Pufferregisters den Ausgang 54 für die Aufladung des Pufferregisters aktiviert, und das Pufferregister 39 speichert den Zustand der Informations-Eingänge und -Ausgänge 16 der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs. Am Anfang des ersten Wartetakts inaktiviert der Bus-Kontroller 5 seine Ausgänge 12 für die Austauschsteuerung, und die Steuereinheit 41 des Systemkommutators inaktiviert den Eingang 25 für die direkte Kommutation der primären Datenwege. Wenn der Austausch mit dem Eingabe-Ausgabe-Speicherbereich stattfindet, inaktiviert die Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs den Eingang 23 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs. Am Ende des ersten Wertetakts aktiviert die Einheit 36 für die Überwachung des Zustandes d6s Microprozossors den Ausgang 48 für den Beginn des versteckten Übertragungszyklus und inaktiviert den Ausgang 49 für die Operationsmodifizierung. Die Steuereinheit 42 der System-Adressonausgänge für den Übertragungstyp modifiziert die System-Adressenausgänge 31 für den Übertragungstyp, und die Einheit für Operationsmodifizierung aktiviert ihre Ausgänge 30 zum Definieren des modifizierten Operationstyps.

Während des zweiten Wartetakts beginnt der Bus-Kontroller 5 über den Kanal den versteckten Austauschzyklus, indem er erneut seinen Ausgang 29 für die Adressenspeicherung aktiviert. Die Einheit 36 für die Überwachung des Zustandes des Microprozessors wiederholt dessen Zustand nicht und aktiviert ihren Ausgang 24 für die Speicherung der Zyklusadresse nicht, während die Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs, wenn die Übertragung mit dem Eingabe-Ausgabe-Speicherbereich erfolgt, den Ausgang 23 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs aktiviert. Am Anfang des dritten Wartetakts aktiviert der Bus-Kontroller 5 seine Ausgänge 12 für die Austauschsteuerung und ebenso seinen Ausgang 55 zur Bestimmung der Übertragungsrichtung. Die Einheit 36 für die Überwachung des Zustandes des Microprozessors aktiviert ihren Ausgang 50 für die Freigabe zur Einschaltung des Pufferregisters. Wenn die Operation Lesen ausgeführt wird, aktiviert die Steuereinheit 38 des Pufferregisters ihren Ausgang 53 zum Einschalten des Pufferregisters 39, und das Pufferregister 39 überträgt das aufgezeichnete Byte zum Mikroprozessor, indem es die Informationsausgänge 16 der Matrix-Integrierschaltung 3 für die Steuerung des Datenwegs aktiviert. Wenn die Operation Aufzeichnen (Schreiben) vollzogen wird, aktiviert die Steuereinheit 38 des Pufferregisters 39 ihren Ausgang 53 zum Einschalten des Pufferregisters 39 nicht, und das Pufferregister sendet die schon aufgezeichneten Daten nichtzum Microprozessor. Die Steuereinheit 41 des Systemkommutators aktiviert ihren Steuereingang 28 für die Rückkommutation der sekundären Datenwege, und der System-Informationskommutator 4 verbindet den primären Datenweg 10 mit dem sekundären System-Datenweg 14. Am Ende des dritten und zu Beginn des vierten Wartetakts aktiviert die Einheit 36 für die Überwachung des Zustandes des Microprozessors den Ausgang 47 für den Warteschluß 47, und die Einheit 37 zum Einführen von Wartetakten inaktiviert ihren Ausgang 32 zum Einführen von Wartetakten. Wenn die untergeordnete Vorrichtung langsam arbeitet, aktiviert der Taktgenerator 1 seinen Ausgang 17 für die Einführung zusätzlicher Wartetakte und setzt die Einheit 36 für die Überwachung des Zustandes des Microprozessors in einen Wartezustand, und zwar nach dem Ende des vierten Wartetaktes, und der Ausgang des Verbindungselements 33, d. h. der Ausgang für die Einführung von System-Wartetakten 34 wird vom Verbindungselement 33 aktiv aufrechterhalten. Nach einem Zeitintervall, das gleich der Zugriffszeitdauer zur untergeordneten Vorrichtung ist, inaktiviert der Taktgenerator 1 seinen Ausgang 17 für die Einführung zusätzlicher Wartetakte 17, und das Verbindungselement 33

inaktiviert seinen Ausgang 34 für die Einführung von System-Wartetakten. Am Anfang des letzten zusätzlichen Wartetakts inaktiviert der 16-Bit-Microprozessor 2 seine Ausgänge 19 zum Definieren des Operationstyps, und die Einheit für die Operationsmodifizierung 43 inaktiviert ihre Ausgänge 30 zum Definieren des modifizierten Operationstyps. Zu Beginn des letzten Takts des Austauschzyklus inaktiviert der Bus-Kontroller 5 über den Kanal seine Ausgänge 12 für die Austauschsteuerung. Die Steuereinheit 41 des Systemkommutators inaktiviert den Ausgang 28 für die Rückkommutation der sekundären Datenwege, und die Einheit 44 für die Auswahl des Eingabe-Ausgabe-Speicherbereichs inaktiviert ihren Ausgang für die Auswahl des Eingabe-Ausgabebereichs des Speichors, wenn die Übertragung mit dem Eingabe-Ausgabebereich vom Speicher erfolgt. Am Ende des letzten Takts des Austauschzyklus aktiviert die Einheit 36 für die Überwachung des Zustandes des Microprozessors über den Kanal den Ausgang 52 für den Schluß des versteckten Übertragungszyklus, bei welchem die Einheit 3d für die Erkennung der Wortübertragungsbedingung ihren Ausgang 45 für die Anzeige der Bedingung für eine Wortübertragung inaktiviert, und die Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp stellt die System-Adressenausgänge 31 für den Übertragungstyp in den Anfangszustand zurück. Infolge des beschriebenen Algorithmus ist der 16-Bit-Microprozessor 2 für die untergeordneten 8-Bit-Vorrichtungen ein 8-Bit-Microprozessor, und die untergeordneten 8-Bit-Vorrichtungen sind für den 16-Bit-Microprozessor untergeordnete 16-Bit-Vorrichtungen. Dies erlaubt dem 16-Bit-Microprozessor, mit den untergeordneten 8-Bit-Vorrichtungen einen Wortaustausch auszuführen.

Wenn die untergeordnete 8-Bit-Vorrichtung, mit welcher der 16-Bit-Microprozessor 2 einen Wortaustausch ausführt, mit der sekundären System-Informationsschiene 14 verbunden ist, aktiviert sie den Eingang für die Disposition der untergeordneten 8-Bit-Vorrichtung 21 der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs, bei welchem alle ihre Einheiten nach der beschriebenen Weise funktionieren. Die Steuereinheit 41 des Systemkommutators aktiviert aufeinanderfolgend ihren Ausgang 26 für die Rückkommutation der primären Datenwege und ihren Ausgang 27 für die direkte Kommutation der sekundären Datenwege, bei welchem der System-Informationskommutator 4 die primäre Informationsschiene 10 mit der sekundären System-Informationsschiene 14 und die sekundäre Informationsschiene 11 mit der sekundären System-Informationsschiene 14 aufeinanderfolgend verbindet.

Wenn der 16-Bit-Microprozessor 2 einen Byteaustausch ausführt, wiederholt die Einheit 36 für die Überwachung den Zustand des Microprozessors, den Zustand ihres Einganges 29 für die Adressenspeicherung 29 und aktiviert ihren Ausgang 24 für die Speicherung der Zyklusadresse. Die Steuereinheit 42 der System-Adressenausgänge für den Übertragungstyp speichert die Adresseneingänge 18 zur Definierung des Übertragungstyps und aktiviert die ^vstem-Adressenausgänge 31 für den Übertragungstyp der Matrix-Integrierschaltung 3 zur Steuerung des Datonwegs. Bei einer untergeordneten 8-Bit-Vorrichtung, verbunden mit der primären System-Informationsschiene 13, aktiviert die Steuereinheit 41 des Systemkommutators den Ausgang 25 für die direkte Kommutation der primären Informationswege, wenn die Adresse eine gerade ist, oder ihren Ausgang 28 für die Rückkommutation der sekundären Datenwege, wenn die Adresse eine ungerade ist. Bei einer untergeordneten 8-Bit-Vorrichtung, verbunden mit der sekundären System-Informationsschiene 14, aktiviert die Steuereinheit 41 des Systemkommutators ihren Ausgang 26 für eine Rückkommutation der primären Informationswege, wenn die Adresse eine gerade ist oder ihren Ausgang 27 für die direkte Kommutation der sekundären Datenwege, wenn die Adresse eine ungerade ist. Die Einheit 44 für die Auswahl des Einyabe-Ausgabe-Bereichs vom Speicher funktioniert, wie bereits beschrieben. Die weiteren Einheiten der Matrix-Integrierschaltung 3 durch Steuerung des Datenwegs arbeiten nicht. Wenn der 16-Bit-Microprozessor 2 Daten mit einer untergeordneten 16-Bit-Vorrichtung austauscht, aktiviert diese den Eingang 20 für den Typ der untergeordneten Vorrichtung der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs, welche so funktioniert, wie es beim Byte-Austausch beschrieben ist, doch die Steuereinheit 41 des Systemkommutators aktiviert ihren Ausgang 25 für eine direkte Kommutation der primären Datenwege bei einem Byte-Austausch einer geraden Adresse, oder ihren Ausgang 27 für eine direkte Kommutation der sekundären Datenwege bei einem Byte-Austausch einer ungeraden Adresse, oder ihren Ausgang 25 für eine gerade Kommutation der primären Datenwege und ihren Ausgang 27 für eine direkte Kommutation der sekundären Datenwege bei einer Wortübertragung.

Die Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs ermöglicht den Austausch des 16-Bit-Microprozessors 2 durch einen 8-Bit-Microprozessor, ohne daß sich dadurch die Stellenzahl des Microprozessorsystems ändert. Die Steuereinheit 41 des Systemkommutators aktiviert ihren Ausgang 25 für eine gerade Kommutation der primären Datenwege bei einem Austausch mit einer untergeordneten 8-Bit-Vorrichtung, verbunden mit der primären System-Informationsschiene 13 und bei einem Austausch einer geraden Adresse mit einer untergeordneten 16-Bit-Vorrichtung oder ihren Ausgang für eine Rückkommutation der primären Datenwege 26 bei einem Austausch mit einer untergeordneten 8-Bit-Vorrichtung, verbunden mit der sekundären System-Informationsschiene 14 und einem Austausch einer ungeraden Adresse mit einer untergeordneten 16-Bit-Vorrichtung. Die weiteren Einheiten der Matrix-Integrierschaltung 3 zur Steuerung des Datenwegs funktionieren wie beim beschriebenen · Byte-Austausch (Byte-Übertragung). In diesem Fall nehmen die untergeordneten Vorrichtungen den 8-Bit-Microprozessor als einen 16-Bit-Microprozessor wahr.

Bei einem direkten Zugriff wird der Eingang 22 für die Freigabe der Adresse beim direkten Zugriff aktiviert, bei welchem die Steuereinheit 41 des Systemkommutators und die Einheit 44 für die Auswahl des Eingabe-Ausgabe-Bereichs vom Speicher ihre Ausgänge in einen inaktiven Zustand setzen.

Claims

1. 16-Bit-Microprozessorsystem, das einen Taktgenerator, einen 16-Bit-Microprozessor, einen System-Datenkommutator, einen Bus-Kontroller und ein Adressenregister enthält, bei welchem der Rückstell-Steuerausgang des Taktgenerators mit den korrespondierenden Eingängen des 16-Bit-Microprozessors und des Bus-Kontrollers in Verbindung steht, der Steuertaktausgang des Taktgenerators an den korrespondierenden Eingang des 16-Bit-Microprozessors angeschlossen ist, dessen Adressenausgänge mit den Informationseingängen des Adressenregisters verbunden sind, die primäre Informationsschiene und die sekundäre Informationsschiene mit den korrespondierenden Eingängen des System-Datenkommutators in Verbindung stehen, während die Datenausgänge des Adressenregisters, die Ausgänge für die Übertragungssteuerung des Bus-Kontrollers und die primäre System-Informationsschiene und die sekundäre System-Informationsschiene des System-Datenkommutators entsprechend Adressenschiene, Ausgänge für Übertragungssteuerung und eine primäre und eine sekundäre Informationsschiene des 16-Bit-Microprozessorsystems sind, dadurch gekennzeichnet, daß dieses auch eine Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs enthält, deren Informationseingänge-Ausgänge (16) an die primäre Informationsschiene (10) des le-Bit-Microprozessors (2), der Rückstell-Steuereingang (7), der Steuer-Takteingang (8) und der Steuereingang zum Einführen zusätzlicher Wartetakte (17) mit den entsprechenden korrespondierenden Ausgängen des Taktgenerators (1) in Verbindung stehen, die Adresseneingänge (18) zur Definierung des Übertragungstyps und die Eingänge (19) zur Definierung des Operationstyps an die entsprechenden korrespondierenden Ausgänge des 16-Bit-Microprozessors (2) angeschlossen sind, daß der Steuereingang (20) für den Typ der untergeordneten Vorrichtung, der Steuereingang (21) für die Disposition der untergeordneten 8-Bit-Vorrichtung, der Steuereingang (22) für Freigabe der Adresse bei direktem Zugriff und Steuerausgang (23) für Auswahl des Eingabe-Ausgabebereichs vom Speicher Steuereingänge und Ausgänge des 16-Bit-Microprozessorsystems sind, daß der Steuerausgang (24) für die Speicherung der Zyklusadresse an den korrespondierenden Eingang (6) des Adressenregisters angeschlossen ist, daß der Steuerausgang (25) für eine direkte Kommutation der primären Datenwege, der Steuerausgang (26) für die Rückkommutation der primären Datenwege, der Steuerausgang (27) für eine direkte Kommutation der sekundären Datenwege und der Steuerausgang (28) für einen Rückkommutation der sekundären Datenwege mit den korrespondierenden Eingängen des System-Datenkommutators (4) in Verbindung stehen, daß der Steuereingang (29) für die Adressenspeicherung und die Ausgänge (30) zur Definierung des modifizierten Typs der Operation mit dem korrespondierenden Ausgang und den Eingängen des Bus-Kontrollers (5) verbunden sind, daß die System-Adressenausgänge (31) für den Übertragungstyp Ausgänge des 16-Bit-Microprozessorsystems sind, daß der Ausgang (32) für die Einführung von Wartetakten mit dem ersten Eingang eines Verbindungselements (33) in Verbindung steht, und daß dessen zweiter Eingang an den Steuerausgang (17) zum Einführen zusätzlicher Wartetakte des Taktgenerators (1) angeschlossen ist, während dessen Ausgang mit dem Eingang (34) zum Einführen von System-Wartetakten des 16-Bit-Microprozessors (2) in Verbindung steht.

2. 16-Bit-Microprozessorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs eine Einheit (35) zur Erkennung der Wortübertragungsbedingung, eine Einheit (36) für die Überwachung des Zustandes des Microprozessors, eine Einheit (37) für die Einführung von Wartetakten, eine Steuereinheit (38) für das Pufferregister (39), ein Pufferregister (39), eine Einheit (40) zur Erkennung des Microprozessortyps, eine Steuereinheit (41) für den Systemkommutator, eine Steuereinheit (42) der System-Adressenausgänge für den Übertragungstyp, eine Einheit (43) für die Operationsmodifizierung und eine Einheit (44) für die Auswahl des Eingabe-Ausgabebereichs des Speichers enthält, bei weichem der Ausgang (45) für die Anzeige der Wortübertragungsbedingung der Einheit (35) zur Erkennung der Wortübertragungsbedingung mit dem korrespondierenden Eingang der Einheit (36) zur Überwachung des Zustandes des Microprozessors in Verbindung steht, dessen Ausgang (24) für die Speicherung der Zyklusadresse an die korrespondierenden Eingänge der Steuereinheit (42) der Systemadressenausgänge für den Übertragungstyp und der Einheit (35) zur Erkennung der Wortübertragungsbedingung angeschlossen und ein Steuerausgang der Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs ist, und daß der Ausgang (46) für Wartebeginn und der Ausgang (47) für Warteschluß mit den korrespondierenden Eingängen der Einheit (37) zum

Einführen von Wartetakten in Verbindung stehen, daß der Ausgang (48) für Beginn des versteckten Übertragungszyklus an den korrespondierenden Eingang der Steuereinheit (42) der Systemadressenausgänge für den Übertragungstyp angeschlossen ist, daß der Ausgang (49) für eine Operationsmodifizierung mit dem korrespondierenden Eingang der Einheit (43) für Operationsmodifizierung verbunden ist, daß der Ausgang (50) für ein Wirksammachen des Einschaltens des Pufferregisters mit dem korrespondierenden Eingang der Steuereinheit (38) des Pufferregisters in Verbindung steht, daß der Eingang 0'O) für den Typ der untergeordneten Vorrichtung mit dem korrespondierenden Eingang der Steuereinheit (41) des Systemkommutators in Verbindung steht, und ein Steuereingang der Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs ist, daß der Ausgang (51) zum Wirksammachen des Auf ladens des Pufferregisters an den korrespondierenden Eingang der Steuereinheit (38) des Pufferregisters angeschlossen ist, daß der Ausgang (52) für den Schluß des versteckten Zyklus steht in Verbindung mit den korrespondierenden Eingängen der Einheit (35) für die Erkennung der Wortübertragungsbedingung und der Steuereinheit (42) der System-Adressenausgänge für den Übertragungstyp in Verbindung steht, daß der Eingang (29) für eine Adressen-Speicherung an den korrespondierenden Eingang der Einheit zum Erkennen des Microprozessortyps angeschlossen und ein Steuereingang der Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs ist, daß der Rückstell-Steuereingang (7) mit den korrespondierenden Eingängen der Einheit (35) zur Erkennung der Wortübertragungsbedingung, der Einheit (37) zum Einführen von Wartetakten der Steuereinheit (42) der System-Adressenausgänge für den Übertragungstyp und der Einheit (44) für die Auswahl des Eingabe-Ausgabebereichs vom Speicher verbunden ist und ein Steuereingang der Matrix-Integrierschaltung (3) zur Steuerung der Informationsschiene ist, daß der Steuertakteingang (8) an die korrespondierenden Eingänge der Steuereinheit (42) der System-Adressenausgänge für den Übertragungstyp und der Steuereinheit (38) des Pufferregisters angeschlossen und ein Steuereingang der Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs (3) ist, während der Ausgang (32) zum Einführen von Wartezyklen der Einheit (37) zum Einführen von Wartezyklen, der Ausgang (23) für die Auswahl des Eingabe-Ausgabebereichs vom Speicher der Einheit (44) iü. die Auswahl des Eingabe-Ausgabebereichs vom Speicher, der Ausgang (25) für eine direkte Kommutation der primären Datenwege, der Ausgang (26) für eine Rückkommutation der primären Datenwege, der Ausgang (27) für eine direkte Kommutation der sekundären Datenwege und der Ausgang (28) für eine Rückkommutation der sekundären Datenwege der Steuereinheit (41) des System-Kommutatorc Steuerausgänge der Matrix-Integrierschaltung (3) für die Steuerung des Datenwegs sind, daß der Ausgang (53) für das Einschalten des Pufferregistors und der Ausgang (54) für das Aufladen des Pufferregisters der Steuereinheit (38) ths Pufferregisters mit den korrespondierenden Eingängen des Pufferregisters (39) verbunden sind, daß die Steuereingänge (12) der Übertragung der Einheit (44) für die Ausv 'ahl des Eingabe-Ausgabebereichs vom Speicher, die Ausgänge (19) zur Definierung des Operationstyps der Einheit (43) für Operationsmodifikation, der Eingang (21) für die Disposition der untergeordneten 8-Bit-Vorrichtung der Steuereinheit (41) des System-Kommutators und der Eingang (17) für das Einführen zusätzlicher Wartetakte der Einheit (36) für die Überwachung des Microprozessors Steuereingänge der Matrix-Integrierschaltung (3) für die Steuerung des Datenwegs sind, daß der Eingang (55) zur Bestimmung der Übertragungsrichtung von den Eingängen (12) der Übertragungssteuerung der Matrix-Integrierschaltung (3) für die Steuerung des Datenwegs ein Steuereingang der Steuereinheit (38) des Pufferregisters ist, daß der Ausgang (56) für den Übertragungsbeginn der Einheit (43) für Operationsmodifizierung mit dem korrespondierenden Eingang der Einheit (35) für die Erkennung der Wortübertragungsbedingung verbunden ist, daß der Ausgang (57) für die Anzeige eines 16-Bit-Microprozessors der Einheit (40) für die Erkennung des Microprozessortyps mit den korrespondierenden Eingängen der Steuereinheit (38) des Pufferregisters und der Steuereinheit (41) des Systemkommutators verbunden ist, daß die Informationseingänge und Infornricitionsausgänge des Pufferregisters (39) Informationseingänge und -ausgänge (16) der Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs sind, daß die Ausgänge (30) für die Definierung des modifizierten Typs der Operation der Einheit für Operationsmodifizierung an die korrespondierenden Eingänge der Einheit (44) für die Auswahl des Eingabe-Ausgabebereichs vom Speicher angeschlossen und Steuerausgänge der Matrix-Integrierschaltung (3) zur Steuerung des Datenwegs sind, daß die Adresseneingänge (18) für die Definierung des Übertragungstyps der Einheit (35) für die Erkennung der Wortübertragungsbedingung mit den korrespondierenden Eingängen der Einheit für Erkennung des Microprozessortyps (40) und der Steuereinheit der System-Adressenausgänge für

Übertragungstyp (42) verbunden und Eingänge der Matrix-Integrierschaltung (3) für die Steuerung des Datenwegs sind, daß der Eingang (22) für die Freigabe der Adresse bei einem direkten Zugriff der Steuereinheit (41) des System-Kommutators an den korrespondierenden Eingang der Einheit (44) für die Auswahl des Eingabe-Ausgabebereichs vom Speicher angeschlossen und ein Steuereingang der Matrix-Integrierschaltung (3) für die Steuerung des Datenwegs ist, und daß die System-Adressenausgänge (31) für den Übertragungstyp der Steuereinheit (42) der System-Adressenausgänge für den Übertragungstyp mit den korrespondierenden Eingängen der Steuereinheit (41) des Systemkommutators verbunden sind und Adressenausgänge der Matrix-Integrierschaltung (3) für die Steuerung des Datenwegs sind.

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein 16-Bit-Microprozessorsystem mit einer Matrix-Integrierschaltung zur Steuerung der Informationsschiene (des Datenwegs), das in den Ιβ-Bit-Microcomputern und Informationssystemen Anwendung findet.

Charakteristik des bekannten Standes der Technik

Es ist ein 16-Bit-(16stelliges) Microprozessorsystem mit einer Integrierschaltung zur Umwandlung der Signale einer 16-Bit-Microprozessorschiene in eine 8-Bit-Microprozessorschiene (Integralnaja Schema - Preobrarovatel Signalov 8-i 16-Rasrjadnich Prozessorov; Zeitschrift „Elektronika" -1985, Heft 9, S. 33), das eine Matrix-Integrierschaltung zur Umwandlung der Signale enthält, bei welchem ihre 16-Bit-System-lnformationsschiene mit den korrespondierenden Eingängen und Ausgängen eines 16-Bit-Microprozessors, eines 16-Bit-Speichers und le-Bit-Eingabe-Ausgabevorrichtungen in Verbindung steht und ihre 8-Bit-System-Informationsschiene (System-Datenweg) mit den korrespondierenden Eingängen und Ausgängen eines 8-Bit-Speichers und 8-Bit-Eingabe-Ausgabe-Vorrichtungen verbunden ist. Es besteht die Möglichkeit, daß ein untergeordneter 8-Bit-Microprozessor an die Matrix-Integrierschaltung angeschlossen wird.

Die Matrix-Integrierschaltung sieht für einen 16-Bit-Microprozessor wie ein 16-Bit-Speicher oder wie eine Eingabe-Ausgabe-Vorrichtung aus, und für den 8-Bit-Speicher und die 8-Bit-Eingabe-Ausgabe-Vorrichtungen - wie ein e-Bit-Microprozessor. Bei einem Byte-Austausch (Byte-Übertragung) des 16-Bit-Microprozessors mit den e-Bit-Eingabe-Ausgabe-Vorrichtungen und Speicher führt die Matrix-Integrierschaltung eine Datenübertragung vom 16-Bit-System-Datenweg zu dem 8-Bit-Sydtem-Datenweg aus und formiert die erforderlichen Steuer- und Synchronisiersignale. Bei einem Wortaustausch des 16-Bit-Microprozessors mit den

3-Bit-tingabe-Ausgabe-Vorrichtungen und dem 8-Bit-Speicher setzt die Matrix-Integrierschaltu.ig diesen Microprozessor in einen Wartezustand und führt über den 8-Bit-System-Datenweg zwei aufeinanderfolgende Byte-Austausche mit der untergeordneten 8-Bit-Vorrichtung aus.

Ein Nachteil des bekannten 16-Bit-Microprozessorsystems mit einer Integrierschaltung besteht darin, daß de ι System-Datenweg in zwei Teile, 16-Bit und 8-Bit, eingeteilt ist, damit die 8-Bit- und 16-Bit-Eingabe-Ausgabe-Vorrichtungen und Speicher angeschlossen werden können.

Ein weiterer Nachteil ist, daß bei einem direkten Zugriff der Hauptspeicher des Microprozessorsystems in Abhängigkeit von der Stellenzahl der Speichermoduln abgeschichtet wird und die Matrix-Integrierschaltung nimmt an seiner Steuerung teil, wodurch das Microprozessorsystem kompliziert wird.

Ziel der Erfindung

Ziel der Erfindung ist es, die vorgenannten Nachteile zu vermeiden.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein 16-Bit-Microprozessorsystem mit einer Integrierschaltung zur Steuerung des Datenwegs zu schaffen, das an einen gemeinsamen 16-Bit-System-Datenweg von 8-Pit- und 16-Bit-Eingabe-Ausgabe-Vorrichtungen angeschlossen werden kann, so daß der Hauptspeicher des Microprozessorsystems bei einem direkten Zugriff in Abhängigkeit von der Stellenzahl seiner Moduln nicht abgeschichtet wird.

Diese Aufgabe wurde durch ein 16-Bit-Microprozessorsystem mit einer Matrix-Integrierschaltung zur Steuerung des Datenwegs gelöst, das einen Taktgenerator, einen 16-Bit-Microprozessor, eine Integrierschaltung zur Steuerung des Datenwegs (Inforrnationsschiene), einen System-Datenkommutator, einen Bus-(Kanal)-Kontroller und ein Adressenregister enthält. Der Rückstell-Steuerausgang des Taktgenerators ist an die korrespondierenden Eingänge des 16-Bit-Microprozessors und des Bus-Kontrollers angeschlossen. Der S'^ucr-Taktausgang des Taktgenerators steht in Verbindung mit dem korrespondierenden Eingang des le-Bit-Microprozessors, dessen Adressenausgänge an dia lnformations-(Daten)-Eingänge des Adressenregisters angeschlossen sind. Der primäre Datenweg und der sekundäre Datenweg stehen in Verbindung mit den korrespondierenden Eingängen des System-Datenkommutatcrs. Die Datenausgänge des Adressenregisters, die Ausgänge für Austauschsteuerung des Bus-Kontrollers und der primäre System-Datenweg und der sekundäre System-Datenweg des System-Datenkommutators sind entsprechend ein Adressenweg, Ausgänge für Austauschsteuerung und ein primärer und ein sekundärer Datenweg des