DE3614612A1 - Inrichtung zum steuern des direkten bytesreihenfolgezugriffs zu einem speicher eines 16-stelligen mikroprozessorsystems - Google Patents

Inrichtung zum steuern des direkten bytesreihenfolgezugriffs zu einem speicher eines 16-stelligen mikroprozessorsystems

Info

Publication number
DE3614612A1
DE3614612A1 DE19863614612 DE3614612A DE3614612A1 DE 3614612 A1 DE3614612 A1 DE 3614612A1 DE 19863614612 DE19863614612 DE 19863614612 DE 3614612 A DE3614612 A DE 3614612A DE 3614612 A1 DE3614612 A1 DE 3614612A1
Authority
DE
Germany
Prior art keywords
digit
memory
circuit
input
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863614612
Other languages
English (en)
Inventor
Venelin Georgiev Dipl.-Ing. Barbutov
Stefan Spassov Dipl.-Ing. Sofia/Sofija Matschev
Hristo Alexandrov Dipl.-Ing. Turlakov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRALEN INST ISCISLITELNA TE
Original Assignee
CENTRALEN INST ISCISLITELNA TE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRALEN INST ISCISLITELNA TE filed Critical CENTRALEN INST ISCISLITELNA TE
Publication of DE3614612A1 publication Critical patent/DE3614612A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/285Halt processor DMA
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4009Coupling between buses with data restructuring
    • G06F13/4018Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

  • EINRICHTUNG ZUM STEUERN DES DIREKTEN BYTESREIHENFOLGE-
  • ZUGRIFFS ZU EINEM SPEICHER EINES 16-STELLIGEN MIKROPROZESSORSYSTEMS Die Erfindung betrifft eine Einrichtung zum Steuern des direkten Bytesreihenfolgezugriffs zu einem Speicher eines 16-stelligen Mikroprozessorsystems, die bei 16-stelligen Mikrocomputern und Mikroprozessorsystemen Anwendung findet.
  • Es ist eine Einrichtung zum Steuern des direkten Bytesreihenfolgezugriffs zu einem Speicher eines 16-stelligen Mikroprozessorsystems bekannt, die ein 16-stelliges Mikroprozessorsystem enthält, dessen niedrigste bidirektionale Informationsschiene mit der niedrigsten bidirektionalen Informationsschiene des 16-stelligen Speichers und der 16-stelligen Moduln, mit der bidirektionalen Informationsschiene der 8-stelligen Moduln und mit einer 8-stelligen Steuerung für den direkten Zugriff in Verbindung steht.
  • Die höchste bidirektionale Informationsschiene des 16-stelligen Mikroprozessorsystems ist mit der höchsten bidirektionalen Informationsschiene des 16-stelligen Speichers und der 16-stelligen Moduln und mit der bidirektionalen Informationsschiene der 8-stelligen Moduln verbunden. Die Adressen-Ausgänge des 16-stelligen Mikroprozessorsystems sind an die Adressen-Ausgänge einer 8-stelligen Steuerung für den direkten Zugriff und an die Adressen-Eingänge eines 16-stelligen Speichers, der 16-stelligen und der 8-stelligen Moduln angeschlossen. Der für das Belegen des Mikroprozessor-Kanals vorgesehene Ausgang der 8-stelligen Steuerung für einen direkten Zugriff ist mit dem gleichnamigen Eingang des 16-stelligen Mikroprozessorsystems verbunden. Der für die Freigabe des Mikroprozessorkanals vorgesehene Eingang der 8-stelligen Steuerung für einen direkten Zugriff steht mit dem gleichnamigen Ausgang des 16-stelligen Mikroprozessorsystems in Verbindung. Die für die Bedienungsanforderung der 8-stelligen und der 16-stelligen Moduln vorgesehenen Ausgänge sind an die gleichnamigen Eingänge der 8-stelligen Steuerung für einen direkten Zugriff angeschlossen und die für das Bestätigen der Anforderungen vorgesehenen Ausgänge der 8-stelligen Steuerung sind mit den gleichnamigen Eingängen der 8-stelligen und der 16-stelligen Moduln verbunden.
  • Die Funktionsweise der Einrichtung besteht darin, daß die 8-stellige Steuerung für einen direkten Zugriff, falls diese eine Bedienungsanforderung von einem 8-stelligen oder einem 16-stelligen Modul erhält, ihren Ausgang für die Anforderung zum Belegen des Mikroprozessorkanals, der mit dem 16-stelligen Mikroprozessorsystem in Verbindung steht, aktiviert. Das Mikroprozessorsystem gibt bei der ersten Gelegenheit den Mikroprozessorkanal frei, indem es den für die Freigabe des Mikroprozessorkanals vorgesehenen Eingang der 8-stelligen Steuerung für einen direkten Zugriff aktiviert, die ihrerseits den Eingang für die Bestätigung der Anforderung des entsprechenden Moduls aktiviert. Wenn ein 8-stelliger Modul eine Bedienungsanforderung stellt, dessen bidirektionale Informationsschiene an die niedrigste bidirektionale Informationsschiene des 16-stelligen Mikroprozessorsystems angeschlossen ist, erfolgt der Bytesreihenfolge-Informationsaustausch über die niedrigste bidirektionale Informationschiene des 16-stelligen Speichers. Demzufolge befindet sich die ausgetauschte Information nur an einer geraden Adresse. Wenn ein 8-stelliger Modul eine Bedienungsanforderung stellt, dessen bidirektionale Informationsschiene mit der höchsten bidirektionalen Informationsschiene des 1 6-stelligen Mikroprozessorsystems in Verbindung steht, erfolgt der Bytesreihenfolge-Informationsaustausch über die höchste bidirektionale Informationsschiene des 16-stelligen Speichers. Demzufolge befindet sich die ausgetauschte Information nur an einer ungeraden Adresse. Wenn ein 16-stelliger Modul eine Bedienungsanforderung stellt, dessen niedrigste und höchste bidirektionale Informationsschiene entsprechend an die niedrigste und an die höchste bidirektionale Informationsschiene des 16-stelligen Mikroprozessorsystems angeschlossen sind, erfolgt der Bytesreihenfolge-Informationsaustausch entweder über die niedrigste oder über die höchste bidirektionale Informationsschiene des 16-stelligen Speichers. Demzufolge befindet sich die Information des niedrigsten Registerabschnitts des 16-stelligen Moduls nur an geradzahligen Adressen und die Information des höchsten Registerabschnitts des 16-stelligen Moduls nur an ungeradzahligen Adressen.
  • Ein Nachteil der bekannten Einrichtung besteht darin, daß der direkte Zugriff zum Speicher des 16-stelligen Mikroprozessorsystems von der Stellenzahl des Speichers abhängig ist und daß er fest an seine geradzahligen oder ungeradzahligen Adressengrenzen gebunden ist, da der Speicher des 16-stelligen Mikroprozessorsystems 16-stellig ist. Demzufolge befindet sich bei einem direkten Zugriff durch einen Bytesreihenfolgeaustausch die Information von den 8-stelligen Moduln nur an geradzahligen Adressen oder nur an ungeradzahligen Adressen, das heißt, die Information vom niedrigststelligen Registerabschnitt der 16-stelligen Moduln befindet sich nur an geradzahligen Adressen, während sich die Information vom höchststelligen Registerabschnitt der 16-stelligen Moduln nur an ungeradzahligen Adressen befindet.
  • Demzufolge ist es Aufgabe der Erfindung, eine Einrichtung zum Steuern des direkten Bytesreihenfolgezugriffs zum Speicher eines 16-stelligen Mikroprozessorsystems zu schaf fen, bei der der direkte Bytesreihenfolgezugriff von der Stellenzahl des Speichers unabhängig sein soll und nicht an seine geradzahligen oder ungeradzahligen Adressengrenzen gebunden ist.
  • Diese Aufgabe wird durch eine Einrichtung zum Steuern des direkten Bytesreihenfolgezugriffs zum Speicher eines 16-stelligen Mikroprozessorsystems gelöst, die ein 16-stelliges Mikroprozessorsystem enthält, dessen niedrigste bidirektionale Informationsschiene mit der niedrigsten bidirektionalen Informationsschiene des 16-stelligen Speichers und der 16-stelligen Moduln, mit den bidirektionalen Informationsschienen des 8-stelligen Speichers, der 8-stelligen Moduln und der 8-stelligen Steuerung für einen direkten Zugriff und mit der einen Hälfte der Informations-Eingänge und -ausgänge eines bidirektionalen Zwischen-Datenpuffers in Verbindung steht. Die höchste bidirektionale Informationsschiene des 16-stelligen Mikroprozessorsystems ist mit der höchsten bidirektionalen Informationsschiene des 16-stelligen Speichers und der 16-stelligen Moduln, mit den bidirektionalen Informationsschienen eines 8-stelligen Speichers und von 8-stelligen Moduln und mit der anderen Hälfte der Informations-Eingänge und -ausgänge des bidirektionalen Zwischen-Datenpuffers verbunden. Die Adressen-Ausgänge des 16-stelligen Mikroprozessorsystems stehen mit den Adressen-Ausgängen der 8-stelligen Steuerung für einen direkten Zugriff, mit den Adressen-Eingängen des 16-stelligen und der 8-stelligen Speicher, der 8-stelligen und der 16-stelligen Moduln und mit den Adressen-Eingängen der Einheit für die Bestimmung der Konfiguration in Verbindung. Der für die Anforderung zum Belegen des Mikroprozessorkanals vorgesehene Ausgang der 8-stelligen Steuerung für einen direkten Zugriff ist mit dem gleichnamigen Eingang des 16-stelligen Mikroprozessorsystems verbunden. Der für die Freigabe des Mikroprozessorkanals vorgesehene Ausgang des Mikroprozessorsystems steht mit dem gleichnamigen Eingang der Einheit für die Bestimmung der Konfiguration und mit dem gleichnamigen Eingang der 8-stelligen Steuerung für einen direkten Zugriff in Verbindung. Die für eine Bedienungsanforderung vorgesehenen Eingänge der 8-stelligen Steuerung für einen direkten Zugriff sind an die gleichnamigen Aus- gänge der 8-stelligen und der 16-stelligen Moduln angeschlossen, während die für die Bestätigung der Anforderung vorgesehenen Ausgänge der 8-stelligen Steuerung für einen direkten Zugriff an die gleichnamigen Eingänge derselben 8-stelligen und 16-stelligen Moduln angeschlossen sind.
  • Der Ausgang für die Richtungsbestimmung und der Ausgang für die Umwandlung des Systems, die beide der Einheit für die Bestimmung der Konfiguration zugehören, stehen mit den gleichnamigen Eingängen des bidirektionalen Zwischen-Datenpuffers in Verbindung. Der für die Bestimmung der Anordnung des 8-stelligen Speichers vorgesehene Eingang der Einheit für die Bestimmung der Konfiguration steht mit dem gleichnamigen Ausgang der 8-stelligen Speicher in Verbindung. Der Ausgang für die Speicherart des 16-stelligen und der 8-stelligen Speicher sowie auch der Ausgang für die Bestimmung der Position des Moduls bei einem direkten Zugriff der 8-stelligen und der 16-stelligen Moduln sind mit den gleichnamigen Eingängen der Einheit für die Bestimmung der Konfiguration verbunden. Der für die Bestimmung der Austauschart vorgesehene Eingang der Einheit für die Bestimmung der Konfiguration ist an den gleichnamigen Eingang der 8-stelligen Steuerung für einen direkten Zugriff angeschlossen.
  • Die Einheit für die Bestimmung der Konfiguration enthält eine Verriegelungsschaltung, eine Schaltung für das Erkennen der Anordnung des Speichers, eine Schaltung für die Umwandlung des Systems und eine Schaltung für die Bestimmung der Richtung. Der Eingang für die Speicherart, der Eingang für die Bestimmung der Anordnung des 8-stelligen Speichers und der Eingang für die Bestimmung der Position des Moduls beim direkten Zugriff, die der Einheit für die Bestimmung der Konfiguration zugehören, sind Informations-Eingänge der Verriegelungsschaltung. Der für die Freigabe des Mikroprozessorkanals vorgesehene Eingang der Einheit für die Bestimmung der Konfiguration ist der Umschaltein- gang der Schaltung für das Erkennen der Anordnung des Speichers und der Steuereingang der Verriegelungsschaltung.
  • Der Ausgang für das Definieren ders 16-stelligen Speichers und der Ausgang für das Definieren des 8-stelligen Speichers, die beide der Verriegelungsschaltung zugehören, stehen mit den gleichnamigen Eingängen der Schaltung für das Erkennen der Anordnung des Speichers in Verbindung, deren Informationseingang der Adressen-Eingang der Einheit für die Bestimmung der Konfiguration ist. Der für eine Freigabe vorgesehene Ausgang der Schaltung für das Erkennen der Anordnung des Speichers ist an die gleichnamigen Eingänge der Schaltung für die Umwandlung des Systems und der Schaltung für die Bestimmung der Richtung angeschlossen. Der für das Definieren des Moduls vorgesehene Ausgang der Verriegelungsschaltung ist mit den gleichnamigen Eingängen der Schaltung für die Umwandlung des Systems und der Schaltung für die Richtungsbestimmung verbunden. Der für das Einschalten der Schaltung für die Richtungsbestimmung vorgesehene Ausgang der Schaltung für die Umwandlung des Systems steht in Verbindung mit dem gleichnamigen Eingang der Schaltung für die Richtungsbestimmung, deren Ausgang für das Einschalten der Schaltung für die Umwandlung des Systems an den gleichnamigen Eingang der Schaltung für die Umwandlung des Systems angeschlossen ist. Der für die Bestimmung der Aüstauschartvorgesehene Eingang der Einheit für die Bestimmung der Konfiguration ist der Informationseingang der Schaltung für die Richtungsbestimmung, deren Steuerausgang der für die Richtungsbestimmung vorgesehene Ausgang der Einheit für die Bestimmung der Konfiguration ist. Der Steuerausgang der Schaltung für die Umwandlung des Systems ist der für die Umwandlung des Systems vorgesehene Ausgang der Einheit für die Bestimmung der Konfiguration.
  • Die Vorteile der Erfindung bestehen darin, daß der direkte Bytesreihenfolgezugriff zum Speicher des 16-stelligen Mikroprozessorsystems unabhängig von der Stellenzahl des Speichers ist und daß er nicht an seine geradzahligen oder ungeradzahligen Adressengrenzen gebunden ist.
  • Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigen: Fig. 1 ein Blockschaltbild der Einrichtung für die Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16-stelligen Mikroprozessorsystems und Fig. 2 ein Blockschaltbild der Einheit für die Bestimmung der Konfiguration.
  • Die Einrichtung für die Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16-stelligen Mikroprozessorsystems (Fig. 1) enthält ein 16-stelliges Mikroprozessorsystem 1, dessen niedrigststellige bidirektionale Informationsschiene 16 mit der niedrigststelligen bidirektionalen Informationsschiene des 16-stelligen Speichers 5 und der 16-stelligen Moduln 8, mit den bidirektionalen Informationsschienen des 8-stelligen Speichers 33, der 8-stelligen Moduln 6 und einer 8-stelligen Steuerung 2 für einen direkten Zugriff und mit der einen Hälfte der Informationseingänge und -ausgänge eines bidirektionalen Zwischen-Datenpuffers 3 in Verbindung steht. Die höchststellige bidirektionale Informationsschiene 17 des 16-stelligen Mikroprozessorsystems 1 ist mit der höchststelligen bidirektionalen Infirmationsschiene des 16-stelligen Speichers 5 und der 16-stelligen Moduln, mit der bidirektionalen Informationsschiene des 8-stelligen Speichers 34 und der 8-stelligen Moduln 7 und mit der anderen Hälfte der Informationseingänge und -ausgänge des bidirektionalen Zwischen-Datenpuffers 3 verbunden. Die Adressen-Ausgänge 18 des 16-stelligen Mikroprozessorsystems 1 stehen in Verbindung mit den Adressen-Ausgängen der 8-stelligen Steuerung 2 für einen direkten Zugriff, mit den Adressen-Eingängen des 16-stelligen Speichers 5, des ersten und des zweiten 8-stelligen Speichers 33 und 34, mit den Adressen-Eingängen der 8-stelligen Moduln 6 und 7 und der 16-stelligen Moduln und mit den Adressen-Eingängen 15 einer Einheit 4 für die Bestimmung der Konfiguration. Der für die Anforderung zum Belegen des Mikroprozessorkanals vorgesehene Ausgang 25 der 8-stelligen Steuerung 2 für einen direkten Zugriff ist an den gleichnamigen Eingang des 16-stelligen Mikroprozessorsystems 1 angeschlossen. Der für die Freigabe des Mikroprozessorkanals vorgesehene Ausgang 14 des Mikroprozessorsystems 1 steht mit dem gleichnamigen Eingang der Einheit 4 für die Bestimmung der Konfiguration und mit dem gleichnamigen Eingang der 8-stelligen Steuerung 2 für den direkten Zugriff in Verbindung. Die für die Bedienungsanforderung vorgesehenen Eingänge 19 der Steuerung 2 stehen mit den gleichnamigen Ausgängen der 8-stelligen Moduln 6 und 7 und der 16-stelligen Moduln 8 in Verbindung, während die für die Bestätigung der Anforderungen vorgesehenen Ausgänge 20 der 8-stelligen Steuerung 2 einen direkten Zugriff mit den gleichnamigen Eingängen derselben 8-stelligen Moduln 6 und 7 und der 16-stelligen Moduln 8 in Verbindung stehen. Der Ausgang 9 für die Richtungsbestimmung und der Ausgang für die Umwandlung des Systems, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, sind an die gleichnamigen Eingänge des bidirektionalen Zwischen-Datenpuffers 3 angeschlossen. Der Eingang 12 für die Bestimmung der Anordnung des 8-stelligen Speichers ist mit dem gleichnamigen Ausgang der 8-stelligen Speicher 33 und 34 verbunden. Der für die Speicherart vorgesehene Ausgang 11 der 8-stelligen Speicher 33 und 34 und des 16-stelligen Speichers 5 und der für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff vorgesehene Ausgang 13 der 8-stelligen Moduln 6 und 7 und der 16-stelligen Moduln 8 sind an die gleichnamigen Eingänge der Einheit 4 für die Bestimmung der Konfiguration angeschlossen. Der für die Bestimmung der Austauschart vorgesehene Eingang 26 der Einheit 4 ist mit dem gleichnamigen Ausgang der 8-stelligen Steuerung 2 für einen direkten Zugriff verbunden.
  • Die Einheit 4 für die Bestimmung der Konfiguration (Fig. 2) enthält eine Verriegelungsschaltung 21, eine Schaltung 22 für das Erkennen der Anordnung des Speichers, eine Schaltung 23 für die Umwandlung des Systems und eine Schaltung 24 für die Richtungsbestimmung. Der Eingang 11 für die Speicherart, der Eingang 12 für die Bestimmung der Anordnung des 8-stelligen Speichers und der Eingang 13 für die Bestimmung der Anordnung des Moduls beim direkten Zugriff, die der Einheit 4 für die Bestimmung der Konfiguration zugehören, stellen Informations-Eingänge der Regelungsschaltung 21 dar. Der für die Freigabe des Mikroprozessorkanals vorgesehene Eingang 14 der Einheit 4 für die Bestimmung der Konfiguration stellt den Umschalt-Eingang der Schaltung 22 für das Erkennen der Anordnung des Speichers und den Steuereingang der Verriegelungsschaltung 21 dar, deren Ausgang 27 für das Definieren des 16-stelligen Speichers und deren Ausgang 28 für das Definieren des 8-stelligen Speichers mit den gleichnamigen Eingängen der Schaltung 22 für das Erkennen der Anordnung des Speichers verbunden sind. Der Informationseingang der Schaltung 22 für das Erkennen der Anordnung des Speichers entspricht dem Adressen-Eingang 15 der Einheit 4 für die Bestimmung der Konfiguration. Der für eine Freigabe vorgesehene Ausgang 30 der Schaltung 22 für das Erkennen der Anordnung des Speichers steht mit den gleichnamigen Eingängen der Schaltung 23 für die Umwandlung des Systems und der Schaltung 24 für die Richtungsbestimmung in Verbindung. Der für das Definieren des Moduls vorgesehene Ausgang 29 der Verriegelungsschaltung 21 ist mit den gleichnamigen Eingängen der Schaltung 23 für die Umwandlung des Systems und der Schaltung 24 für die Richtungsbestimmung verbunden. Der für das Einschalten der Schaltung 24 für die Richtungsbestimmung vorgesehene Ausgang 31 der Schaltung 23 für die Umwandlung des Systems ist an den gleichnamigen Eingang der Schaltung 24 für die Richtungsbestimmung angeschlossen. Der für das Einschalten der Schaltung 23 für die Umwandlung des Systems vorgesehene Ausgang 32 der Schaltung 24 für die Richtungsbestimmung ist mit dem gleichnamigen Eingang der Schaltung 23 für die Umwandlung des Systems verbunden. Der für die Bestimmung der Austauschweise vorgesehene Eingang 26 der Einheit 4 für die Bestimmung der Konfiguration stellt den Informations-Eingang der Schaltung 24 für die Richtungsbestimmung dar. Der Steuerausgang der Schaltung 24 für die Richtungsbestimmung stellt den Ausgang 9 für die Richtungsbestimmung der Einheit 4 für die Bestimmung der Konfiguration dar. Der Steuerausgang des Schaltung 23 für die Umwandlung des Systems stellt den für die Umwandlung des Systems vorgesehenen Ausgang 10 der Einheit 4 für die Bestimmung der Konfiguration dar.
  • Die Funktionsweise der Einrichtung zur Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16-stelligen Mikroprozessorsystems ist erfindungsgemäß die folgende.
  • Wenn ein 8-stelliger Modul 6 und 7 oder ein 16-stelliger Modul 8 eine Bedienungsanforderung 19 stellt, wird diese von der 8-stelligen Steuerung 2 für einen direkten Zugriff empfangen, wodurch der Eingang 25 für eine Anforderung zum Belegen des Mikroprozessorkanals des 16-stelligen Mikroprozessorsystems 1 aktiviert wird. Das Mikroprozessorsystem 1 gibt bei erster Gelegenheit den Mikroprozessorkanal frei, indem es den für die Freigabe des Mikroprozessorkanals vorgesehenen Eingang 14 der 8-stelligen Steuerung 2 für einen direkten Zugriff aktiviert, welche wiederum den Eingang 20 für die Bestätigung der Anforderung des entsprechenden Moduls aktiviert. Bei der Durchführung des Informationsaustausches bei einem direkten Zugriff adressiert die 8-stellige Steuerung 2 für den direkten Zugriff die entsprechende Speicherzelle mit der der 8-stellige Modul 6 und 7 oder der 16-stellige Modul 8 Informationen austauscht. Beim direkten Zugriff werden der Eingang 11 für die Speicherart, de..- Eingang 12 für die Bestimmung der Anordnung des 8-stelligen Speichers und der Eingang 13 für die Bestimmung der Anordnung des Moduls beim direkten Zugriff, die der Einheit 4 für das Bestimmen der Konfiguration zugehören, aktiviert, welche wiederum in Abhängigkeit von deren Zuständen ihren Ausgang 10 für die Umwandlung des Systems und ihren Ausgang 9 für die Richtungsbestimmung aktiviert. Demzufolge wandelt der bidirektionale Zwischen-Datenpuffer 3 das 16-stellige Mikrorpozessorsystem in ein 8-stelliges Mikroprozessorsystem um, wobei dieser in geeigneter Weise die niedrigststellige und die höchststellige bidirektionale Informationsschiene 16, 17 verbindet. Die Einheit 4 für die Bestimmung der Konfiguration wird immer dann angeschlossen, wenn der für die Freigabe des Mikroprozessorkanals vorgesehene Ausgang 14 des 16-stelligen Mikroprozessorsystems 1 aktiviert wird.
  • Wenn die Bedienungsanforderung 19 vom 8-stelligen Modul 6 gestellt wird und die von der 8-stelligen Steuerung 2 für einen direkten Zugriff adressierte Speicherzelle dem 8-stelligen Speicher 33 zugehört, werden der Eingang für die Speicherart 11, der Eingang 12 für die Bestimmung der Anordnung des 8-stelligen Speichers und der Eingang 13 für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff, die der Einheit 4 für die Bestimmung der Konfiguration zugehören, nicht aktiviert. Demzufolge werden der Ausgang 10 für die Umwandlung des Systems und der Ausgang 9 für die Richtungsbestimmung nicht aktiviert und die Information wird über die niedrigststellige bidirektionale Informationsschiene 16 ausgetauscht.
  • Wenn die Bedienungsanforderung 19 von einem 8-stelligen Modul 6 gestellt wird und die von der 8-stelligen Steuerung 2 für einen direkten Zugriff adressierte Speicherzelle dem 8-stelligen Speicher 34 zugehört, wird der für die Bestim- mung der Anordnung des 8-stelligen Speichers vorgesehene Eingang 12 der Einheit 4 für die Bestimmung der Konfiguration aktiviert. Dies führt zur Aktivierung des für das Definieren des #8-stelligen Speichers vorgesehenen Ausgangs 28 der Verriegelungsschaltung 21, was die Schaltung 22 für das Erkennen der Anordnung des Speichers in Betrieb setzt, wobei ihr Ausgang 30 für die Umwandlung aktiviert wird.
  • Die Schaltung 23 für die Umwandlung des Systems aktiviert ihren Ausgang 31 für die Einschaltung der Schaltung 24 für die Richtungsbestimmung. Die Schaltung 24 für die Richtungsbestimmung überwacht den Zustand am Eingang 26 für die Bestimmung der Austauschweise und aktiviert ihren Ausgang 32 für das Einschalten der Schaltung 23 für die Umwandlung des Systems und ihren Ausgang 9 für die Richtungsbestimmung. Demzufolge aktiviert die Schaltung 23 für die Umwandlung des Systems ihren Ausgang 10 für die Umwandlung des Systems, was zum Ansprechen des bidirektionalen Zwischen-Datenpuffers 3 in einer bestimmten Richtung führt. Auf diese Weise wird der Informationsaustausch zwischen dem 8-stelligen Modul 6 und dem 8-stelligen Speicher 34 ermöglicht.
  • Wenn eine Bedienungsanforderung 19 vom 8-stelligen Modul 6 gestellt wird und die von der 8-stelligen Steuerung 2 für einen direkten Zugriff andressierte Speicherzelle dem 16-stelligen Speicher 5 zugehört, wird der für die Speicherart vorgesehene Eingang 11 der Einheit 4 für die Bestimmung der Konfiguration aktiviert. Dies führt zur Aktivierung des zum Definieren des 16-stelligen Speichers vorgesehenen Ausgangs 27 der Verriegelungsschaltung 2.1. Die Schaltung 22 für das Erkennen der Anordnung des Speichers prüft den Zustand des Adressen-Eingangs 15 und wenn dieser Eingang zeigt, daß die adressierte Speicherzelle des 16-stelligen-Speichers eine geradzahlige Adresse aufweist, wird der Ausgang 30 für die Umwandlung nicht aktiviert.
  • Demzufolge werden auch der Ausgang 10 für die Umwandlung des Systems und der Ausgang 9 für die Richtungsbestimmung, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, nicht aktiviert. Der Informationsaustausch wird über die niedrigststellige bidirektionale Informationsschiene 16 durchgeführt. Wenn der Adresseneingang 15 der Schaltung 22 für das Erkennen der Anordnung des Speichers zeigt, daß eine Speicherzelle vom 16-stelligen Speicher 5 mit ungeradzahliger Adresse adressiert ist, wird der Ausgang 30 für die Umwandlung aktiviert. Demzufolge werden auch der Ausgang 9 für die Richtungsbestimmung und der Ausgang 10 für die Umwandlung des Systems, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, aktiviert und der Informationsaustausch wird über den bidirektionalen Zwischen-Datenpuffer 3 realisiert.
  • Wenn das 8-stellige Modul 7 die Bedienungsanforderung 19 stellt und die von der 8-stelligen Steuerung 2 für einen direkten Zugriff adressierte Speicherzelle dem 8-stelligen Speicher 33 zugehört, wird der Eingang 13 für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff, der der Einheit 4 für die Bestimmung der Konfiguration zugehört, aktiviert. Dies führt zur Aktivierung des Ausgangs 29 für das Definieren des Moduls, der der Verriegelungsschaltung 21 zugehört, wodurch die Schaltung 23 für die Umwandlung des Systems in Betrieb gesetzt wird. Diese aktiviert ihren Ausgang 32 für das Einschalten der Schaltung 24 für die Richtungsbestimmung, der die Schaltung 24 für die Richtungsbestimmung betätigt. Die Schaltung 24 für die Richtungsbestimmung prüft den Zustand des Eingangs 26 für die Bestimmung der Austauschweise und aktiviert ihren Ausgang 32 für das Einschalten der Schaltung 23 für die Umwandlung des Systems und den Ausgang 9 für die Richtungsbestimmung. Demzufolge aktiviert die Schaltung 23 für die Umwandlung des Systems ihren Ausgang 10 für die Umwandlung des Systems, was zum Ansprechen des bidirektionalen Zwischen-Datenpuffers 3 in einer bestimmten Richtung führt.
  • Auf die Weise kommt der Informationsaustausch zwischen dem 8-ste1ligen Modul 7 und dem 8-stelligen Speicher 33 über den bidirektionalen Zwischen-Datenpuffer 3 zustande.
  • Wenn durch das 8-stellige Modul 7 eine Bedienungsanforderung 19 gestellt wird und die von der 8-stelligen Steuerung 2 für einen direkten Zugriff adressierte Speicherzelle dem 8-stelligen Speicher 34 zugehört, werden der Eingang 13 für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff und der Eingang 12 für die Bestimmung der Anordnung des 8-stelligen Speichers, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, aktiviert.
  • Dies führt zur Aktivierung des Ausgangs 29 für das Definieren des Moduls und des Ausgangs 28 für das Definieren des 8-stelligen Speichers, die beide der Verriegelungsschaltung 21 zugehören, wodurch die Schaltung 22 für das Erkennen der Anordnung des Speichers in Betrieb gesetzt und ihr Ausgang 30 für die Umwandlung aktiviert wird. Die Schaltung 23 für die Umwandlung des Systems nimmt dabei keine Aktivierung ihres Ausganges 10 vor. Ebenso aktiviert die Schaltung 24 für die Richtungsbestimmung ihren Ausgang 9 nicht. Auf diese Weise kommt der Informationsaustausch zwischen dem 8-stelligen Modul 7 und dem 8-stelligen Speicher 34 über die höchststellige bidirektionale Informationsschiene 17 zustande.
  • Wenn die Bedienungsanforderung 19 vom 8-stelligen Modul 7 gestellt wird und die von der 8-stelligen Steuerung 2 für einen direkten Zugriff adressierte Speicherzelle dem 16-stelligen Speicher 5 zugehört, werden der Eingang 11 für die Speicherart und der Eingang für die Bestimmung der Anordnung des Moduls beim direkten Zugriff, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, aktiviert. Dies führt zur Aktivierung des Ausgangs 27 für das Definieren des 16-stelligen Speichers und des Ausgangs 29 für das Definieren des Moduls, die beide der Verriege- lungsschaltung 21 zugehören. Die Schaltung 22 für das Erkennen der Anordnung des Speichers prüft den Zustand an ihrem Adressen-Eingang 15. Zeigt der Zustand des Adressen-Eingangs 15, daß die adressierte Speicherzelle des 16-stelligen Speichers 5 eine ungeradzahlige Adresse aufweist, so wird der Ausgang 30 für die Umwandlung aktiviert, der Ausgang 9 für die Richtungsbestimmung und der Ausgang 10 für die Umwandlung des Systems, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, werden jedoch nicht aktiviert, wobei der InfOrmationsaustausch über die höchststellige bidirektionale Informationsschiene 17 zustandekommt. Wenn der Adressen-Eingang 15 der Schaltung 22 für das Erkennen der Anordnung des Speichers zeigt, daß eine Speicherzelle vom 16-stelligen Speicher 5 mit einer geradzahligen Adresse adressiert ist, wird der Ausgang 30 für die Umwandlung nicht aktiviert. Es werden aber der Ausgang 10 für die Umwandlung des Systems und der Ausgang 9 für die Richtungsbestimmung, die beide der Einheit 4 für die Bestimmung der Konfiguration zugehören, aktiviert, wobei der Informationsaustausch über den bidirektionalen Zwischen-Datenpuffer 3 zustandekommt.
  • Wenn eine Bedienungsanforderung 19 von einem 16-stelligen Modul 8 gestellt wird, und zwar in Abhängigkeit davon, ob der Informationsaustausch über den niedrigststelligen Abschnitt der 16-stelligen Register des Moduls oder über den höchststelligen Abschnitt derselben vollbracht wird, ist die Funktionsweise der des 8-stelligen Moduls 6 bzw. des 8-stelligen Moduls 7 äquivalent.

Claims (1)

  1. EINRICHTUNG ZUM STEUERN DES DIREKTEN BYTESREIHENFOLGE-ZUGRIFFS ZU EINEM SPEICHER EINES 16-STELLIGEN MI KROPROZESSORSYSTEMS Patentansprüche 1. Einrichtung zum Steuern des direkten Bytesreihenfolgezugriffs zu einem Speicher eines 16-stelligen Mikroprozessorsystems, die ein 16-stelliges Mikroprozessorsystem enthält, dessen niedrigststellige bidirektionale Informationsschiene mit der niedrigststelligen bidirketionalen Informationsschiene des 16-stelligen Speichers und der 16-stelligen Moduln und mit den bidirektionalen Informationsschienen des 8-stelligen Speichers, der 8-stelligen Moduln und der 8-stelligen Steuerung für einen direkten Zugriff in Verbindung steht, und dessen höchststellige bidirektionale Informationsschiene mit der höchststelligen bidirektionalen Informationsschiene des 16-stelligen Speichers und der 16-stelligen Moduln und mit der bidirektionalen Informationsschiene des 8-stelligen Speichers und der 8-stelligen Moduln verbunden ist, und dessen Adressen-Ausgänge mit den Adressen-Ausgängen der 8-stelligen Steuerung für einen direkten Zugriff, mit den Adressen-Eingängen des 16-stelligen Speichers, der 8-stelligen Speicher, der 16-stelligen und der 8-stelligen Moduln in Verbindung stehen, wobei der für die Anforderung zum Belegen des Mikroprozessorkanals vorgesehene Ausgang der 8-stelligen Steuerung für einen direkten Zugriff an den gleichnamigen Eingang des 16-stelligen Mikroprozessorsystems angeschlossen.
    ist, dessen Ausgang für die Freigabe des Mikroprozessorkanals mit dem gleichnamigen Eingang der 8-stelligen Steuerung für einen direkten Zugriff verbunden ist, wobei die für die Bedienungsanforderung vorgesehenen Eingänge der 8-stelligen Steuerung für einen direkten Zugriff mit den gleichnamigen Ausgängen der 16-stelligen und der 8-stelligen Moduln in Verbindung stehen und wobei die für die Bestätigung der Anforderung vorgesehenen Ausgänge der 8-stelligen Steuerung an die gleichnamigen Eingänge derselben 16-stelligen und 8-stelligen Moduln angeschlossen sind, dadurch g e k e n n -z e i c h n e t, daß die niedrigststellige bidirektionale Informationsschiene (16) des 16-stelligen Mikroprozessorsystems (1) mit der einen Hälfte der Informationseingänge und -ausgänge eines bidirektionalen Zwischen-Datenpuffers (3) in Verbindung steht, daß die höchststellige bidirektionale Informationsschiene (17) des 16-stelligen Mikroprozessorsystems (1) mit der anderen Hälfte der Informationseingänge und -ausgänge des bidirektionalen Zwischen-Datenpuffers (3) verbunden ist, daß die Adressen-Ausgänge (18) des 16-stelligen Mikroprozessorsystems (1) an den Adresseneingang (15) einer Einheit (4) für die Bestimmung der Konfiguration angeschlossen sind, deren Eingang (14) für die Freigabe des Mikroprozessorkanals mit dem gleichnamigen Ausgang des Mikroprozessorsystems (1) verbunden ist, daß ein für die Bestimmung der Austauschweise vorgesehener Eingang (26) der Einheit (4) für die Bestimmung der Konfiguration an die 8-stellige Steuerung (2) für einen direkten Zugriff angeschlossen ist, daß ein für die Speicherart vorgesehener Eingang (11) der Einheit (4) für die Bestimmung der Konfiguration mit den gleichnamigen Ausgängen des 16-stelligen Speichers (5) und der 8-stelligen Speicher (33, 34) verbunden ist, daß ein für die Bestimmung der Anordnung des 8-stelligen Speichers vorgesehener Eingang (12) der Einheit (4) für die Bestimmung der Konfiguration in Verbindung mit den gleichnamigen Ausgängen der 8-stelligen Speicher (33, 34) steht, daß ein für das Erkennen der Anordnung der Moduln bei einem direkten Zugriff vorgesehener Eingang (13) der Einheit (4j für die Bestimmung der Konfiguration an die gleichnamigen Ausgänge der 8-stelligen Moduln (6, 7) und der 16-stelligen Moduln (8) angeschlossen ist, und daß ein Ausgang (10) für die Umwandlung des Systems und ein Ausgang (9) für die Richtungsbestimmung, die der Einheit (4) für die Bestimmung der Konfiguration zugehören, in Verbindung mit den gleichnamigen Eingängen des bidirektionalen Zwischen-Datenpuffers (3) stehen.
    Einrichtung nach Anspruch 1, dadurch g e k e n n -z e i c h n e t, daß die Einheit (4) für die Bestimmung der Konfiguration eine Verriegelungsschaltung (21), eine Schaltung (22) für das Erkennen der Anordnung des Speichers, eine Schaltung (23) für die Umwandlung des Systems und eine Schaltung (24) für die Richtungsbestimmung enthält, wobei der Eingang (11) für die Speicherart, der Eingang (12) für die Bestimmung der Anordnung des 8-stelligen Speichers und der Eingang (13) für die Bestimmung der Anordnung des Moduls beim direkten Zugriff, die der Einheit (4) für die Bestimmung der Konfiguration zugehören, Informations-Eingänge der Verriegelungsschaltung (21) sind, daß der für die Freigabe des Mikroprozessorkanals vorgesehene Eingang (14) der Einheit (4) für die Bestimmung der Konfiguration ein Umschalteingang der Schaltung (22) für das Erkennen der Anordnung des Speichers und ein Steuereingang der Verriegelungsschaltung (21) ist, daß der für das Definieren des 16-stelligen Speichers vorgesehene Ausgang (27) und der für das Definieren des 8-stelligen Speichers vorgesehene Ausgang (28), die der Verriegelungsschaltung (21) zugehören, an die gleichnamigen Eingänge der Schaltung (22) für das Erkennen der Anordnung des Speichers angeschlossen sind, daß ein Informationseingang der Schaltung (22) für das Erkennen der Anordnung des Speichers der Adressen-Eingang (15) der Einheit #(4) für die Bestimmung der Konfiguration ist, daß der Ausgang (30) der Schaltung (22) für das Erkennen der Anordnung des Speichers mit den gleichnamigen Eingängen der Schaltung (23) für die Umwandlung des Systems und der Schaltung (24) für die Richtungsbestimmung in Verbindung steht, daß der für das Definieren des Moduls vorgesehene Ausgang (29) der Verriegelungsschaltung (21) mit den gleichnamigen Eingängen der Schaltung (23) für die Umwandlung des Systems und der Schaltung (24) für die Richtungsbestimmung verbunden ist, daß der für das Einschalten der Schaltung für die Umwandlung des Systems vorgesehene Ausgang (32) der Schaltung (24) an den gleichnamigen Eingang der Schaltung (23) für die Umwandlung des Systems angeschlossen ist, deren Ausgang (31) für das Einschalten der Schaltung für die Richtungsbestimmung mit dem gleichnamigen Eingang der Schaltung (24) für die Bestimmung der Richtung verbunden ist, daß der Informations-Eingang der Schaltung (24) für die Richtungsbestimmung der für die Bestimmung der Austauschweise vorgesehene Eingang (26) der Einheit (4) für die Bestimmung der Konfiguration ist, daß der Ausgang (9) für die Bestimmung der Richtung der Einheit (4) ein Steuerausgang der Schaltung (24) für die Richtungsbestimmung ist und daß der für die Umwandlung des Systems vorgesehene Ausgang (10) der Einheit (4) für die Bestimmung der Konfiguration ein Steuerausgang der Schaltung (23) für die Umwandlung des Systems ist.
DE19863614612 1985-04-30 1986-04-30 Inrichtung zum steuern des direkten bytesreihenfolgezugriffs zu einem speicher eines 16-stelligen mikroprozessorsystems Withdrawn DE3614612A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BG7002685A BG44841A1 (de) 1985-04-30 1985-04-30

Publications (1)

Publication Number Publication Date
DE3614612A1 true DE3614612A1 (de) 1986-10-30

Family

ID=3915565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863614612 Withdrawn DE3614612A1 (de) 1985-04-30 1986-04-30 Inrichtung zum steuern des direkten bytesreihenfolgezugriffs zu einem speicher eines 16-stelligen mikroprozessorsystems

Country Status (4)

Country Link
BG (1) BG44841A1 (de)
DD (1) DD271438A7 (de)
DE (1) DE3614612A1 (de)
HU (1) HUT41147A (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0313064A2 (de) * 1987-10-23 1989-04-26 Digital Equipment Corporation Steuerungsschema für einen Busdatenweg
US4831514A (en) * 1986-02-14 1989-05-16 Dso "Izot" Method and device for connecting a 16-bit microprocessor to 8-bit modules
EP0358449A2 (de) * 1988-09-09 1990-03-14 Compaq Computer Corporation Rechnerschnittstelle mit Masterfähigkeiten mit mehreren Wortbreiten
EP0358448A2 (de) * 1988-09-09 1990-03-14 Compaq Computer Corporation Rechnersystem mit Hochgeschwindigkeitsdatenübertragungsfähigkeiten
EP0407669A2 (de) * 1989-07-10 1991-01-16 Compaq Computer Corporation Computersystem mit vereinfachten Masteranforderungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Firmenschrift der Fa. Intel Corp., The 8086 Family Ufer's Manual, Okt. 1979,S.A 176 bis A 191 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831514A (en) * 1986-02-14 1989-05-16 Dso "Izot" Method and device for connecting a 16-bit microprocessor to 8-bit modules
EP0313064A2 (de) * 1987-10-23 1989-04-26 Digital Equipment Corporation Steuerungsschema für einen Busdatenweg
EP0313064A3 (de) * 1987-10-23 1990-09-26 Digital Equipment Corporation Steuerungsschema für einen Busdatenweg
EP0358449A2 (de) * 1988-09-09 1990-03-14 Compaq Computer Corporation Rechnerschnittstelle mit Masterfähigkeiten mit mehreren Wortbreiten
EP0358448A2 (de) * 1988-09-09 1990-03-14 Compaq Computer Corporation Rechnersystem mit Hochgeschwindigkeitsdatenübertragungsfähigkeiten
EP0358449A3 (en) * 1988-09-09 1990-11-07 Compaq Computer Corporation Multiple word size computer interface with master capabilities
EP0358448A3 (de) * 1988-09-09 1991-10-16 Compaq Computer Corporation Rechnersystem mit Hochgeschwindigkeitsdatenübertragungsfähigkeiten
EP0407669A2 (de) * 1989-07-10 1991-01-16 Compaq Computer Corporation Computersystem mit vereinfachten Masteranforderungen
EP0407669A3 (en) * 1989-07-10 1991-10-23 Compaq Computer Corporation Computer system with simplified master requirements

Also Published As

Publication number Publication date
DD271438A7 (de) 1989-09-06
HUT41147A (en) 1987-03-30
BG44841A1 (de) 1989-02-15

Similar Documents

Publication Publication Date Title
DE3300263C2 (de)
DE3545474A1 (de) Einrichtung zum verbinden von 8- und 16-stelligen moduln mit einem 16-stelligen mikroprozessorsystem
DE3807519C2 (de)
EP0579934A1 (de) Mehrprozessor-Computersystem
DE2317798A1 (de) Zeitvielfachkoppeleinrichtung
DE3710813A1 (de) Datenverarbeitungssystem sowie verfahren dafuer
DE3614612A1 (de) Inrichtung zum steuern des direkten bytesreihenfolgezugriffs zu einem speicher eines 16-stelligen mikroprozessorsystems
DE4026581C2 (de)
DE2431256A1 (de) Zeitvielfachvermittlungsstelle
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE4032044C2 (de) Ansteuerschaltungsanordnung für ein Datenverarbeitungssystem mit mehreren Bildschirmeinheiten
DE2612249C2 (de) Dupliziertes Zeitvielfachkoppelfeld
DE3139421A1 (de) Serielle ausgabeschaltung
WO1997022057A1 (de) Verfahren zur adresseinstellung an bussystemen mit paralleler verdrahtung und vorrichtung zur durchführung des verfahrens
DE2017879A1 (de) Speicher für sequentiellen Zugriff
DE2813721C2 (de) Schaltungsanordnung für eine indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage
DD301955A9 (de) Einrichtung fuer dynamisches Steuern der Austauschstellenzahl bei einem direkten Zugriff
EP0141984A2 (de) Multiprozessor-Zentralsteuereinheit eines Vermittlungssystems insbesondere Fernsprech-Vermittlungssystems
DE3001547C2 (de)
EP0513581B1 (de) Schaltungsanordnung für bidirektionalen Datentransfer
DE2025672A1 (de) Konfigurationsanzeiger fur periphere Einheiten in einer Datenverarbeitungsanlage
DE3427026C2 (de)
DE3104928C2 (de) Multi-Mikrorechneranlage mit direktem Speicherzugriff
DE3133433C2 (de) Rechnersystem
DE2555329C3 (de) Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee