DD286923A5 - Anordnung zur mehrkanaligen akustischen textausgabe - Google Patents

Abstract

Aufgabe der Erfindung ist es, eine mehrkanalige akustische Textausgabe signalformcodierter Sprachsignale aus dem Speicher eines Mikroprozessorsystems zu ermoeglichen. Die Erfindung soll beispielsweise bei der Langtextansage im Ansagedienst des Fernsprechwesens anwendbar sein und die Texte an eine digitale UEbertragungseinrichtung oder an eine Gruppe von Digi-tal-Analog-Wandlern ausgeben koennen. Erfindungsgemaesz wird die Aufgabe dadurch geloest, dasz die Mikroprozessorseite eines CHANGE-PAGE-Speichers, welcher als Ausgabeinterface dient, zyklisch mit gleichlangen Bloecken von Sprachdaten geladen wird. Nach der Seitenumschaltung des CHANGE-PAGE-Speichers werden die Sprachdaten entsprechend einem vorgegebene Impulsrahmen ausgegeben, waehrend die andere Speicherseite durch das Mikroprozessorsystem erneut geladen wird. Fig. 1{Textausgabe, mehrkanalig; 8-Bit-Rechner; Fernsprechen; Ansagedienst; CHANGE-PAGE-Speicher; Adressierung; Signalformcodierung; Speicherorganisation}

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung ermöglicht die gleichzeitige, parallele Wiedergabe mbiirerer, in digitalen Halbleiterspeichern abgelegter Texte unterschiedlicher Länge. Sie kann beispielsweise in einem mikrorechnergesteuertem Langtextansagegerät im Fernsprechwesen angewendet werden.

Eine Nutzung der Schaltungsanordnung in der digitalen Vermittlungstechnik als elektronischer Koppelpunkt ist ebenfalls möglich. Ohne zusätzliches Taktsystem kann die Schaltungsanordnung auch zum Datenaustausch zwischen Mikroprozessorsystemen verwendet werden.

Charakteristik des bekennten Stande» der Technik

In der aus DE-PS 3329770 bekannten Schaltungsanordnung worden ein oder mehrere PCM-codierte Ansagotexto in einem Halbleiterspeicher abgelegt, welcher durch einen Dualzähler angesteuert wird. Auf Grund dieser Speicheradressierung beginnt und endet die Wiedergabe aller Texte an gleichen Zeitpunkten. Nachteilig an dieser Anordnung ist die Anwendungsbeschränkung auf kurze oder gleichlango Texte. Bei großen Längendifferenzen werden Speicherbereiche nicht gemutzt und unzulässige Pausen troten bei der zyklischen Wiedergabe auf. Defekte Speicherbereiche können nicht ausgeblendet werden.

Aus der DE-OS 3308958 ist eine Einrichtung zur akustischen Textausgabe ersichtlich, welche mehrere digitalcodierte Texte an eine Gruppe von Digital-Analog-Wandlern ausgibt. Die Adreßinformation für die Halbleiterspeicher wird durch einen kaskadiorten Dualzähler erzeugt. Die Wiedergabe erfolgt im zeitmultiplexen Betrieb. Durch einen Umcodierer, der aus einom modifizierten Volladder besteht, wird die Information des Dualzählers umgewandelt und an die Adreßeingängo des Sprachspeichers weitergeleiiet. Für yroße Wiedergabekanalzahlen ist d'eses Verfahren ungeeignet, weil das multiploxe Einblenden tier Umcodierungsinformation einen hohen schaltungstechnischen Aufwand erfordert.

In der OE-PS 3148045 wird ein elektronischer Textgeber für die gleichzeitige Wiedergabe verschiedener Texte beschrieben. Nachteilig ist dat>>i die Beschränkung der Kanalwahl und die ausschließliche Nutzung von Festwertspeichern. Die verfügbare Summentextlänge Ist ebenfalls gering. Die Textenderkennung erfolgt durch ein Bitmuster im Sprachspeicher und erfordert zusatzliche Schaltungstechnik.

Alle bekannten technischen Lösungen haben den Nachteil, daß auf Grund der häufig variierenden Texte und Textlängen der Speicherraum nur uneffektiv genutzt wird. Bei mehrkanaligen Wiedergabegeräten, welche die Ansagetexte zyklisch ausgehen, treten durch den gleichzeitigen Beginn 8 Her Ansagen unzulässige Pteusen zwischen Textende und Textanfang auf. Die Dauer wird durch ein Textendekennzeichen am EnJe des längsten Textes oder durch das Speicherende bestimmt, wodurch viele Speicherplätze unbenutzt bleiben.

Viele Ansagetexte haben einen begrenzten Wortschatz, welcher auf Festwertspeichern abgelegt ist. Die bekannte Anwendung der Quellencodierung der Sprachinformation verringert den notwendigen Speicherraum erheblich. Die Decodierung eines derart verschlüsselten Sprachsignals erfordert für jeden Wiedergabekanal einen Signalprozessor, Einchipmikrorechner oder die Minimaikonfiguration eines Mikroprozessorsystems. Die Umcodierung eines eingelesenen signalformcodierten Signals in ein quellencodiertes Sprachsignal kann auf Grund des notwendigen Rechenaufwandes bis zum 200fachen Zeitaufwand der Textlänge benötigen. Für hochkanalige Wiedergabegeräte mit häufig wechselnden Texten ist deshalb die Quellencodierung des Sprachsignals wenig geeignet.

Ein weiterer Mangel besteht bei einigen technischen Lösungen in beschränkten Anschlußmögiichkeiten an elektronische oder elektromechanische Fernsprechvermittlungssysteme.

Ziel der Erfindung

Ziel der Erfindung ist die Schaffung einer Anordnung, mit der eine möglichst großen Anzahl von Wiedergabekanälen für signalformcodierte Texte bereitgesto'lt werden kann.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zu schaffen, die es gestattet, eine große Anzahl signalformcodierter Texte unterschiedlicher Textlänge an eine Vielzahl von Digital-Analog-Wandler oder Übertragungskanäle auszugeben. Die Art der Signalformcodierung soll unter der Bedingung, daß vor der Ausgabe keine Sprachdatenconvertierung durch das Betriebsprogramm erfolgt, frei wählbar sein. Daneben soll durch die erfindungsgemäße Lösung eine einfache Retreshorzeugung für dynamische RAM-Sprachspeicher geschaffen und eine bessere Speicherauslastung erreicht werden. Fehlerhafte Speichorzellen sollen durch das Programmsystem ausgeblendet werden können.

Erfindungsgemäß wird die Aufgabe gelöst durch eine Interfaceschaltung für ein Mikroprozessorsystem, mit dem mehrere signalformcodierte Texte an ein digitales Nachrichtensystem oder an eine Gruppe von Digital-Analog-Wandlern ausgegeben werden. Die Interfacebaugruppe ist als CHANGE-PAGE-RAM aufgebaut und besitzt zwei identische Spe.oherseiten. Zwei statische, byteorganisierte RAM-Schaltkreise dienen dabei als Speicherseiten. Je ein RAM-Speicher ist mit dem Daten-, Adreß- und Steuerbussystem des Mikrorechners verbunden. Der jeweils andere RAM-Speicher wird durch den internen Adreßgenerator, welcher aus Dualzählerri besteht, angesprochen und arboitot im READ-ONLY-Betrieb. Diü Adreßorganisation zwischen Adreßgenerator und RAM-Speicher entspricht den Bedingungen des parallelen oder seriellen Digital-Analog-Wandleranschlusses und dem Impulsrahmen der zeitmultiplexen Ausgabe

Die theoretisch erreichbare Wiedergabekanalzahl η errechnet sich nach folgender Gleichung:

f ν n= ——— f... Systemtaktfrequenz

v... Breite der Datentransferoperation in bit

b... Übertragungsrate je Wiedergabekanal in bit/s

k... Anzahl der Systemtakte je Datentransferoperation

Diese theoretisch erreichbare Kanalzahl ist auf Grund der notwendigen Operationen für Steuer-, Bibliothoks-, Bedien- und Anzeigefunktionen des Mikroprozessorsystem nicht zu verwirklichen und stellt einen absoluten Grenzwert dar. Jedem Wiodorgabek jnal ist auf jedem der beiden statischen RAM-Speicher ein gleich großer Speicherbereich zugeordnet. Die signalformcodierte Textinformation wurde zuvor außerhalb des CHANGE-PAGE-RAMs hintereinandorliegend in den Sprachspeicherbaugruppen, welche aus höchstintegrierten EPROM- oder dynamischen RAM-Schal'.kreisen aufgebaut sind, abgelegt. Das Funktionsprinzip der CHANGE-PAGE-Baugruppe beruht auf der Verschiebung der Sprachdatenblöcke aus den höchstinteg.-ierten Speichereinheiten auf die an das Mikroprozessorsystem angekoppelte Seite dos CHANGE-PAGE-RAM. Dieser Sprar.hdatfintransfer wird durch eine Verschiebeoperation des Mikroprozessors oder eines DMA-Bausteinj ausgeführt und kann bei dynamischen RAM-Sprachspeichern einen Refroshprozeß hervorrufen. Der Schaltungsaufwand für die dynamischen RAM-Sprachspeicherbaugruppen kann dadurch im Bereich der I AS/CAS-Steuerung erheblich verringert werden. Nach einer definierten Zeit worden Speicherseiten mit Hilfe von Multiploxern untereinander getauscht. Die Seite mit der aktuellen Sprachinformation ist an den internen Adreßgenerator angekoppelt und gibt die Sprachdaten entsprechend den durch din Verbindung Adreßgenerator-Speicherschaltkreis erzeugten Impulsrahmen an eine extern angeschlossene Einheit ius. Danach erfolgt eine Fückschaltung der Speicherseite vom Adreßgenerator- an das Mikrorechnerbussystem. Die mathematischen Zusammenhängo zwischen den einzelnen Zeit- und Frequenzbedingungen und Speichergrößon werden durch folgende Gleichungen dargestellt:

Sk= —— Sp... Speicherkapazität einer Seite des CHANGE-PAGE-RAM

tu= ~» - - Sk ... SpeicherkapazitSteinesWiedergabekanaleaufeinerSpeicherseite

^{b neb} b ... Bitrate je Wiedergabekanal

tu ... Zeit zwischen dem Seitenwechsel

Ausführungsbeisplel Die Erfindung soll anhand eines Beispiels zur Sprachdatenausgabe im PCM-32-lmpu!srahmen erläutert werden. Die

erfindungsgemäße Interfaceschaltung ist in einem Mikrorechnersystem mit einerzentralen Verarbeitungseinheit vom Typ U 880eingesetzt.

In den zugehörigen Zeichnuttgen zeigt

Fig. 1: das Blockschaltbild der Minimalkonfiguration eines Mikroprozessorsystem für die mehrkanalige Textwiedergabe Fig. 2: das Blockschaltbild des CHANGE-PAGE-Speichers.

Die erfindungsgemäße Anordnung in Fig. 2 besteht aus zwei statischen Schreib-Lese-Speichern RAM 1 und RAM 2, aus den Adroßmultiplexern MUX1 und MUX2. aus dem Flipflop DFF, den bidirektionalen Bustreibern BR1 bis BR4, den Schieberegistern SR1 und SR 2, dem Taktgenerator TG und dem Adreßzähler AZ. Auf die Darstellung der Steuerleitungen für den Richtungsbetrieb wurde verzichtet. Der Adreßbus AB des Mikrorechners ist mit den Eingängen A1 und A2 der Multiplexer MUX1 und MUX 2 verbunden. Die Adreßeingänge AE1 und AE 2 der statischen Schreib-Lese-Speicher RAM 1 und RAM 2 sind an die Ausgänge der Multiplexer MUX1 und MUX2 angeschlossen. Die Datenanschlüsse D1 und D2 der Speicher RAM 1 und RAM 2 sind über die Datenanschlüsse D3 bis D10 der vier bidirektionalen Bustreiber BR1 bis BR4 mit dem Datenbus DB des Mikrorechners und den EingängenDH und D12 der Schieberegister SR1 und SR2 verbunden. Der Taktgenerator TB liefert über seinen Ausgang TO den Grundtakt über die Verbindungsleitung an den Takteingang TE des Adreßzählers AZ. Der Ausgang GA1 des Adreßzählers ist mit den Eingängen B1 und B2 der Multiplexer MUX1 und MUX2

verbunden. Die Takteingänge T1 und T2 der Schieberegister SR1 und SR2 eind an den Ausgang GA1 des Adreßzählers AZangeschlossen.

Die Schieberegisterausgänge S01 und SO2 werden mit einer Gruppe von CODEC-Wandlerschaltkreisen oder mit Hilfe von Signalumseizorn an ein PCM-32-Übertragungssystem angeschlossen. Die in Fig.2 gezeigte Interfaceanordnung arbeitet im zyklischen Betrieb. Zwei statische 8-kByte-RAM-Schaltkreise werden als Speicherseiten verwendet. Jeder Übertragungskanal im PCM-32-System besitzt eine Bitrate von 64 kbit/s. Für jeden Wiedergabekanal ergibt sich damit ein Speicherraum von 256 Byte auf einer Speicherseite. Innerhalb der Umschaltezeit von

32 Millisekunden wordei 256 Byte der PCM-codierten Sprachinformation für joden der wiederzugebenden Texte durch einen

LOAD-INCREMENT-nCPtAT-Befehl des Mikroprozessors U880 oder durch sine DMA-Speichertransferoperation aus dem Sprachspeicher, welcher bis zu einigen Megabyte groß sein kann, in den Zwischenpuffern RAM 1 umgeladen. Nach Ablauf der Umladezeit gibt der Adreßgenerator AZ einen Übertragungsimpuls auf das Flipflop DFF, welches als einstufiger Frequenzteiler

arbeitet und seinen Informationsgehalt negiert.

Durch das Kippen dioses Flipflops werden die Bussysteme der gesamten Anordnung mit Hilfe der Multiplexer MUX1 undMUX2

umgeschaltet.

Ohne Verlust des Speicherinhaltes wird der RAM 1 vom Mikroprozessorbussystem getrennt und mit dom Adreßgoneratorsystem

verbunden. Der inverse Vorgang läuft gleichzeitig beim Zwischenspeicher RAM 2 ab.

Als Adreßzähler werden integrierte mehrstufige synchrono Binärzähler zum Erreichen einer hohen Schallgeschwindigkeit

verwendet. Die niedrigste Zählstufe steuert die Serioaüsiorung der byteweisen Sprachdaten in den Schieberegi stern SR1 und

SR2. Die höheren Zählstufen sind über den Multiplexer MUX1 mit den Adroßeingängen des RAM1 verbunden. RAM1 arbeitet

im READ-ONLY-Betrieb und gibt die PCM-codierto Sprachinformation entsprechend der Impulsrahmenbedingiinpen über denbidirektionalen Bustreiber BR1 an das Schieberegister SR1 weiter.

Die Zuordnung der Binärzählerausgänge mit den Adroßeingängen des Zwischenspeichers RAM 1 garantiert die Impulsrahmenbedingungen und ist in nachfolgender Tabelle aufgelistet.

Adreßbitdes	Zählstufe des	f/kHz
Zwischenspeichers	Adreßgenerators	4
RAM 1,RAM 2	8	2
0	9	1
1	10	0,5
2	11	0,25
3	12	0,125
4	13	0,0625
5	14	0,03125
6	15	128
7	3
8

Adreßbitdes Zwischenspeichers RAM 1,RAM 2

Zählstufe des Adreßgenerators

I f/kHz

9	4	64
10	5	32
11	6	I 16
12	7	8
SR1.SR2	0	2048
DFF -	16	0,015625

Claims (6)

1. Anordnung zur mehrkanaligen akustischen Text&usgabe, dadurch gekennzeichnet, daß ein Mikroprozessorsystem (MP), ein Sprachdatenspeichar (SDS), ein Programmspeicher (PS) und ein CHANGE-PAGE-Speicher (CPS) über ein Bussystem, bestehend aus Adreß-, Steuer- und Datenbus miteinander veibunden sind, wobei auf der CHANöE-PAGE-Speichereinheit der Adreßbus (AB) mit Eingängen (A 1, A2) von Multiplexern (MUX 1, MUX2) verbunden ist, die Adreßeingänge (AE 1, AE2) von Zwischenspeichern (RAM1, RAM 2) an dieMultiplexerausgänge (Y 1, Y2) angeschlossen sind, die Datenbusanschlüsse (D 1, D2) der Zwischenspeicher (RAM 1, RAM 2) über die Anschlüsse (D3 bis D10) von bidirektionalen Bustreibern (BR 1 bis BR4) mit dem Datenbus (DB) und Eingängen (D 11, D12) von Schieberegistern (SR 1,SR2) verbunden sind, eine Verbindung zwischen dem Ausgang (TO) eines Taktgenerators (TG) und dem Takteingang (TE) eines Adreßzählers (AZ) besteht, der Ausgang (AG 1) des Adreßzählers mit den Takteingängen (T 1, T2) der Schichtregister (SR 1, SR2) verbunden ist, die Adreßeingänge (B 1, B2) der Multiplexer (MUX 1, MUX2) und der Takteingang (T) eines D-Flipflop (DFF) an die Mehrfachausgänge (GA2) des Adreßzählers (AZ) angeschlossen sind, die Ausgänge (Q 1, Q2) des D-Flipflop (DFF) durch die Verbindung mit den Steuereingängen (S 1, S2) der Multiplexer (MUX1, MUX2), den Freigabeeingängen (OE1, OE2) der Schieberegister (SR 1, SR2) und mit dem Informationseingang (D) des D-Flipflops (DFF) verbunden ist und die Ausgänge (SO 1, SO 2) mit dem Sprachdatenausgang SDA verkoppelt sind.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich eine Baugruppe (DMA) zum direkten Datenaustausch, die die Geschwindigkeit des Datentransfers erhöht und damit die erforderliche Rechenzeit des Mikroprozessors verringert bzw. eine Erhöhung der Wiedergabekanalzahl bewirkt, in das Bussystem eingefügt ist.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das D-Flipflop (DFF) durch ein JK-Flipflop ersetzt wird.

4. Anordnung nach Punkt 1, dadurch gekennzeichnet, daß die Schieberegister (SR 1, SR2) durch Multiplexer ersetzt werden.

5. Anordnung nach Anspruch 1 und Anspruch 2, dadurch gekennzeichnet, daß die Taktversorgung durch das Mikroprozessorsystem erfolgt.

6. Anordnung nach Anspruch 1 und Anspruch 2, dadurch gekennzeichnet, daß der CHANGE-PAGE-Speicher byte-bank-^rganisiert ist.