DD248906A1 - Traeger zur herstellung von transistoren mittlerer leistung fuer die aufsetz- und hybridtechnik - Google Patents
Traeger zur herstellung von transistoren mittlerer leistung fuer die aufsetz- und hybridtechnik Download PDFInfo
- Publication number
- DD248906A1 DD248906A1 DD85279488A DD27948885A DD248906A1 DD 248906 A1 DD248906 A1 DD 248906A1 DD 85279488 A DD85279488 A DD 85279488A DD 27948885 A DD27948885 A DD 27948885A DD 248906 A1 DD248906 A1 DD 248906A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- chip
- carrier
- production
- soft
- transistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
Landscapes
- Die Bonding (AREA)
Abstract
Die Erfindung beinhaltet einen Traeger zur Herstellung von Transistoren mittlerer Leistung fuer die Aufsetz- und Hybridtechnik. Zielstellung der Erfindung und zu loesende technische Aufgabenstellung bestehen darin, die bekannten Traegerkonfigurationen so zu veraendern, dass ein Verlaufen von Loetmitteln oder Abdeckmitteln von den Chipkontaktflaechen auf andere Flaechengebiete vermieden wird. Dies erfolgt in der Form, dass Graeben als Rechteck um die fuer die Chipkontaktierung vorgesehene Flaeche oder linienfoermig ober- oder unterhalb dieser Flaeche ein- oder mehrfach eingebracht werden. Weiterhin ist zur Loesung dieser Aufgabe eine Praegung der gesamten Flaeche moeglich.
Description
Ebenso ist eine Prägung des gesamten Chipkontaktiergebietes möglich. Das Einprägen kann sowohl beim Stanzen der Trägerstreifenrohlinge als auch nach der Veredlung des Trägerstreifens erfolgen. Die Geometrie der einzuprägenden Gräben richtet sich nach der Chipgröße, nach der Materialdicke des Trägers sowie nach dem aufzubringenden Weichlot oder Abdeckmittel.
Die erfindungsgemäße Lösung wird nachfolgend an einem Ausführungsbeispiel näher erläutert werden. Dazu ist in Fig. 1 ein Träger für ein Halbleiterbauelement für die Aufsetz- und Hybridtechnik schematisch dargestellt. Auf dem Flächenelement 1 für die Chipmontage ist schraffiert die für die Chipkontaktierung benötigte Fläche 2 dargestellt. Ober- und unterhalb der Fläche 2 sind je zwei Gräben 3 und 4 eingeprägt, die ein Fließen von zum Beispiel Weichlot oder Abdeckmittel auf die Flächen 5 und 6 verhindern. Alle anderen Einzelheiten entsprechen den bekannten Lösungen.
Claims (2)
1. Träger zur Herstellung von Transistoren mittlerer Leistung für die Aufsetz- und Hybridtechnik, dadurch gekennzeichnet, daß in das Flächenelement für die Chipmontage Gräben eingeprägt werden, die als Rechteck um die Chipkontaktfläche oder linienförmig ober- und unterhalb der Chipkontaktierfläche angebracht werden.
2. Träger zur Herstellung von Transistoren mittlerer Leistung für die Aufsatz- und Hybridtechnik nach Punkt 1, dadurch gekennzeichnet, daß das gesamte Chipkontaktiergebiet eine Prägung, z.B. eine Riffelung erhält.
Hierzu 1 Seite Zeichnung
Anwendungsgebiet der Erfindung
Die Erfindung ist anwendbar in der Mikroelektronik bei der Herstellung von Halbleiterbauelementen.
Charakteristik der bekannten technischen Lösungen
Die produktive Fertigung diskreter Halbleiterbauelemente basiert auf der kollektiven Bearbeitung der Einzelelemente im Trägerstreifenverband. Die innere Konfiguration dieser Trägerstreifen oder Trägerbänder wird entsprechend der anzuwendenden Teilarbeitsschritte und der geforderten Abschiußbelegung gewählt. Bekannte Lösungen bei der Gestaltung von Trägerstreifen zur Herstellung von diskreten Halbleiterbauelementen mittlerer Leistung für die Aufsetz- und Hybridtechnik, wie siez.B. in der Patentanmeldung WP HO1L270927 beschrieben wird, berücksichtigen die oben genannten Forderungen durch entsprechende Gestaltung einer Fläche für die Chipmontage, die in einer Ebene mit den nach außen geführten Anschlüssen liegt, sowie in der gewählten Geometrie der Drahtoondzinken, die die Anwendung bekannter hochproduktiver Chip- und Drahtbondverfahren gestattet. Zur kostengünstigen Fertigung von Leistungstransistoren ist der Einsatz von Weichloten auf Bleioder Zinnbasis zur Chipmontage anstelle von teuren Goldloten eine bekannte Alternative. Bei Anwendung der erwähnten bereits vorgeschlagenen Trägerkonfiguration tritt bei Verwendung von Weichlot auf Blei- oder Zinnbasis zur Chipkontaktierung auf Grund eines technologisch bedingten Überangebotes an Lot ein Benetzen des Trägers mit Weichlot über die dafür vorgesehene Fläche hinaus auf, d. h. es kommt zu Beeinträchtigungen der sich dem Chipkontaktieren anschließenden Arbeitsgänge und bei der Handhabung beim Einsatz der Bauelemente durch den Anwender.
Zur Erhöhung der Zuverlässigkeit der Bauelemente ist weiterhin ein Verfahren bekannt, bei dem durch das Auftragen eines Abdeckmittels wie zum Beispiel Passivierungslack auf das drahtgebondete Chip mechanische Spannungen, die beim späteren Einsatz des Bauelementes entstehen, vom Chip weitestgehend ferngehalten werden. Auch beim Aufbringen dieser Abdeckmittel kann es bei Verwendung der oben genannten Trägerstreifen ebenso wie beim beschriebenen Chipkontaktieren mittels Weichlot zu einem Verlaufen des Abdeckstoffes über die, für die Chipmontage vorgesehene Fläche hinaus kommen. Dabei entstehen ähnliche Beeinträchtigungen wie sie beim Weichloten beschrieben wurden.
Ziel der Erfindung
Ziel der Erfindung ist es, einen Träger zu entwickeln, der für die Anwendung der hochproduktiven Chipkontaktierverfahren mittels Weichlot und für die Aufbringung von Abdeckmitteln so geeignet ist, daß nachfolgende Arbeitsgänge oder der spätere Einsatz der fertigen Bauelemente nicht beeinträchtigt werden.
Darlegung des Wesens der Erfindung
Daraus ableitend ist ein Verlaufen der Weichlote und der Abdeckmittel über die für die Chipkontaktierung vorgesehene Fläche hinaus zu verhindern.
Die technische Aufgabenstellung daraus ergibt sich so, daß ein Träger konstruktiv so zu gestalten ist, daß ein Überlaufen verhindert wird. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß bei den bekannten Trägerstreifen und Trägerbändern für die Herstellung von Transistoren mittlerer Leistung für die Aufsetz- und Hybridtechnik in das Flächenelement für die Chipmontage Gräben eingeprägt weirden, die ein Fließen von zum Beispiel Weichloten auf der Basis von Pb und Sn und von Abdeckmitteln über die dafür vorgesehene Fläche hinaus verhindern. Diese Gräben können zum Beispiel als Rechteck um die, für die Chipkontaktierung benötigte Fläche oder linienförmig ober- und unterhalb der Chipkontaktierfläche ein- oder mehrfach eingebracht werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD85279488A DD248906A1 (de) | 1985-08-08 | 1985-08-08 | Traeger zur herstellung von transistoren mittlerer leistung fuer die aufsetz- und hybridtechnik |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD85279488A DD248906A1 (de) | 1985-08-08 | 1985-08-08 | Traeger zur herstellung von transistoren mittlerer leistung fuer die aufsetz- und hybridtechnik |
Publications (1)
Publication Number | Publication Date |
---|---|
DD248906A1 true DD248906A1 (de) | 1987-08-19 |
Family
ID=5570359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD85279488A DD248906A1 (de) | 1985-08-08 | 1985-08-08 | Traeger zur herstellung von transistoren mittlerer leistung fuer die aufsetz- und hybridtechnik |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD248906A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0644586A2 (de) * | 1993-09-17 | 1995-03-22 | Mannesmann Kienzle GmbH | Anordnung zum Befestigen eines mikromechanischen Sensors auf einem Träger durch Kleben |
WO2001091175A1 (en) * | 2000-05-26 | 2001-11-29 | Casem (Asia) Pte Ltd | Method and device for bleed out control in solder bonding |
EP3142144A4 (de) * | 2014-05-09 | 2018-03-21 | Mitsubishi Electric Corporation | Halbleitermodul |
-
1985
- 1985-08-08 DD DD85279488A patent/DD248906A1/de not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0644586A2 (de) * | 1993-09-17 | 1995-03-22 | Mannesmann Kienzle GmbH | Anordnung zum Befestigen eines mikromechanischen Sensors auf einem Träger durch Kleben |
EP0644586A3 (de) * | 1993-09-17 | 1996-05-22 | Mannesmann Kienzle Gmbh | Anordnung zum Befestigen eines mikromechanischen Sensors auf einem Träger durch Kleben. |
WO2001091175A1 (en) * | 2000-05-26 | 2001-11-29 | Casem (Asia) Pte Ltd | Method and device for bleed out control in solder bonding |
SG91870A1 (en) * | 2000-05-26 | 2002-10-15 | Casem Asia Pte Ltd | Method and device for bleed out control in solder bonding |
EP3142144A4 (de) * | 2014-05-09 | 2018-03-21 | Mitsubishi Electric Corporation | Halbleitermodul |
US9935040B2 (en) | 2014-05-09 | 2018-04-03 | Mitsubishi Electric Corporation | Semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69521954T2 (de) | Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang | |
DE19848834A1 (de) | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE69838935T2 (de) | Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten | |
DE68923512T2 (de) | Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis. | |
DE10049288B4 (de) | Elektronische Bauteile und eine Folienband zum Verpacken von Bonddrahtverbindungen elektronischer Bauteile sowie deren Herstellungsverfahren | |
EP0965103A1 (de) | Chipkartenmodul und diesen umfassende chipkarte | |
DE19651566A1 (de) | Chip-Modul sowie Verfahren zu dessen Herstellung | |
DE2820403A1 (de) | Verfahren zur kontaktierung der klebstoffseitigen elektrode eines elektrischen bauteiles | |
DE102006024213A1 (de) | Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung | |
WO1999019832A1 (de) | Trägerelement für einen halbleiterchip zum einbau in chipkarten | |
DE69722661T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
CH669477A5 (de) | ||
DE19522338B4 (de) | Chipträgeranordnung mit einer Durchkontaktierung | |
DE19532755C1 (de) | Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls | |
DE19920444A1 (de) | Halbleiterbaustein ultrahoher Dichte mit integrierten Schaltungen sowie Verfahren zum Herstellen desselben | |
DE2454605A1 (de) | Flachanschluss-halbleiterbauelement und verfahren zu seiner herstellung | |
DD248906A1 (de) | Traeger zur herstellung von transistoren mittlerer leistung fuer die aufsetz- und hybridtechnik | |
DE112005003629T5 (de) | IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe | |
DE19852832A1 (de) | Verfahren zur Herstellung eines Metall-Kunststoff-Laminats | |
DE4223371A1 (de) | Verfahren und Platine zur Montage von Bauelementen | |
DE10038330C2 (de) | Lötverfahren zur Befestigung elektrischer Bauelemente | |
DE2354256A1 (de) | Verfahren zum kontaktieren eines halbleiterbauelementes | |
DE4231705C2 (de) | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung | |
DE3107868A1 (de) | Leiterplatte und verfahren zu ihrer herstellung | |
DE4334715B4 (de) | Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |