CZ297996A3 - Power semiconducting element - Google Patents

Power semiconducting element Download PDF

Info

Publication number
CZ297996A3
CZ297996A3 CZ962979A CZ297996A CZ297996A3 CZ 297996 A3 CZ297996 A3 CZ 297996A3 CZ 962979 A CZ962979 A CZ 962979A CZ 297996 A CZ297996 A CZ 297996A CZ 297996 A3 CZ297996 A3 CZ 297996A3
Authority
CZ
Czechia
Prior art keywords
regions
tub
semiconductor element
layer
power semiconductor
Prior art date
Application number
CZ962979A
Other languages
English (en)
Inventor
Friedhelm Dr Bauer
Original Assignee
Asea Brown Boveri
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri filed Critical Asea Brown Boveri
Publication of CZ297996A3 publication Critical patent/CZ297996A3/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Oblast technik^..
Vynález se týká výkonového polovodičového prvku, obsahujícího polovodičový substrát prvního vodivost ního typu, přičemž polovodičový substrát je ohřáni čen první a druhou hlavní plochou, více vanovitých oblastí druhého vodivostního typu opačného vůči prvnímu, kteréžto oblasti jsou ve směru od první hlavní plochy zapuštěny do substrátu.
Dosavadní stav techniky.
Takovýto výkonový polovodičový prvek je již po psán v pat. spisu EP-A1-0 528 349. Jedná se přitom o bipolární tranzistor s izolovaně uspořádanou řídicí elektrodou. Bipolární tranzistor s izolovaně uspořádanou řídicí elektrodou a také jiné výkonové poloO * vodičové prvky, jako vysokovýkonné diody nebo tyristo ry s izolovanou řídicí elektrodou mají v podstatě polovodičový substrát, do kterého na straně katody je zapuštěno více vanovitých oblastí. Vanovité oblasti jsou jiného vodivostního typu nežli polovodičový substrát. Tyto vanovité oblasti působí, podle provozníno stavu jako kolektorové nosiče náboje. V případě, že tyto oblasti j3ou dotovány vodivostně p, pak přitahu> jí díry.
Tranzistory mají vůči tvristorům tu přednost, že je u nich možné napětové řízení místo proudového,To je výhodné s ohledem na řízení výhonu.
Ve srovnání s tyristory zabraňuje vysoký napětový úbytek v propustném směru u tranzistorů průrazu pro nejvyšší napětí. Vyšší napětový úbytek je způsoben tím že hustota plazny v polovodičovém substrátu je ve srovnání s tyristorem menší. Jinými slovy, existuje méně nosičů nábeje, takže ohmický odpor je větší.
Opatřeními, omezujícími specielní koncentraci dotování a živoetnost nosičů se ve shora uvdedeném pat.
v spisu činí pokusy, dosahnouti nižšího napětového úbytku v propustném směru a krátké zapínací doby.Ve srovnání s tyristory jsou takto dimenzované tranzistory stále ještě ve velké nevýhodě. Byly činěny pokusy,zvládnout tento problém různými technologiemi, avšak z výrobně technického hlediska nepředstavují v souěasné době žádnou hospodárnou alternativy.
?oástata_vynálezu.
tfkolem vynálezu tudíž je, navrhnout výkonový polovodičový prvek, který má nízký propustný odpor a přesto je jednoduše a levně vyrobitelný.
Tento úkol se u shora uvedeného výkonového polo vodičového prvku podle vynálezu řeší tím, že v oblasti, ve které přecházejí vanovité oblasti v axiálním smě ru, při pohledu od první hlavní plochy ke druhé, do polovodičového substrátu, jsou uspořádány prostředky,které co možná nejvíce zabraňují toku nosičů nábojů dru3 hého vodivostního typu od polovodičového substrátu do vanovitých oblastí proti axiálnímu směru, avšak dovolují v podélném směru, probíhajícímu v podstatě v pravém uhlu ke směru axiálnímu.
Jádrem vynálezu tedy je, že jsou uspořádány pro střeky, které zabraňují dalekosáhlým způsobem axiál nímu toku nosičů náboje, zejména děr, ve směru přechodu od polovodičového substrátu k vanovitým oblastem.Nosiče nábojů nemohou tedy téci axiálně do vanovitých oblastí, nýbrž mu3Í se podélně vyhnout. Tím se zvětší hustota plazmy nosičů nábojů v substrátu a úbytek na pěti v propustném směru klesne. Toho se nejjednodušeji dosahne^rxapuětěné elektricky nevodivé vrstvy, která je uspořádaná v oblasti přechodu od vanovitých oblastí do plovodičového substrátu.
výhodný používán pro výrobu bipos izolovaně uspořádanou řídicí e s izolovanou řídicí elektrodou a
Vynález je jako lárních tranzistorů lektrodou, tyristorů také pro diody.
Vanovité oblasti jsou s výhodou uspořádány g okra jem, přivrácením k polovodičovému substrátu. V podélném směru je podélná vrstva periodicky přerušovaná a může poněkud přesahovat podélné omezení vanovitých oblastí. Aby se prvek učinil ještě necitlivější vůči přepětím, může být nevodivá vrstva v ústřední části vanovitých oblastí ještě přerušena.
Výhodné u vynálezu je zejména to, že u bipolárních tranzistoru s izolovaně uspořádanou řídicí elektrodou j taková struktura s propustným odporem, který je roven tyristoru, přičemž však tato struktura podle vynálezu .je vyrobitelná s hospodářsky nosnými náklady.
li®fci®}L2££áztň_na_y£krese.
Vynález bude v dalším textu blíže objasněn na pří kladech provedení, znázorněn-ých na výkreseeh.
Na obr. 1 je znázorněn řez diody, vytvořené podle vynálezu.
Na obr. je znázorněn řez částí tyristoru s izolovanou řídicí elektrodou, vytvořenými podle vynálezu
Na obr. 3 je znázorněn řez bipolárním tranzisto rera s izolovaně vytvořenou řídicí elektrodou.
Na obr. 4 je znázorněn pohled ze shora na část tranzistoru s izolvaně vytvořenou řídicí elektrodou podle vynálezu, s páskovitými emitorovými oblastní.
Na obr. 5 je znázorněn pohled ze shora na část bi polárního tranzistoru s izolovaně vytvořenou řídicí e lektrodou s emitorovými oblastmi ve tvaru ostrůvků po le vynálezu.
Na obr. 6 je znázorněn pohled ze shora na část bi polárního tranzistoru s izolovaně vytvořenou řídicí el ktrodou s tramcovitě vytvořenými emitorovými oblastmi
Naobr. 7 je znázorněna varianta realizace nevodiv vrstvy.
Vztahové značky, použité ve výkresech a jejich význam jsou uvedeny v seznamu vztahových značek. Zásadně jsou v obrázcích stejné části opatřeny stejnými vztahovými značkami.
Příklady or°všhení_vynálezu1
V dalším bude vynález nejdříve vysvětlen na bipolšrním tranzistoru s izolovaně uspořádanou řídicí elektrodou. Na obr. 3 je uvedený tranzistor znázorněn v řezu. Polovodičový substrát je dotován vodivostně n . Tento polovodičový substrát je ohraničen první, v obrázku horní a druhou, v obrázku dolní hlavní plochou.Dá to hoto substrátu _1 je ve směru od hlavní plochy nadifundováno více, např. p+ vodivostních vanovitých oblastí 2.V těchto oblasteeh 2 jsou uspořádány vodivostního typu n+ emitonové oblasti 4. Na druhou hlavní plochu navazuje vrstva 6 dotovaná vodivostně p. Tato vrstva je překryta, metalízou, která z důvodu lepší přehlednosti není znázorněnaatvoříá hlavní elektroda. Druhá elektroda je tvořena rovněž neznázorněnou meta lížou, která vytváří dotek mezi emitorovou oblastí 4 a vanovitou oblastí 2.Řídící elektroda je tvořena izolovaně uspořádanou vodivou vrstvou 5, která překrývá polovodičových substrát v rozmezí mezi dvěma vanovitými oblastmi 2a emitořovými oblastmi 4.Shora uvedený popis odpovídá obvyklé planární struktuře bipolárního tran zistoru s izolovaně uspořádanou řídicí elektrodou,která se může zhotovit jednod-uchou technologií D^OS.Ho 6 tový bipolární tranzistor s izolovaně uspořádanou řídící elektrodou sestává z více paralelně řazených jednotkových Článků, zahrnujících vždy jednu vanoví tou oblast.
Pokusy a simulace prokázaly, re polovodičový substrát 2 při vodivém stavu tranzistoru má pad vancvitou oblastí 2 poměrně nepatrnou hustotu děr. To je dáno tím, že vanovité oblasti 2, díry, které přicházejí od vrstvy 6, velice účinně z polovodičového substrátu odsávají. Úkolem vynálezu, zredukovat ob jemový podíl ve stavebním prvku, ve kterém dochází k odsvávání děr. Toho se dosáhne tím, že ve stavebním prvku jsou uspořádány prostředky, které tok děc od polovodičového substrátu 1 do vanovitých oblastí 2 v aciálním směru , t.j. v obr. 3 od zdola nahoru,co nejvíce omezují, avšak v podélném směru, probíhajícím v podstatě v pravém úhlu k axiálnímu směru, dovolují.
Tento úkol muže být řešen nevodivou vrstvou 3. Tato vrstva 3 se s výhodou uspořádá ještě uvnitř vanovitých oblastí, krátce před přechodem k polovodičovému substrátu l.V axiálním směru je vrstva 3 poměrně tenká t.j. zlomek yum až asi přibližně 1 yum. V podélném směru je vrstva 3 periodisky přerušovaná. Může několi málo /um přesahovat přes vanovité ob lasti. S úspěchem byla vyzkoušena vrstva 3» byla vytvořena v hloubce 3 ýin při pohledu ve směru od hlavní plochy a 1 yum před přechodem k polovodičovému substrátu 1. V podélném směru přesahovala vrstva 3 přibližně 5 um přes ohraničení vanovitých ob last í.
Výhodně se vrstva 3 zhotoví z oxidu křemiČi tého (Sií^), avšak jsou také možné jiné, elektricky nevodivé materiály. Vrstva 3 zabraňuje vanovitým oblastem 2 odsávat díry přes hradící vrstvu k polovodičovému substrátu. Dírám zbyde jen dráha úzkým okénkem mezi neznázorněnou první hlavní elektrodou nebo katodovým kontaktem a izolační vrstvou 3.Tímto opatřením do sáhne se velké hustoty děr. Pokusy a simulace prokázaly, že profil hustoty děr v celé tlouštce tranzistoru je poodbný diodě. Tento cíl byl předně sledován, aby se propustný odpor v tranzistoru snížil. Pro planární 3,3 kV tranzistor s vrstvou podle vynálezu bylo při tep lote 400 °K a proudu 50 A/cm^ dosaženo vůči odpoví dajícímu obvyklému prvku snížení napětového úbytku z 5.329 V na 3.339 V v propustném směru. Pro proud 100 A/cm bylo dokonce dosaženo snížení z 6.221 V na 3.918 V.
Elektricky nevodivá vrstva 3 podle vynálezu může se také zhotovit různými technologiemi, které se osvědčily při výrobě jiných polovodičových substrátů. První, ale relativně nákladnou variantou je implantace kyslíku (OJ s vynaložením vysoké energie s následujícím teplotním krokem pro vytvoření vrstvy oxidu křemičitého (Sio2).
Jednodušší je nárůst epitaktní vrstvy vycházejíce z předem opracovaného polovýrobku s periodicky přerušovanou vrstvou oxidu křemičitého (SiO^). Protože vrstva kysličníku křemičitého je tenká, roste epitaktní vrstva také podélně přes vrstvu kysličníku křemičitého. V narostlé vrstvě se potom vytvoří požadované oblasti dotované vodivostně p+.
Z Power-ASlC technologie jsou již známy technolo8 gie, pomcí kterých ge mohou zhotovit ponořené vrstvy kysličníku křemičitého. Tyto jsou potřebné pro dielektrické izolování funkčních skupin v ASIC.
Jestliže by se měla citlivost tranzistoru vytvořeného podle vynálezu vůči přepětí zvýšit, v důsledku sníže odsávacího efektu děr vanovitých oblastí 2,pak se dopreučuje, vytvořit elektricky nevodivou vrstvu 3 přeruovaně ve středovém rozsahu vanovitých oblastí. Část děr může se potom vždycky ještě odsát ze středového rozsahu vanovitých oblastí 2. Příklad tohoto provedení ukazuje obr. 7.
Další stupeň volnosti představuje při dimenzování tranzistoru tvar emitorových oblastí 4. Jsou známy varianty s páskovými emitorovými oblastmi (obr. 4),s ostrůvkovitými emitorovými oblastmi (obr. 5) a trámco vitými emitorovými oblastmi (obr. 6). Každá varianta má své výhody.Vynález je pro každou z těchto variant použitelný. Obr. 4 až 6 ukazuje ze shora, že elektricky nevodivá vrstva 3 má být například uspořádaná přerušovaně podél páskových emitorových oblastí 2·Τοsamé platí pro ostrůvkovité emitorové oblasti 2 (obr. 5)» u kterých se má uspořádat vždy pro dvě oblasti je· dna nebodivá vrstva 3.Analogicky to platí pro trámcovité emitorové oblasti 2 )obr. 6). Zde ja každý trámec obklopen vrstvou 3.
Je samozřejmé, že vrstva 3 se může v opaku k př: kladům, znázorněným v obr. 4 až 6, také provésti ne přerušovaná. Pak se mohou ovšem vyskytnou ty samé problémy s přepětím, jak bylo již vysvětleno v souvislosti s obr. 7.
Až dosud byl vynález vysvětlován na příkladu tranzistoru. Není však na něj omezen, nýbrž muže se taká použít u diod, zejména u SPEED-diod, nebo tyristorů. nebo vy3okový4honových diod.
Obr. 2 ukazuje část vysokovýfconové diody nebo tyristoru v řezu. V opaku k tranzistoru jsou dva typy jednotkových článků k disposici. Jeden tranzistorový článek S,který je charakteristický třívrstvou strukturou a jeden tyristorový článek 10, který má čtyř vrstvou strukturiS. Způsob funkce tyristoru a diody je psána v pat. spisu JP 63-310171 A a pat. spisu DE 4-0 24 526 AI. Jejich zveřejněním na somto místě dává možnost seznámení se s jejich obsahem, a tudíž jejich funkci není třeba na tomto místě opakovat.
U tyristoru a diody odsává vanotitá oblast 2 vodivosti p^ jednotkového tranzistorového článku 9 ' díry tak silně, že stabilizace tyristorového článku 10 není možná. Aby se sací účinek děr tranzistorového článku 9 snížil, může se analogicky analogicky s bipo lárním tranzistorem uspořádat elektricky nevodivá vrstva ve vanovité oblasti 2 révho článku 9.
vodivosti p tranzisto Vynález se také s výhodou používá pro tak zvané SPEED-diody. Obr. 1 ukazuje takovýto příklad. U tako výchté diod v p dotovanén anodovém eraitoru 7 uspořádány vanovité p+ dotované oblasti 2. Jestliže jsou tyto vanovité oblasti 2 rovněž vybaveny nevodivou vrstvou 3 podle vynálezu, pak se dostane v důsledku zemnšeného sacího účinku děr dioda s vysokou odolností vůči dynamickým lavinovitým průrazům., (dynamic avelanche break down)·
Souhrne lze říci,že opatřeními podle vynálezu se dostanouvýkonové polovodičové prvky, jejichž hustota plazmy je po celé tlouštce stavebního prvku ve srov nání s obvyklými strukturami vyšší, tělně nižšího propustného odporu.
Tím se dosáhne zře

Claims (10)

  1. NÁROKY
    1. Výkonový polovodičový prvek obsahuje polovodičový substrát prvního vodivostního typu, přičemž polovodičový substrát je ohraničen první a druhou hlavní plochou více vanovitých oblastí druhého vodivostního typu, opačného vůči prvnímu, kteréžto oblasti jsou ve směru od první hlavní plochy zapuštěny do polovodičového substrátu, vyznačující se tím, že v rozsahu, ve kterém vanovité oblasti (2) přecházejí v a xiálním směru, při pohledu od první hlavní plochy ke druhé,do polovodičového substrátu (1), jsou uspořádány prostředky (3), které co možná nejvíce omezují toknosičů nábojů druhého vodivostního typu od polovodičového substrátu (1) do vanovitých oblastí (2) v axiál ním směru, v podélném směru, probíhajícím v podstatě v pravém úhlu k axiálnímu směru, však dovolují.
  2. 2. Výkonový polovodičový prvek podle nároku 1, vyznačující se tím, že prostředky obsahují nevodivou vrstvu (3).
  3. 3. Výkonový polovodičový prvek podle nároku 2, vyznačující se tím, že nevodivá vrstva (3) je v podélném směru preiodicky přerušovaná,že vrstva (3) je ve srovnání s hloubkou vanovité oblasti (2) v axiálním směru tenká, ale je vytvořena ještě uvnitř vanovité oblasti a v podélném směru vyčnívá v rozsahu zlomků yum nad vanovité oblasti (2).
  4. 4.Výkonová polovodičový prvek podle některého z předcházejících nároků 1 až 3, vyznačující se tím,že polovodičový výkonový prvek má funkci bipolárního stranzistoru s izolovaně uspořádanou řídicí elektrodou (5), přičemž ve vanovitých oblastech (2) jsou uspořádány enitořové oblasti (4) prvního vodivost ního typu, kteréžto emitorové oblasti jsou spojeny s první hlavní elektrodou, řídicí elektroda (5) pře krývá první hlavní plochu v rozsahu mezi dvěma va novitými oblastmi (2) a přesahuje na emitorové oblasti (4), a vedle druhé hlavní plochy je uspořádaná kolektorová vrstva (6) druhého vodivostního typu, která je spojena s s druhou hlavní elektrodou.
  5. 5. Výkonový polovodičový prvek podle bodu 4,vyznačující se tím, že emitorové oblasti (4) jsou vytvořeny jako pásk^a nevodivá vrstva (3) je ve směru pásků přerušena.
  6. 6. Výkonový polovodičový prvek podle nároku 4,vyznačující se tím, že emitorové oblasti (4) jsou vytvořeny jako ostrůvky a nevodivá vrstva je přerušena, takže vždy dva protilehlé ostrůvky jsou ohraničeny.
  7. 7.Výkonový polovodičový prvek podle nároku 4,vyznačující se tím, že emitorové oblasti (4) jsou vytvořeny ve tvaru trámce, táhnoucího se v podstatě urea celou vanovitou oblasti ^2) a že nevodivá vrs tvPJe přerušena, takže je vždy omezena na jeden trámec·
  8. 8. Výkonový polovodičový prvek podle nároku 4,vyznačující se tím, že nevodivá vrstva (3) je přerušena ve středovém rozsahu vanovitých oblastí (2).
  9. 9. Výkonový polovodičový prvek podle některého z předcházejících nároku 1 až 3, vyznačující se tím, že výkonový polovodičový prvek má funkci diody, a vano vité oblasti (2) jsou obklopeny první vrstvou (7) druhého vodivostního typu hraničící s první hlavní plochou, přičemž tato první vrstva je slaběji dotovaná nežli vanovité oblasti (2), na hranici s druhou hlavní plochou je uspořádaná druhá vrstva (8) téhož vodivostního typu jako polovodičový substrát (1),přičemž druhá vrstva je dotovaná silněji nežli polovodičový substrát (1).
  10. 10. Výkonový polovodičový prvek podle některého z předcházejících nároků 1 až 3» vyznačující se tím, že výkonový polovodičový prvek má fukci tyristoru nebo vysoko výkonové diody a obsahuje tranzistorové články (9) a tyristorové články (10) a vanovité oblasti (2)tranzistorových článkků (9) jsou opatřeny nevodivou vrstvou (3).
CZ962979A 1995-10-13 1996-10-11 Power semiconducting element CZ297996A3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19538090A DE19538090A1 (de) 1995-10-13 1995-10-13 Leistungshalbleiterelement

Publications (1)

Publication Number Publication Date
CZ297996A3 true CZ297996A3 (en) 1997-07-16

Family

ID=7774719

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ962979A CZ297996A3 (en) 1995-10-13 1996-10-11 Power semiconducting element

Country Status (5)

Country Link
EP (1) EP0768717A3 (cs)
JP (1) JPH09116152A (cs)
CN (1) CN1157488A (cs)
CZ (1) CZ297996A3 (cs)
DE (1) DE19538090A1 (cs)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CZ302020B6 (cs) * 2000-05-16 2010-09-08 Robert Bosch Gmbh Polovodicová výkonová soucástka

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150694A (en) * 1998-01-14 2000-11-21 Infineon Technologies Ag Silicon-on-insulator insulated gate bipolar transistor
DE19801093A1 (de) * 1998-01-14 1999-07-22 Siemens Ag Soi-igbt
WO2000030177A1 (de) * 1998-11-18 2000-05-25 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
EP1005092A1 (en) * 1998-11-26 2000-05-31 STMicroelectronics S.r.l. High breakdown voltage PN junction structure and related manufacturing process
WO2006093309A1 (en) * 2005-03-03 2006-09-08 Fuji Electric Holdings Co., Ltd. Semiconductor device and the method of manufacturing the same
JP5040106B2 (ja) * 2005-12-02 2012-10-03 富士電機株式会社 Ｍｏｓ型半導体装置
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
JP5594276B2 (ja) 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
CN105762182B (zh) * 2016-05-04 2018-11-06 江苏中科君芯科技有限公司 具有高抗闩锁能力的igbt器件
CN113809167B (zh) * 2021-08-10 2024-01-09 西安理工大学 一种具有隐埋层的brt及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1252225A (en) * 1985-11-27 1989-04-04 Sel Colak Lateral insulated gate transistors with coupled anode and gate regions
DE3633161A1 (de) * 1986-09-30 1988-04-07 Licentia Gmbh Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone
JPS63157479A (ja) * 1986-12-22 1988-06-30 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
US5416354A (en) * 1989-01-06 1995-05-16 Unitrode Corporation Inverted epitaxial process semiconductor devices
CH679962A5 (cs) * 1989-08-10 1992-05-15 Asea Brown Boveri
DE4143346A1 (de) * 1991-01-09 1992-11-19 Fraunhofer Ges Forschung Integrierte leistungsschalterstruktur
JP3063278B2 (ja) * 1991-08-28 2000-07-12 日本電気株式会社 縦型電界効果トランジスタ
JP2957795B2 (ja) * 1992-03-16 1999-10-06 三菱電機株式会社 半導体装置及びその製造方法
US5241194A (en) * 1992-12-14 1993-08-31 North Carolina State University At Raleigh Base resistance controlled thyristor with integrated single-polarity gate control
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CZ302020B6 (cs) * 2000-05-16 2010-09-08 Robert Bosch Gmbh Polovodicová výkonová soucástka

Also Published As

Publication number Publication date
EP0768717A3 (de) 1998-01-28
EP0768717A2 (de) 1997-04-16
DE19538090A1 (de) 1997-04-17
CN1157488A (zh) 1997-08-20
JPH09116152A (ja) 1997-05-02

Similar Documents

Publication Publication Date Title
US7893457B2 (en) Bipolar mosfet devices and methods for their use
EP2251904B1 (en) Driving method for reverse conducting semiconductor element, semiconductor device, and feeding device
SE454732B (sv) Halvledaranordning
CZ297996A3 (en) Power semiconducting element
US8878237B2 (en) Active edge structures providing uniform current flow in insulated gate turn-off thyristors
JP5365016B2 (ja) 半導体素子およびその製造方法
US4782379A (en) Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
JP7204491B2 (ja) 半導体装置
CA1252225A (en) Lateral insulated gate transistors with coupled anode and gate regions
SE457303B (sv) Halvledaranordning samt foerfarande foer framstaellning av densamma
EP0080044B1 (en) Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
EP2455972B1 (en) IGBT device with buried emitter regions
JP2019091796A (ja) スイッチング素子とその製造方法
KR20030036032A (ko) 3 내지 5족 화합물 반도체 및 반도체 장치
US9070738B2 (en) SCR component with temperature-stable characteristics
US5111254A (en) Floating gate array transistors
KR920005129B1 (ko) 제너 다이오드 에뮬레이션 및 그 제조 방법
EP0064613B1 (en) Semiconductor device having a plurality of element units operable in parallel
KR20100103077A (ko) Ｔｖｓ급 제너 다이오드 및 그 제조 방법
EP0064614B1 (en) Improved emitter structure for semiconductor devices
JPS59158561A (ja) アバランシエにより過電圧から自己保護するサイリスタおよびその製造方法
CA1189983A (en) Semiconductor device
JP4863430B2 (ja) サージ保護用半導体装置
JP2010251627A (ja) 横型半導体装置
KR100505808B1 (ko) 과도 전압 억제 소자용 다이오드