CZ20022847A3 - Monoliticky integrovaná polovodičová součástka - Google Patents
Monoliticky integrovaná polovodičová součástka Download PDFInfo
- Publication number
- CZ20022847A3 CZ20022847A3 CZ20022847A CZ20022847A CZ20022847A3 CZ 20022847 A3 CZ20022847 A3 CZ 20022847A3 CZ 20022847 A CZ20022847 A CZ 20022847A CZ 20022847 A CZ20022847 A CZ 20022847A CZ 20022847 A3 CZ20022847 A3 CZ 20022847A3
- Authority
- CZ
- Czechia
- Prior art keywords
- charge carrier
- region
- contact
- charge
- doping
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000002800 charge carrier Substances 0.000 claims abstract description 72
- 230000007704 transition Effects 0.000 claims abstract description 12
- 238000001465 metallisation Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Monoliticky integrovaná polovodičová součástka
Oblast techniky
Vynález se týká monoliticky integrované polovodičové součástky, s první oblastí nosičů náboje prvního dotování nosičů náboje, s alespoň dvěma druhými oblastmi nosičů náboje s opačným dotováním nosičů náboje, s odstupem vůči sobě strukturovanými uvnitř první oblasti nosičů náboje, a s třetími oblastmi nosičů náboje s prvním dotováním nosičů náboje, strukturovanými uvnitř druhých oblastí nosičů náboje, přičemž přechod p-n mezi druhými oblastmi nosičů náboje a třetími oblastmi nosičů náboje je zkratován kontaktováním (přívodem emitoru), první oblast nosičů náboje je opatřena kontaktem (vývodem kolektoru) a druhé oblasti nosičů náboje jsou prostřednictvím kontaktování v zóně mezi první oblastí nosičů náboje a třetí oblastí nosičů náboje invertovatelné, a s alespoň jednou Schottkyho diodou zapojenou paralelně s první oblastí nosičů náboje a s třetí oblastí nosičů náboje.
Dosavadní stav techniky
Monoliticky integrované polovodičové součástky tohoto druhu jsou známé. Tyto součástky obsahují například vertikální tranzistor MOS (Metall-Oxid-Silicium), který obsahuje relativně mírně dotovanou oblast substrátu prvního typu vodivosti a více dotovanou vrstvu stejného typu vodivosti pro kontaktování (vývodem kolektoru). Do oblasti substrátu se umístí alespoň jedna vodivá oblast opačného typu vodivosti, která vždy obklopuje další vodivou oblast prvního typu vodivosti.
Φ φφφφ
φ· φφ ·♦ φ φ · · « • · φ · φφφφ φ • · · φ
Φ ΦΦΦΦ ·· ·ΦΦ·
Tím dojde k vytvoření dvou přechodů p-n, z nichž první přechod p-n je zkratován přívodem emitoru. Na povrchu substrátu je nanesena struktura MOS, prostřednictvím které může být oblast druhých oblastí nosičů náboje nacházející se blízko povrchu invertována, takže vznikne vodivé spojení mezi přívodem emitoru a vývodem kolektoru. Prostřednictvím přívodu emitoru je druhá oblast nosičů náboje elektricky vodivě spojena s třetí oblastí nosičů náboje - zkratem prvního přechodu p-n - takže dojde k vytvoření parazitní inverzní diody.'Tato nucené vytvořená parazitní inverzní dioda může být u různých variant zapojení využita jako takzvaná nulová dioda. Má-li být pomocí monoliticky integrované součásti například zapnuta indukční zátěž, umožňuje nulová dioda překomutování proudu. Je-li indukční zátěž například ovládána můstkovým zapojením z alespoň dvou tranzistorů MOS, které jsou zapojeny jako pulsní měnič v řídicím obvodu, bude první tranzistor MOS ovládán pulsované, takže indukční zátěž se buď vynuluje parazitní inverzní diodou dalšího tranzistoru MOS nebo se prostřednictvím řízeného druhého tranzistoru MOS dobije. Přitom kritickým je postup zapnutí pulsované ovládaného tranzistoru MOS, neboť zde nastává ten případ, že inverzní diodou prochází proud a nabití se zruší, protože další tranzistor MOS není vodivý. Tím dojde k takzvanému odtržení proudem, které způsobí prudký vzrůst poměru ΔΙ/Δΐ. Tím opět dojde ke vzniku přepětí a vysokofrekvenčních oscilací, které vedou k nežádoucím rušivým vlivům.
Je známé paralelně s parazitními diodami zapojit Schottkyho diody, které mají menší propustné napětí. Tím zůstanou parazitní inverzní diody nečinné, takže z oblasti substrátu tranzistorů MOS není zapotřebí vyrušit žádné nabití. Ze spisu EP 0 899 791 A2 je známé integrovat Schottkyho diody jako paralelní nulové diody do monolitické součástky, přičemž je zapotřebí přídavné implantace • φφφφ φ φφ ·* ·
Μ* φ φφ φ · φφφ ♦3 · · · · · · « φ · « φφφ·· • φ · · > φ φ ·«» * φφφ φφφφ «· φφφ· nosičů náboje pro nastavení bariér. Tato přídavná implantace nosičů náboje však vyžaduje vynaložení vyšších technologických nákladů, čímž se zvýší i náklady na celý proces.
Podstata vynálezu
Výše uvedené nedostatky odstraňuje monoliticky integrovaná polovodičová součástka, s první oblastí nosičů náboje prvního dotování nosičů náboje, s alespoň dvěma druhými oblastmi nosičů náboje s opačným dotováním nosičů náboje, s odstupem vůči sobě strukturovanými uvnitř první oblasti nosičů náboje, a s třetími oblastmi nosičů náboje s prvním dotováním nosičů náboje, strukturovanými uvnitř druhých oblastí nosičů náboje, přičemž přechod p-n mezi druhými oblastmi nosičů náboje a třetími oblastmi nosičů náboje je zkratován kontaktováním (přívodem emitoru), první oblast nosičů náboje je opatřena kontaktem (vývodem kolektoru) a druhé oblasti nosičů náboje jsou prostřednictvím kontaktování v zóně mezi první oblastí nosičů náboje a třetí oblastí nosičů náboje invertovatelné, a s alespoň jednou Schottkyho diodou zapojenou paralelně s první oblastí nosičů náboje a s třetí oblastí nosičů náboje, podle vynálezu, jehož podstatou je, že na první oblast nosičů náboje je naneseno další kontaktování a tomuto kontaktování je přiřazena další oblast nosičů náboje, která je oproti koncentraci dotování první oblasti nadotovaná více, čímž vznikne ohmický kontakt a tento ohmický kontakt je spojen s anodovým vývodem alespoň jedné Schottkyho diody.
Monoliticky integrovaná polovodičová součástka podle vynálezu má oproti známým provedením tu výhodu, že jednoduchým způsobem je možno uskutečnit Schottkyho diodu zapojenou paralelně s parazitními inverzními diodami. Tím, že první oblast nosičů náboje obsahuje další kontaktování, přičemž toto kontaktování je podle
9999 * ·· ** • 9 Λ 9 99 99 · 9 9
94· · 9·9 ·
9 9 9999 · • · 9 9 9 · 9
99· 9 199 9*99 ·· «*· koncentrace dotace první oblasti nosičů náboje blízko povrchu nadotováno další povrchu blízkou oblastí nosičů náboje vyšší koncentrace a je spojeno s anodovým vývodem alespoň jedné Schottkyho diody, je možno uvnitř první oblasti nosičů náboje vytvořit stínící strukturu, když přídavné kontaktování je uvedeno na potenciál vyšší než potenciál druhé oblasti nosičů náboje. Tím se umožní spolehlivé dimenzování takzvaného Schottkyho svorkování u tranzistorů MOS s vyššími závěrnými vlastnostmi, přičemž nutný přídavek průrazného napětí pro bezpečnost - při zohlednění tolerancí propustných napětí - může být snížen, a popřípadě ponechán mimo zřetel. Snížením přídavku pro bezpečnost k průraznému napětí se na základě tohoto přídavku pro bezpečnost zabrání přídavným poklesům napětí vzniklým v případě průchodu. Tolerance průrazného napětí nemá proto žádný podstatný vliv na přechodové napětí parazitních inverzních diod, které u tranzistorů MOS s vyššími závěrnými vlastnostmi musí v každém případě zůstat pod 650 mV, aby se zabránilo činnosti parazitních inverzních diod ve směru vodivosti.
Přídavného kontaktování první oblasti nosičů náboje, které je potřebné pro provedení vynálezu, je možno jednoduchým způsobem dosáhnout malými modifikacemi procesu výroby monoliticky integrované polovodičové součástky tím, že při vyloučení pokovení pro kontaktování přívodů emitorů se současně provede alespoň jeden přídavný otvor v masce pro přídavné kontaktování. Pro vytvoření pokovení je nutná pouze změna uspořádání, respektive rozmístění, v maskovací rovině. Prostřednictvím Schottkyho diody začlenitelné pomocí přídavného kontaktováni do uspořádání zapojeni dojde dále ke snížení ztrátového výkonu v případě blokování, popřípadě v případě průchodu, Schottkyho diody. Pomocí stínící struktury vzniklé pod přídavným kontaktováním v první oblasti nosičů náboje poklesne prostřednictvím Schottkyho diody poměrně malé závěrné napětí, takže velmi vysoké závěrné proudy typické pro Schottkyho • 4 44 * A * ··«· ·· c · :5 .· « · ··· ·
AA 44·Α diody se podstatně sníží nebo naopak je možno uskutečnit nižší propustné napětí.
Dále je výhodné, že je možno provést jednoduché přizpůsobení Schottkyho diod monoliticky integrované polovodičové součástce. Schottkyho dioda připojená externě k přídavnému kontaktování může být zvolena například s ohledem na změněné požadavky na závěrné napětí nebo s ohledem na tepelné požadavky. Konečně je nyní v důsledku jednoduše vytvořeného prostorového uspořádání Schottkyho diody odděleného od struktury tranzistoru MOS přeměnit přídavný ztrátový výkon Schottkyho diody v oblastech, v nichž Schottkyho dioda nepřispívá k zahříváni monoliticky integrované součástky. Tímto způsobem upravené externí použití Schottkyho diod poskytuje dále výhodu v tom, že u paralelních zapojení struktur tranzistorů MOS nemusí být každé struktuře tranzistoru přiřazena vlastní Schottkyho dioda, nýbrž pro více struktur tranzistorů je možno zapojit společnou Schottkyho diodu.
Další výhodná provedení vynálezu vyplývají z ostatních znaků uvedených ve vedlejších patentových nárocích.
Přehled obrázků na výkresech
Vynález bude dále blíže objasněn na příkladech provedení podle přiložených výkresů, na nichž obr. 1 až 3 znázorňují schematicky v řezu monoliticky integrovanou polovodičovou součástku podle vynálezu a obr. 4 až 9 různé varianty uspořádání polovodičové součástky podle vynálezu.
Příklady provedeni vynálezu
• ·» «« ** ·« » · * · · • » · · · • · · · · * » · · · · ··« ·«· ·* ····
Na obr. 1 je znázorněna monoliticky integrovaná polovodičová součástka 10. která je vytvořena jako tranzistor MOS s efektem pole. Polovodičová součástka 10 obsahuje posuvnou oblast, označovanou jako první oblast 12 nosičů náboje s prvním dotováním nosičů náboje (například dotováním n). Do první oblasti 12 nosičů náboje jsou umístěny druhé oblasti 14 nosičů náboje s dotováním nosičů náboje (u tohoto příkladu s dotováním p) opačným k první oblasti 12 nosičů náboje (posuvné oblasti). Do druhých oblastí 14 nosičů náboje jsou integrovány třetí oblasti 16 nosičů náboje. Tyto třetí oblasti 16 nosičů náboje mají stejné dotování nosičů náboje jako první oblast 12 nosičů náboje, jsou však dotovány více (u tohoto příkladu dotovány n+). První oblast 12 nosičů náboje je uspořádána na vrstvě 18, která má stejné dotování nosičů náboje jako první oblast 12 nosičů náboje, avšak je více dotována (u tohoto příkladu dotována n+). Na povrchu polovodičové součástky 10 jsou strukturována pokovení 20, která zkratují oblasti 14 a 16 nosičů náboje v zóně jejich přechodu p-n 22. Nad přechody p-n 24 mezi oblastmi 14 a 12 nosičů náboje je pomocí neznázorněného oxidu uspořádáno další pokovení (kontaktováni) 26. Pokovení 26.se přitom rozkládá na celé oblasti kanálu.
První oblast 12 nosičů náboje je pomocí vysoce dotované oblasti prvního typu vodivosti (u tohoto příkladu dotované n+) opatřena dalším pokovením (kontaktováním) 28, které se nachází mezi sousedními přechody p-n 24. Odstup a mezi pokovením 28 a přechody p-n 24 je přitom vždy stejný. Pokovení 28 je spojeno s pokoveními 20 pomocí externích Schottkyho diod 30, přičemž pokovení 28 je vždy spojeno s anodami Schottkyho diod 30..
Pokovení 20 tvoří přívod emitoru, vrstva 18 tvoří vývod kolektoru a pokovení 26 tvoří vývod hradla tranzistoru MOS. Při přiloženém řídicím napětí na vývod hradla tvořený pokovením 26 se v druhých oblastech 14 nosičů náboje vytvoří blízko povrchu vodivé • * • ···· ·♦ _ · • 7 · ·» ···· kanály, takže přívod emitoru tvořený pokovením 20 je elektricky vodivě spojen s vývodem kolektoru tvořeným vrstvou 18 a tranzistor MOS řídí.
Celkovým odstupem a + b + a druhých oblastí 14 nosičů náboje od sebe je možno definovat, od jakého závěrného napětí přes přechod p-n 24 zůstane na pevném napěťovém potenciálu, který je nezávislý na dalším růstu napětí na vývodu kolektoru, zóna 32 první oblasti 1 2 nosičů náboje dotovaná pro kontaktování více. Napěťový potenciál v zóně 32 je proto omezen na konstantu (a + b + a) závislou na geometrii. Proto mohou být Schottkyho diody 30 kontaktované prostřednictvím pokovení 28 dimenzovány na relativně malé závěrné napětí, které je určeno napěťovým potenciálem v zóně 32. Zóna 32 proto tvoří stínící strukturu pro elektrické použití Schottkyho diod 3 0, která vede ke zmíněnému omezení závěrného napětí. Tím dochází současně ke snížení závěrných proudů a ztrátového výkonu Schottkyho diod 30.. Schottkyho diody 30 mohou být - o sobě známým způsobem - použity jako nulové diody, například u výše zmíněného můstkového zapojení pro spínání indukčních zátěží.
Na obr. 2 je znázorněno obměněné provedení, přičemž stejné součásti jako na obr. 1 jsou opatřeny stejnými vztahovými značkami a nebudou znovu objasňovány. Na rozdíl od varianty provedení podle obr. 1, u níž je uskutečněn kontakt kolektoru na straně emitoru, je na obr. 2 uskutečněn kontakt kolektoru na straně kanálu, tj. vodivého kanálu vedoucího druhými oblastmi 14 nosičů náboje při ovládání pokovení 26. Pokud se týká funkce, uvádí se odkaz na popis podle obr. 1.
Na obr. 3 je znázorněna varianta provedení, u níž jsou mezi druhými oblastmi 14 nosičů náboje vyhloubené další oblasti 34 nosičů náboje, které mají stejné dotování nosičů náboje jako druhé
• 99 • 999 * *
* 99 99 99 • 9 · 9 9 9 9 * · 9 9 ·
9 9 9 · ·
9 9 9 9
999 99·· ·· ♦··· oblasti 14 nosičů náboje. Tyto další oblasti 34 nosičů náboje jsou uspořádány v mřížkové struktuře, takže mezi druhými oblastmi 14 nosičů náboje dochází ke vzniku naznačených vodivých spojů 36. Vyhloubenými dalšími oblastmi 34 nosičů náboje a vodivými spoji 3 6 dojde k vytvoření o sobě známé struktury JFET, která zde přebírá stínící strukturu zóny 32. Proto je rovněž růst potenciálu v zóně 32 omezen, což vede ke zmíněnému snížení potřebného závěrného napětí Schottkyho diod 30..
Na obr. 4 až 9 jsou znázorněny schematicky v půdorysu různé varianty uspořádání polovodičové součástky 1 Q. U obr. 4 až 6 se jedná o takzvaný pásový design, zatímco u obr. 7 až 9 o takzvaný buňkový design. Jednotlivé oblasti dotování jsou opatřeny vztahovými značkami použitými na obr. 1 až 3, takže z tohoto hlediska se poukazuje na tyto obr, 1 až 3.
Obr. 4 a 7 přitom odpovídají obr. 1, obr. 5 a 8 odpovídají obr. 2 a obr. 6 a 9 odpovídají obr. 3.
Claims (6)
1. Monoliticky integrovaná polovodičová součástka, s první oblastí (12) nosičů náboje prvního dotování nosičů náboje, s alespoň dvěma druhými oblastmi (14) nosičů náboje s opačným dotováním nosičů náboje, s odstupem vůči sobě strukturovanými uvnitř první oblasti (12) nosičů náboje, a s třetími oblastmi (16) nosičů náboje s prvním dotováním nosičů náboje, strukturovanými uvnitř druhých oblastí (14) nosičů náboje, přičemž přechod p-n (22) mezi druhými oblastmi (14) nosičů náboje a třetími oblastmi (16) nosičů náboje je zkratován kontaktováním (20) (přívodem emitoru), první oblast (12) nosičů náboje je opatřena kontaktem (18) (vývodem kolektoru) a druhé oblasti (14) nosičů náboje jsou prostřednictvím kontaktování (26) v zóně mezi první oblastí (12) nosičů náboje a třetí oblastí (16) nosičů náboje invertovatelné, a s alespoň jednou Schottkyho diodou (30) zapojenou paralelně s první oblastí (12) nosičů náboje a s třetí oblastí (16) nosičů náboje, vyznačující se tím, že na první oblast (12) nosičů náboje je naneseno další kontaktování (28) a tomuto kontaktování (28) je přiřazena další oblast (32) nosičů náboje, která je oproti koncentraci dotování první oblasti (12) nadotovaná více, Čímž vznikne ohmický kontakt a tento ohmický kontakt je spojen s anodovým vývodem alespoň jedné Schottkyho diody (30).
2. Monoliticky integrovaná polovodičová součástka podle nároku 1, vyznačující se tím, že kontaktování (28) je uspořádáno v oblasti stínící struktury (32) nastavené při přiloženém napětí na kolektor.
3. Monoliticky integrovaná polovodičová součástka podle jednoho z předcházejících nároků, vyznačující se tím, že stínící struktura (32) je definována odstupem (a + b + a) přechodů p-n (24) sousedních druhých oblastí (14) nosičů náboje.
• ····
9 9# 9
9 9 9
9« 9999
4. Monoliticky integrovaná polovodičová součástka podle jednoho z předcházejících nároků, vyznačující se tím, že polovodičová součástka (10) má kontakt (18) kolektoru na straně emitoru.
5. Monoliticky integrovaná polovodičová součástka podle jednoho z nároků 1 až 3, vyznačující se tím, že polovodičová součástka (10) má kontakt (18) kolektoru na straně kanálu.
6. Monoliticky integrovaná polovodičová součástka podle jednoho z předcházejících nároků, vyznačující se tím, že stínící struktura (32) je definována vyhloubenou strukturou JFET (34, 36).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10008545A DE10008545A1 (de) | 2000-02-24 | 2000-02-24 | Monolithisch integriertes Halbleiterbauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ20022847A3 true CZ20022847A3 (cs) | 2003-03-12 |
Family
ID=7632172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ20022847A CZ20022847A3 (cs) | 2000-02-24 | 2001-02-23 | Monoliticky integrovaná polovodičová součástka |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6784487B2 (cs) |
| EP (1) | EP1259989B1 (cs) |
| JP (1) | JP2003526923A (cs) |
| KR (1) | KR100712165B1 (cs) |
| CZ (1) | CZ20022847A3 (cs) |
| DE (2) | DE10008545A1 (cs) |
| HU (1) | HUP0300366A2 (cs) |
| TW (1) | TW499761B (cs) |
| WO (1) | WO2001067515A1 (cs) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20022700A1 (it) * | 2002-12-20 | 2004-06-21 | St Microelectronics Srl | Dispositivo integrato con diodo schottky e transitor mos |
| US7528459B2 (en) * | 2003-05-27 | 2009-05-05 | Nxp B.V. | Punch-through diode and method of processing the same |
| US7092552B2 (en) * | 2003-07-30 | 2006-08-15 | Xerox Corporation | System and method for measuring and quantizing document quality |
| US6917082B1 (en) * | 2004-01-26 | 2005-07-12 | Altera Corporation | Gate-body cross-link circuitry for metal-oxide-semiconductor transistor circuits |
| US7821097B2 (en) * | 2006-06-05 | 2010-10-26 | International Business Machines Corporation | Lateral passive device having dual annular electrodes |
| KR100780967B1 (ko) * | 2006-12-07 | 2007-12-03 | 삼성전자주식회사 | 고전압용 쇼트키 다이오드 구조체 |
| DE102018115728B4 (de) * | 2018-06-29 | 2021-09-23 | Infineon Technologies Ag | Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3507181A1 (de) | 1985-03-01 | 1986-09-04 | IC - Haus GmbH, 6501 Bodenheim | Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen |
| US4811065A (en) * | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
| JPH03110867A (ja) * | 1989-09-26 | 1991-05-10 | Nippon Inter Electronics Corp | 縦型電界効果トランジスタ |
| JPH05291507A (ja) | 1992-04-07 | 1993-11-05 | Fujitsu Ltd | 拡散抵抗 |
| US5973367A (en) * | 1995-10-13 | 1999-10-26 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
| US5744991A (en) * | 1995-10-16 | 1998-04-28 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
| US5744994A (en) | 1996-05-15 | 1998-04-28 | Siliconix Incorporated | Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp |
| JP3291441B2 (ja) * | 1996-10-31 | 2002-06-10 | 三洋電機株式会社 | Ｄｃ−ｄｃコンバータ装置 |
| US6519457B1 (en) * | 1997-04-09 | 2003-02-11 | Nortel Networks Limited | Methods and systems for standardizing interbase station communications |
| JPH11274490A (ja) * | 1998-03-18 | 1999-10-08 | Soc Kk | Ｍｏｓｆｅｔ |
| US6580699B1 (en) * | 1999-03-29 | 2003-06-17 | Nortel Networks Limited | Method for updating an R-P connection for a roaming mobile station |
| KR100395496B1 (ko) * | 2001-09-14 | 2003-08-25 | 한국전자통신연구원 | 패킷 데이터 서비스 노드 내에서 기지국 제어기간 통신을통한 고속 소프트 핸드오프 수행 방법 |
-
2000
- 2000-02-24 DE DE10008545A patent/DE10008545A1/de not_active Withdrawn
-
2001
- 2001-02-23 HU HU0300366A patent/HUP0300366A2/hu unknown
- 2001-02-23 EP EP01929217A patent/EP1259989B1/de not_active Expired - Lifetime
- 2001-02-23 WO PCT/DE2001/000708 patent/WO2001067515A1/de active IP Right Grant
- 2001-02-23 US US10/220,084 patent/US6784487B2/en not_active Expired - Fee Related
- 2001-02-23 DE DE50115196T patent/DE50115196D1/de not_active Expired - Lifetime
- 2001-02-23 CZ CZ20022847A patent/CZ20022847A3/cs unknown
- 2001-02-23 JP JP2001566188A patent/JP2003526923A/ja active Pending
- 2001-02-23 KR KR1020027011021A patent/KR100712165B1/ko not_active Expired - Fee Related
- 2001-02-26 TW TW090104134A patent/TW499761B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100712165B1 (ko) | 2007-04-27 |
| EP1259989B1 (de) | 2009-10-28 |
| HUP0300366A2 (en) | 2003-09-29 |
| EP1259989A1 (de) | 2002-11-27 |
| TW499761B (en) | 2002-08-21 |
| DE50115196D1 (de) | 2009-12-10 |
| JP2003526923A (ja) | 2003-09-09 |
| KR20020092369A (ko) | 2002-12-11 |
| US6784487B2 (en) | 2004-08-31 |
| WO2001067515A1 (de) | 2001-09-13 |
| DE10008545A1 (de) | 2001-08-30 |
| US20040075135A1 (en) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067876B2 (en) | Semiconductor device | |
| US9960156B2 (en) | Integrated semiconductor device having a level shifter | |
| US9431394B2 (en) | Power semiconductor package with gate and field electrode leads | |
| US20130087803A1 (en) | Monolithically integrated hemt and schottky diode | |
| US20020121664A1 (en) | Lateral semiconductor component in thin-film SOI technology | |
| US8227831B2 (en) | Semiconductor device having a junction FET and a MISFET for control | |
| US10854598B2 (en) | Semiconductor diode | |
| JP2018037649A (ja) | ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子 | |
| US11848354B2 (en) | Diode structure of a power semiconductor device | |
| US10950690B2 (en) | Power electronic arrangement | |
| US10388722B2 (en) | Power semiconductor device termination structure | |
| US9691892B2 (en) | High voltage transistor operable with a high gate voltage | |
| US11387359B2 (en) | Ppower semiconductor device with anticorrosive edge termination structure | |
| CZ20022847A3 (cs) | Monoliticky integrovaná polovodičová součástka | |
| US6940126B2 (en) | Field-effect-controllable semiconductor component and method for producing the semiconductor component | |
| US10199291B2 (en) | Sensor for a semiconductor device | |
| US20250006727A1 (en) | IGBT, Method of Operating an RC IGBT, and a Circuit Including an IGBT | |
| US12426350B2 (en) | Semiconductor device with diode chain connected to gate metallization | |
| US20230290885A1 (en) | Single Chip Power Diode and Method of Producing a Single Chip Power Diode | |
| CN110660795B (zh) | 功率半导体器件 | |
| CN118571932A (zh) | 竖向功率半导体器件 | |
| CN119630047A (zh) | 半导体装置 |