CS274237B1 - Connection for program control of analog-to-digital converter and data storage - Google Patents
Connection for program control of analog-to-digital converter and data storage Download PDFInfo
- Publication number
- CS274237B1 CS274237B1 CS892389A CS892389A CS274237B1 CS 274237 B1 CS274237 B1 CS 274237B1 CS 892389 A CS892389 A CS 892389A CS 892389 A CS892389 A CS 892389A CS 274237 B1 CS274237 B1 CS 274237B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- decision logic
- memory
- counter
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims description 4
- 238000005070 sampling Methods 0.000 claims abstract description 36
- 238000012733 comparative method Methods 0.000 abstract description 2
- 238000010348 incorporation Methods 0.000 abstract 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Zapojení pro programové řízení analogověčíslicového převodníku a ukládání dat do paměti (57)
Zapojení sestává ze spouštěcího obvodu (OS), jehož výstup je připojen do obvodů rozhodovací logiky (RL), kde dojde k rozhodnutí o zařazení funkcí nastavení začátku vzorkování a nastavení intervalu vzorkování, shodně vybavených čítači (Č2 a Č3, Č4) a programovacími přepínači nebo registry (P2 a P3, P4). Zapojení dále sestává z jednotky (R) nastavení režimu vzorkování doplněné o dva logické komparátory (Kl,
K2), z nichž první zajišiuje přepnutí dvou časových základen v jednotce (I) nastaveni intervalu vzorkování a druhý v režimu předspouštění ukončuje podle bloku (FP) zadání formátu paměti zápis do paměti (PM), ovládané z rozhodovací logiky (RL) frekvencí pro čítač (ČA) adresy a analogově-číslicový převodník (A/D).
Tímto komparačním způsobem a přímou cestou ke generaci paměti (PM) pomocí čítače (ČA) adresy je dosaženo co nejkratší doby pro zápis dat do paměti (PM).
274 237 (11) , (13) Β 1 (51) Int. Cl.5
G 11 C 7/00
CS 274237 81
Vynález se týká zapojení pro programové řízení analogově-číslicového převodníku a ukládání dat do paměti zapojené na jeho výstupu a obsahující čítač adresy.
Známá zapojení pro programové řízení ukládání dat z analogově-číslicového převodníku do paměti vypočítávají například potřebnou adresu pomocí binární sčítačky nebo potřebné zapojení realizují programovatelnými obvody, popřípadě s použitím mikroprocesoru. Zapojení vykazují značnou složitost a zejména uvedené koncepce neumožňují plné využití mezních rych lostí integrovaných obvodů.
Výše uvedené nedostatky odstraňuje zapojení pro programové řízení analogově-číslicového převodníku a ukládání dat do paměti podle vynálezu. Jeho podstata spočívá v tom, že výstup spouštěcího obvodu je spojen s prvním vstupem rozhodovací logiky, jejíž druhý vstup je spojen se zdrojem řídicího kmitočtu. Třetím výstupem je rozhodovací logika spojena s jednotkou nastavení začátku vzorkování, sestávající z druhého programovacího přepínače nebo registru, spojeného s druhým čítačem, jehož výstup je spojen s pátým vstupem rozhodovací logiky, jejíž čtvrtý a pátý výstup je spojen s jednotkou nastavení intervalu vzorkování, obsahující třetí a čtvrtý programovací přepínač nebo registr, spojený s třetím a čtvrtým čítačem. Výstup třetího čítače je spojen se šestým vstupem a výstup čtvrtého čítače je spo jen se sedmým vstupem rozhodovací logiky, jejíž třetí vstup je spojen jednak s výstupem prvního komparátoru a jednak s výstupem druhého komparátoru jednotky nastavení režimu vzor kování, přičemž výstup prvniho programovacího přepínače nebo registru je připojen k druhému vstupu prvního komparátoru, zatímco ke druhému vstupu druhého komparátoru je připojen výstup bloku formátu paměti. První výstup rozhodovací logiky je spojen se vstupem prvního čítače jednotky nastavení režimu vzorkování a výstup prvního čítače je spojen s prvními vstupy prvního a druhého komparátoru, druhý výstup rozhodovací, logiky je spojen jednak přes analogově-číslicový převodník s pamětí a jednak se vstupem čítače adresy paměti, zatímco výstup čítače adresy je spojen se čtvrtým vstupem rozhodovací logiky.
Výhoda zapojení spočívá v tom, že základní jednotky programovaného řízení, to je jednotky nastavení začátku, intervalu a režimů vzorkování a jednotka rozhodovací logiky pracující s čítači nebo s přednastavitelnými čítači, jejichž stav je vyhodnocován logickými obvody, popřípadě porovnán s nastavenými hodnotami v logických komparátorech, čímž se dosahuje minimálního zpoždění při vytvoření řídicího kmitočtu pro analogově-číslicový převodník a pro generování adresy paměti.
Na připojeném výkresu jsou blokově znázorněny základní jednotky s vnitřním uspořádáním a jejich vzájemné propojení.
Výstup spouštěcího obvodu PS je spojen s prvním vstupem Al rozhodovací logiky RL, jejíž druhý vstup A2 je spojen se zdrojem řídicího kmitočtu. Třetím výstupem V3 je rozhodovací logika RL spojena s jednotkou Z nastavení začátku vzorkování, sestávající z druhého programovacího přepínače nebo registru P2, spojeného s druhým čítačem Č2 jehož výstup je spojen s pátým vstupem A5, rozhodovací logiky RL. Čtvrtý a pátý výstup V4, V5 rozhodovací logiky RL je spojen s jednotkou 2 nastavení intervalu vzorkování, obsahující třetí a čtvrtý programovací přepínač nebo registr P2, P4, spojený s třetím a čtvrtým čítačem Č3, Č4. Výstup třetího čítače Č3 je spojen se šestým vstupem A6 a výstup čtvrtého čítače Č4 je spojen se sedmým vstupem A7 rozhodovací logiky RL, jejíž třetí vstup A3 je spojen s jednotkou 2 nastavením režimu vzorkování prostřednictvím výstupu jejího prvního komparátoru K1, spojeného s výstupem jejího prvního programovacího přepínače nebo registru Pl a prostřednictvím výstupu jejího druhého komparátoru K2, spojeného s výstupem jejího bloku FP
CS 274237 Bl formátu paměti. První výstup VI rozhodovací logiky RL je spojen se vstupem prvního čítače
ČI jednotky J nastavení režimu vzorkování jehož výstup je spojen současně se vstupem prvního a druhého komparátoru Kl, K2.
Druhý výstup V2 rozhodovací logiky RL je spojen jednak přes analogově-číslicový převodník A/D s pamětí PM a jednak přímo se vstupem čítače ČA adresy paměti PM, jehož výstup je spojen se čtvrtým vstupem A4 rozhodovací logiky RL.
Do rozhodovací logiky RL je ze spouštěcího obvodu OS přiváděn spouštěcí signál, který uvolní řídicí kmitočet f. Ten je přiváděn do druhého čítače Č2 jednotky Z nastavení začátku vzorování, která na základě informací ve druhém programovacím přepínači nebo registru P2 určí začátek vzorkování, který v obvodech rozhodovací logiky RL uvolní řídicí kmitočet f pro jednotku J nastavení intervalu vzorkování. Činnost této jednotky I_ je obdobná jednot ce J nastavení začátku vzorkování, pouze jejím výstupem je proměnný vzorkovací kmitočet f který je přiváděn z druhého výstupu V2 rozhodovací logiky RL do čítače ČA adresy paměti PM a který může být nastaven ve dvou velikostech na základě přepnutí cesty první vzorkovací kmitočet f nebo druhý vzorkovací kmitočet f pomocí řízení z rozhodovací logiky RL. První vzorkovací kmitočet f j je přiváděn z výstupu třetího čítače Č3 jednotky J nastavení intervalu vzorkování na šestý vstup A6 rozhodovací logiky RL a druhý vzorkovací kmitočet f^ je přiváděn z výstupu čtvrtého čítače Č4 této jednotky J na sedmý vstup A7 rozhodovací logiky RL. 0 okamžiku přepnutí rozhodne jednotka R. nastavení režimu vzorkování, kte rá k tomuto rozhodnutí využije prvního komparátoru Kl a prvního přepínače nebo registru PL V okamžiku souhlasu stavu prvního čítače ČI a prvního přepínače nebo registru Pl předá prv ní komparátor Kl tuto informaci rozhodovací logice RL, která přepne z prvního vzorkovacího kmitočtu f j na druhý vzorkovací kmitočet f^. V tomto režimu jednotka J nastavení režimu vzorkování zpracovává první vzorkovací kmitočet f^ a do analogově-číslicového převodníku A/D a čítače ČA adresy přichází postupně první vzorkovací kmitočet f j a druhý vzorkovací kmitočet f Pokud se pracuje pouze s jedním vzorkovacím kmitočtem, potom je použit první vzorkovací kmitočet f a jednotka J nastavení režimu vzorkování je mimo provoz. Činnost analogově-číslicového převodníku A/D a paměti PM je v rozhodovací logice RL ukončena v obou případech logickým signálem naplnění paměti, který je přiváděn z výstupu čítače ČA adresy na čtvrtý vstup A4 rozhodovací logiky RL a informuje o naplnění paměti PM.
V režimu předspouštění jsou data z analogově-číslicového převodníku A/D v paměti PM trvale přepisována, rozhodovací logika RL neakceptuje signál naplnění paměti PM a po příchodu spouštěcího signálu ze spouštěcího obvodu OS dává informaci o ukončení záznamu dat jednotka F) nastavení režimu vzorkování, využívající v tomto případě druhý komparátor K2, který porovnává stav prvního čítače ČI s hodnotou nastavenou v bloku FP formátu paměti, odpovídajícímu velikosti paměti PM. Po souhlasu hodnoty prvního čítače ČI a hodnoty bloku FP formátu paměti ukončí druhý komparátor K2 prostřednictvím rozhodovací logiky RL zápis dat do paměti PM.
Tímto komparačním způsobem a přímou cestou ke generaci paměti PM pomocí čítače ČA adresy je dosaženo co nejkratší doby pro zápis dat do paměti PM.
Zapojení pro programové řízení analogově-číslicového převodníku a ukládání dat do paměti se využívá v záznamových jednotkách přechodových jevů, které se uplatňují například při zkratových a vypínacích zkouškách a dále všude tam, kde je nutné sledovat různé přecho dovó jevy, například vypínání, zapínání, maximální hodnoty veličin a podobně. Všeobecně lze navržené zapojení realizovat v přístrojích v elektrotechnice a elektronice, kterými se zaznemanávají různé přechodové jevy.
CS 274237 Bl
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení pro programové řízení analogově-číslicového převodníku a ukládání dat do paměti, vyznačující se tím, že výstup spouštěcího obvodu (OS) je spojen s prvním vstupem (Al) rozhodovací logiky (RL), jejíž druhý vstup (A2) je spojen se zdrojem řídicího kmitočtu, třetí výstup (V3) rozhodovací logiky (RL) je spojen s jednotkou (Z) nastavení začátku vzor kování, sestávající z druhého programovacího přepínače nebo registru (P2) spojeného s druhým čítačem (Č2), jehož výstup je spojen s pátým vstupem (A5) rozhodovací logiky (RL), jejíž čtvrtý a pátý výstup (V4, V5) je spojen s jednotkou (I) nastavení intervalu vzorkování, obsahující třetí a čtvrtý programovací přepínač nebo registr (P3, P4), spojený s třetím a čtvrtým čítačem (Č3, Č4), přičemž výstup třetího čítače (Č3) je spojen se šestým vstupem (A6) rozhodovací logiky (RL) a výstup čtvrtého čítače (Č4) je spojen se sedmým vstupem (A7) rozhodovací logiky (RL), jejíž třetí vstup (A3) je spojen jednak s výstupem prvního komparátoru (Kl) a jednak s výstupem druhého komparátoru (K2) jednotky (R) nastave ní režimu vzorkování, přičemž výstup prvního programovacího přepínače nebo registru (Pl) je připojen k druhému vstupu prvního komparátoru (Kl), přičemž ke druhému vstupu druhého komparátoru (K2) je připojen výstup bloku (FP) formátu paměti, přičemž první výstup (VI) rozhodovací logiky (RL) je spojen se vstupem prvního čítače (ČI) jednotky (R) nastavení režimu vzorkování a výstup prvního čítače (ČI) je spojen s prvními vstupy prvního a druhého komparátoru (Kl, K2), druhý výstup (V2) rozhodovací logiky (RL) je spojen jednak přes analogově-číslicový převodník (A/D) s pamětí (PM) a jednak se vstupem čítače (ČA) adresy paměti__(PM), zatímco výstup čítače adresy (ČA) je spojen se čtvrtým vstupem (A4) rozhodovací logiky (RL).1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS892389A CS274237B1 (en) | 1989-01-30 | 1989-01-30 | Connection for program control of analog-to-digital converter and data storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS892389A CS274237B1 (en) | 1989-01-30 | 1989-01-30 | Connection for program control of analog-to-digital converter and data storage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS892389A1 CS892389A1 (en) | 1990-09-12 |
| CS274237B1 true CS274237B1 (en) | 1991-04-11 |
Family
ID=5440473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS892389A CS274237B1 (en) | 1989-01-30 | 1989-01-30 | Connection for program control of analog-to-digital converter and data storage |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS274237B1 (cs) |
-
1989
- 1989-01-30 CS CS892389A patent/CS274237B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS892389A1 (en) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964074A (en) | In-circuit emulator | |
| EP0180196B1 (en) | Programmable counter/timer device | |
| US4419762A (en) | Asynchronous status register | |
| CS274237B1 (en) | Connection for program control of analog-to-digital converter and data storage | |
| JP2002022772A (ja) | デジタル・ストレージ・オシロスコープ | |
| US5089955A (en) | Programmable counter/timer device with programmable registers having programmable functions | |
| US6098164A (en) | Microprocessor with common bus for memory and peripheral circuit having data latch generator | |
| KR0158020B1 (ko) | 유니버설 기능 에뮬레이션 시스템 | |
| JPS6410854B2 (cs) | ||
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| KR910006684Y1 (ko) | 중앙처리장치 신호 제어회로 | |
| PL152694B2 (pl) | Układ do sprzęgania systemów mikroprocesorowych z urządzeniami zewnętrznymi | |
| JPH0862292A (ja) | 半導体ｉｃ試験装置 | |
| JPS63208905A (ja) | シ−ケンス発生回路 | |
| KR100237298B1 (ko) | 인터럽트 신호 발생 제어 장치 | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| KR200193481Y1 (ko) | 에이티엠 교환기의 셀 바운더리 버스 매칭 장치 | |
| KR900007357Y1 (ko) | 다이내믹 램의 어드레스 확장회로 | |
| JP5071655B2 (ja) | 制御回路 | |
| SU603987A1 (ru) | Устройство дл определени максимального и минимального из п чисел, представленных в системе остаточных классов | |
| CS219745B1 (cs) | Zapojení pro programové řízení analogo-číslicového převodníku a ukládání digitalizovaných signálů v paměti | |
| JPH03101499A (ja) | 多重情報の縮退処理制御方式 | |
| PL164183B1 (pl) | Układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych | |
| JPH01173249A (ja) | バス制御装置 | |
| HU196004B (en) | Control mechanism of programable control with program and mapping stores |