PL152694B2 - Układ do sprzęgania systemów mikroprocesorowych z urządzeniami zewnętrznymi - Google Patents

Description

RZECZPOSPOLITA POLSKA	OPIS PATENTOWY PATENTU TYMCZASOWEGO	152 694
	Patent tymczasowy dodatkowy do patentu nf-	Int· CL5 G06F 13/n
	Zgłoszono: θθ 12 29 (P. 276816) Pierwszeństwo
URZĄD PATENTOWY RP	Zgłoszenie ogłoszono: 89 10 02 Opis patentowy opublikowano: 1991 05 31	tlUllMl SBO LUŁ

Twórca wynalazku: Janusz Baczyński

Uprawniony z patentu tymczasowego: Uniwersytet Łódzki, Łódź (Polska)

UKŁAD DO SPRZĘGANIA SYSTEMÓW MIKROPROCESOROWYCH Z URZĄDZENIAMI ZEWNĘTRZNYMI

Przedmiotem wynalazku jest układ do sprzęgania systemów mikroprocesorowych z urządzeniami zewnętrznymi, mający zastosowanie w technice łączenia systemów mini- i mikrokomputerowych ze sprzętem rozszerzającym możliwości tych systemów, wykorzystywanych: w informatyce, w technice automatyzacji kontroli i sterowania procesów badawczych oraz przemysłowych.

Znane do tego układy, zwane też interfejsami są przykładowo opisane przez: J.W. Cofffrn'a i W.E. Longa w książce pt. Technika sprzęgania układów w systemach mikroprocesorowych wydanej przez Wydawnictwa Naukowo-Techniczne w Warszawie w 19B8 r.

Znany układ, zwany też strukturą WE/WY (wejścia/wyjścia) z adresowaniem dwustopniowym, zawiera blok komparatorów przyłączonych wejściami komparacyjnymi do linii adresowych magistrali systemu mikroprocesorowego. Wejścia programujące bloku komparatorów są odpowiednio połączone, bezpośrednio lub poprzez mikroprzełączniki do potencjałów odpowiadających wartościom logicznym: 0 i 1. Wyjście równości bloku komparatorów jest połączone z adresowym dekoderem, połączonym także z liniami adresowymi oraz z liniami sterującymi magistrali systemu mikroprocesorowego. Wyjścia adresowego dekodera są połączone z odpowiednimi bramami, pełniącymi rolę układów buforujących pomiędzy magistralą systemu mikroprocesorowego a urządzeniami zewnętrznymi współpracującymi z systemem.

Działanie znanego układu polega na tym, że każdej bramie urządzenia zewnętrznego jest przypisany jednoznaczny adres binarny. Dostęp systemu mikroprocesorowego do odpowiedniej bramy jest realizowany przez jej odpowiednie zaadresowanie, to jest wygenerowanie odpowiednich stanów · logicznych na liniach sterujących i liniach adresowych magistrali systemu.

152 694

152 694

Linie adresowe dzielę się na dwie grupy: określającą numer urządzenia zewnętrznego, określającą numer bramy w danym urządzeniu zewnętrznym. Numer urządzenia jest określony sprzętowo, to jest poprzez odpowiednie połączenie wejść programujących bloków komparatorów ze stanami logicznymi 0 i 1. Z chwilą gdy na magistrali systemu pojawi się adres urządzenia zewnętrznego, na wyjściu równości bloku komparatorów pojawia się sygnał uaktywniający działanie. adresowego dekodera..W zależności od stanów logicznych na liniach adresowych przyłączonych do wejść adresowych dekodera, . na odpowiednim wyjściu informacyjnym.adresowego dekodera pojawia się stan logiczny uaktywniający' do działania określoną bramę wybranego urządzenia. WE/WY.

Niedogodnością znanego układu jest to, że każdemu*urządzeniu zewnętrznemu współpracującemu z systemem mikroprocesorowym należy nadawać sprzętowo inny numer. Ogranicza to w sposób' istotny możliwości rozbudowy systemu mikroprocesorowego w przypadku, gdy system współpracuje z grupą identycznych urządzeń WE/WY' wyposażonych w proste struktury deszyfracji adresów. Konieczność nadawania każdemu z urządzeń zewnętrznych innego numeru jest szczególnie niedogodna w przypadku, gdy system współpracuje z wieloma takimi samymi urządzeniami WE/WY w sposób multipleksowy, realizując z każdym z nich z osobna dokładnie taki sam algorytm programowy.' Wymaga to bowiem umieszczenia w pamięci programu systemu mikroprocesorowego wielu procedur funkcjonalnie identycznych, lecz różniących się jedynie adresami urządzenia WE/WY wywoływanego przez system, albo też jednej procedury, każdorazowo przed jej wywołaniem programowo modyfikowanej, tak by system nawiązywał współpracę z żądanym urządzeniem zewnętrznym.

Istotą układu według wynalazku jest to, że ma przerzutnik o wyjściu połączonym z osobnym wejściem trójwejściowej bramki - logicznej typu AND lub NAND oraz o wejściach połączonych z wyjściami demultipleksera, którego wejście strobujące jest .połączone z wyjściem korzystnie dwuwejściowej bramki logicznej typu AND lub NAND. Bramka ta jest połączona swoimi wejściami z odrębnymi wejściami trójwejściowej bramki logicznej, przy czym wejścia te są połączone odpowiednio, z magistralą systemu mikroprocesorowego oraz z wyjściem równości bloku komparatorów połączonego także wejściami komparacyjnymi z magistralą systemu. Natomiast wyjście trójwejściowej bramki logicznej jest połączone z wejściem strobującym adresowego dekodera połączonego wejściami adresowymi z magistralą systemu mikroprocesorowego·. Dekoder ten jest także połączony wyjściami informacyjnymi z wejściami strobującymi bram połączonych też z magistralą systemu mikroprocesorowego.

Zaletą układu według wynalazku jest to, że dzięki wprowadzeniu dodatkowych dwu bramek. typu AND lub NAND, demultipleksera oraz przerzutnika, staje się możliwe równoczesne przyłączenie do -magistrali systemu mikroprocesorowego wielu urządzeń zewnętrznych WE/WY z bramami o pokrywających się adresach. Oprócz możliwości znacznej rozbudowy systemu mikroprocesorowego, pozwala to na multipleksową współpracę systemu z grupą identycznych urządzeń zewnętrznych za pomocą jednej wspólnej procedury programowej.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku przedstawiającym blokowy schemat elektryczny układu.

Układ według wynalazku ma blok 1 komparatorów połączonych wejściami komparacyjnymi z liniami adresowymi magistrali 2 systemu mikroprocesorowego. Wejścia programujące bloku 1 są połączone odpowiednio do potencjałów odpowiadających stanom logicznym ”0” i ”1. Wyjście równości bloku 1 jest połączone z wejściem korzystnie dwuwejściowej bramki 3 logicznej typu AND lub NANQ* a także z wejściem trójwejściowej bramki -4 logicznej typu AND lub NAND. Osobne wejścia bramek 3 i 4 są połączone z sobą oraz z linią magistrali 2, dla sygnału wskazującego, że na magistrali jest adres dla urządzenia zewnętrznego systemu mikroprocesorowego. Wyjście bramki 3 jest połączone z wejściem strobującym demultipleksera 5 o wejściach adresowych połączonych z magistralą 2. Korzystnie dwa wyjścia informacyjne demultipleksera 5 są

152 694 połączone z przerzutnikiem 6, którego wyjście jest połączone z odrębnym wejściem bramki 4. Wyjście bramki 4 jest połączone z wejściem strobującym adresowego dekodera 7, którego wejścia adresowe są połączone z magistralą 2, natomiast wyjścia informacyjne są połączone z wejściami strobującymi bram Θ połączonych z magistralą 2.

Działanie tego układu polega na tym, że stan wyjścia przerzutnika 6 załącza lub wyłącza dostęp systemu mikroprocesorowego do bram 8. Gdy na wyjściu przerzutnika 6 występuje stan logicznej 1”· oraz gdy na odpowiedniej grupie linii magistrali 2 pojawi się numer urządzenia zewnętrznego zgodny' ze stanem wejść programujących · bloku 1, to iloczyn 'logiczny stanów wejść bramki 4 równa się 1. Wówczas na wyjściu bramki 4 pojawi się stan ”1”, podawany do wejścia strobującego dekodera 7. Dekoder 7 staje się aktywny i na jednym z jego wyjść informacyjnych, określonym stanem wejść adresowych dekodera, pojawia się sygnał uaktywniający jedną z bram 8. Gdy na wyjściu przerzutnika 6 występuje stan logiczny 0, to na wyjściu bramki 4 nie może pojawić się sygnał uaktywniający działanie dekodera 7, a tym samym jest zablokowany dostęp do bram 8 z magistrali 2. Z punktu widzenia systemu mikroprocesorowego przerzutnik 6 jest traktowany jako pojedyńcza brama lub układ dwu bram urządzenia zewnętrznego WE/WY systemu. System zwracając się do bramy o numerze odpowiadającym przerzutnikowi 6 może zmieniać stan wyjścia przerzutnika. Deszyfracja adresu lub adresów przypisanych przerzutnikowi 6 odbywa się za pomocą bloku 1, bramki 3 oraz demultipleksera 5.

Zatem, do magistrali systemu mikroprocesorowego może być przyłączonych równocześnie wiele urządzeń zewnętrznych WE/WY z bramami o pokrywających się adresach, bowiem system ma możliwość wybierania/multipleksowania urządzeń WE/WY poprzez odpowiednie ich załączanie oraz wyłączanie. Jedynym warunkiem jest to, by adresy przypisane przerzutnikom 6 poszczególnych urządzeń WE/WY były różne. W przypadku istnienia w systemie tylko dwu urządzeń WE/WY adresy przypisane przerzutnikom 6 mogą być identyczne, pod warunkiem, że adres załączania/ wyłączania przerzutnika 6 w jednym urządzeniu WE/WY odpowiada adresowi wyłączania/załączania przerzutnika 6 w drugim z urządzeń zewnętrznych systemu.

Claims (1)

1. Zastrzeżenie patentowe

   Układ do sprzęgania systemów mikroprocesorowych z urządzeniami zewnętrznymi, zawierający blok komparatorów połączonych z magistralą systemu mikroprocesorowego, połączoną z adresowym dekoderem oraz z bramami, połączonymi także z osobna z tym dekoderem, z n a m i e n n y tym, że ma przerzutnik (6) o wyjściu połączonym z osobnym wejściem trójwejściowej bramki (4) logicznej typu AND lub NAND oraz o wejściach połączonych z wyjściami demultipleksera (5), którego wejście strobujące jest połączone z wyjściem korzystnie dwuwejściowej bramki (3) logicznej typu AND lub NAND połączonej swoimi wejściami z odrębnymi wejściami bramki (4), przy czym wejścia te ' są połączone odpowiednio, z magistralą (2) systemu mikroprocesorowego oraz z wyjściem równości bloku (1) komparatorów, połączonego także wejściami komparacyjnymi z magistralą (2), natomiast wyjście bramki (4) jest połączone z wejściem strobującym adresowego dekodera (7), połączonego wejściami adresowymi z magistralą (2), a także połączonego wyjściami informacyjnymi z wejściami strobującymi bram (8) połączonych też z magistralą (2).

   152 694

   Zakład Wydawnictw UP RP. Nakład 100 egz.

   Cena 3000 zł