PL151507B2 - Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC - Google Patents

Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC

Info

Publication number
PL151507B2
PL151507B2 PL27559988A PL27559988A PL151507B2 PL 151507 B2 PL151507 B2 PL 151507B2 PL 27559988 A PL27559988 A PL 27559988A PL 27559988 A PL27559988 A PL 27559988A PL 151507 B2 PL151507 B2 PL 151507B2
Authority
PL
Poland
Prior art keywords
input
bus
branch
camac
block
Prior art date
Application number
PL27559988A
Other languages
English (en)
Other versions
PL275599A2 (en
Inventor
Janusz Baczynski
Original Assignee
Univ Lodzki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Lodzki filed Critical Univ Lodzki
Priority to PL27559988A priority Critical patent/PL151507B2/pl
Publication of PL275599A2 publication Critical patent/PL275599A2/xx
Publication of PL151507B2 publication Critical patent/PL151507B2/pl

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

151 507
RZECZPOSPOLITA OPIS PATENTOWY POLSKA PATENTU TYMCZASOWEGO
Patent tymczasowy dodatkowy do patentu nr--Zgłoszono: 88 11 03 (P. 275599)
Int. Cl.5 G06F 13/14
Pierwszeństwo--URZĄD
PATENTOWY
RP
Zgłoszenie ogłoszono: 89 08 07
Opis patentowy opublikowano: 1991 05 31
CZITELIU o S 0 UA
Twórca wynalazku: Janusz Baczyński
Uprawniony z patentu tymczasowego: Uniwersytet Łódzki, Łódź (Polska)
Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC
Przedmiotem wynalazku jest układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC, mający zastosowanie w komputerowej technice automatyzacji kontroli i sterowania procesów badawczych oraz przemysłowych.
Znane do tego celu układy, zwane też sterownikami lub modułami organizacji gałęzi lub subgałęzi, są przykładowo opisane przez: A. Ostrowicza w publikacji „CAMAC - modułowy system aparatury elektronicznej wydanej przez „Postępy Techniki Jądrowej Nr 78(592), Warszawa 1976 r,N. Fukai W.A. Smirnowa w pracy „Moduł sterowania i moduł zadawania priorytetów w uniwersalnym sterowniku gałęzi w standarcie CAMAC opublikowanej w czasopiśmie Pribory i Tiehnika Ekspierimienta Nr 3, Moskwa 1976 r, a także w Katalogu Produktów amerykańskiej firmy LeCroy Corporation Ltd. wydanym w 1986 r w USA.
Znane układy, zawierają sterownik gałęzi oraz moduł sterowania kasety gałęzi. Sterownik gałęzi stanowi zakończenie magistrali gałęzi, do której są przyłączone bloki sterowania kaset gałęzi. Sterownik gałęzi jest sprzężony: bezpośrednio z maszyną cyfrową lub z magistralą kasety CAMAC, do której jest przyłączony stosowny moduł sterowania komputerowego, przykładowo: blok sterowania kasety tzw. „typu A, moduł sterowania sterowników gałęzi lub blok programowanego procesora (np. LeCroy 4800). Sterownik gałęzi zawiera adresowy rejestr, blok buforów magistrali gałęzi, blok sterujący oraz, w zależności od rodzaju sprzężenia z systemem komputerowym, inne rejestry i bloki wykonawcze.
Działanie znanych układów polega na tym, że dla zrealizowania zapisu/odczytu informacji do/z bloku wykonawczego CAMAC umieszczonego w kasecie gałęzi, centralna jednostka komputerowa systemu dokonuje zapisu do adresowego rejestru sterownika gałęzi następujących danych: numeru wybranej kasety gałęzi oraz numeru stanowiska w wybranej kasecie, zajmowanego przez blok wykonawczy CAMAC. Oprócz tego do sterownika gałęzi jest przesyłany kod rozkazu dla bloku wykonawczego CAMAC. W przypadku operacji zapisu, do sterownika gałęzi jest także przesyłana informacja zapisywana do bloku wykonawczego. Natomiast w przypadku operacji odczytu, ze sterownika gałęzi jest pobierana informacja odczytana z bloku wykonawczego. Wszystkie te działania wymagają kilku operacji rozkazowych centralnej jednostki komputerowej
151 507 systemu. W znanych rozwiązaniach, w przypadku sterownika gałęzi sprzężonego z komputerem systemu poprzez magistralę CAMAC, dokonanie zapisu/odczytu do/z bloku wykonawczego w kasecie gałęzi zajmuje minimum dwie operacje rozkazowe na magistrali CAMAC, do której jest przyłączony sterownik. Jest to determinowane tym, że słowo danych transmitowane do/z bloku wykonawczego CAMAC składa się z 24 bitów, a więc odpowiada dokładnie liczbie linii szyn danych (W lub R) magistrali CAMAC, z której kontroluje się działanie sterownika gałęzi.
Niedogodnością znanych układów jest to, że przeprowadzenie jednej operacji rozkazowej odczytu/zapisu na magistrali kasety gałęzi zawsze wymaga wykonania kilku (mimimum dwu) operacji rozkazowych przez centralną jednostkę komputerową modułowego systemu aparatury elektronicznej CAMAC. Jest to bezpośrednią i zasadniczą przyczyną tego, że wielokasetowe systemy zbierania i przetwarzania informacji CAMAC, sterowane jedną centralną jednostkę komputerową, są znacznie wolniejsze od analogicznych systemów jednokasetowych. Wszędzie tam gdzie jest niezbędna duża szybkość działania systemu oraz duża liczba bloków funkcjonalnych, pociąga to za sobą konieczność znacznej rozbudowy systemów aparaturowych CAMAC poprzez tworzenie systemów wzajemnie się komunikujących jednokasetowych zestawów CAMAC, przykładowo sieci lub subgałęzi kaset CAMAC, wyposażonych w odrębne procesory.
Istotą układu według wynalazku jest to, że między magistralę CAMAC oraz magistralę gałęzi CAMAC jest włączony sterownik gałęzi, składający się z multipleksera połączonego wejściem wybierającym, poprzez dwuwejściową bramkę logiczną typu AND lub NAND, z wyjściem przerzutnika, korzystnie typu D. Wejście danych przerzutnika i jedna grupa wejść danych multipleksera są połączone bezpośrednio lub poprzez wzmacniacze z szyną zapisu W magistrali CAMAC, a druga grupa wejść danych multipleksera jest połączona z adresowym rejestrem połączonym z kolei bezpośrednio lub poprzez wzmacniacze także z szyną zapisu W magistrali CAMAC. Wyjścia multipleksera są połączone z wejściami adresowymi bloku buforowego połączonego wejściem blokującym z wyjściem bramki logicznej, a także odrębnie połączonego z magistralą gałęzi CAMAC i z magistralą CAMAC. Magistrala CAMAC jest także połączona wspólnymi liniami z wejściami i wyjściami kontrolno sterującymi bloku sterowania. Ponadto magistrala CAMAC jest połączona dwiema różnymi indywidualnymi adresowymi liniami N: z wejściem bloku sterowania, stanowiącym adresowe wejście stanowiska programowania sterownika gałęzi, oraz z adresowym wejściem stanowiska transmisji sterownika gałęzi, które to wejście jest połączone z wejściem bramkującym bloku buforów i z osobnym wejściem bloku sterowania połączonego indywidualnie: z osobnym wejściem bramki logicznej, z wejściem wpisującym przerzutnika i z takim samym wejściem adresowego rejestru oraz z wejściem zwrotu nadawania bloku buforów.
Zaletą układu według wynalazku jest to, że dzięki wprowadzeniu do sterownika gałęzi dodatkowo: multipleksera, bramki logicznej typu AND lub NAND oraz przerzutnika, korzystnie typu D, osiąga się możliwość znacznego zwiększenia prędkości pracy wielokasetowych systemów CAMAC, o konfiguracji jednej lub więcej gałęzi sterowanych przez jedną komputerową jednostkę centralną. Zwiększenie prędkości działania systemu polega na tym, że przeprowadzenie jednej operacji rozkazowej zapisu 16-bitowego słowa danych na magistrali kasety gałęzi wymaga wykonania tylko jednej operacji rozkazowej na magistrali CAMAC, do której jest przyłączony sterownik gałęzi CAMAC.
Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku przedstawiającym blokowy schemat elektryczny układu.
Układ według wynalazku ma sterownik 1 gałęzi, korzystnie zajmujący dwa stanowiska kasety CAMAC, zwane odpowiednio: „stanowiskiem programowania i „stanowiskiem transmisji. Sterownik 1 jest włączony między magistalę 2 CAMAC a magistralę 3 CAMAC. Sterownik 1 zawiera blok 4 buforowy łączący z sobą magistrale 2 i 3. Wejścia adresowe bloku 4 są połączone z wyjściami multipleksera 5 o dwu grupach wejść danych połączonych odpowiednio: z wyjściami adresowego 6 rejestru i bezpośrednio lub poprzez wzmacniacze z szyną danych W (zapisu) magistrali 2. Wejścia rejestru adresowego są także połączone bezpośrednio lub poprzez wzmacniacze z szyną W magistrali 2. Wejście wybierające multipleksera 5 jest połączone z wejściem blokującym bloku 4 oraz, poprzez dwuwejściową bramkę 7 logiczną typu AND lub NAND, z przerzutnikiem 8, korzystnie typu D, połączonym wejściem danych bezpośrednio lub poprzez wzmacniacz z szyną W magistrali 2. Do wspólnych linii magistrali 2 są także przyłączone wejścia i wyjścia kontrolno sterujące bloku 9
151 507 sterowania połączonego odrębnie: z osobnym wejściem bramki 7, z wejściem wpisującym przerzutnika 8, z wejściem wpisującym rejestru 6, z wejściem zwrotu nadawania bloku 4. Ponadto dwie różne indywidualne adresowe linie N magistrali 2 są połączone, odpowiednio: z adresowym wejściem 10 stanowiska programowania sterownika 1 oraz z adresowym wejściem 11 stanowiska transmisji sterownika 1. Wejścia 10 i 11 są osobno połączone z blokiem 9, a ponadto wejście 11 jest także połączone z wejściem bramkującym bloku 4.
Działanie tego układu polega na tym, że gdy centralna jednostka komputerowa systemu (procesor systemu) wysyła dowolny rozkaz do sterownika gałęzi 1 kierując go do stanowiska transmisji na wejściach: bramkującym i zwrotu nadawania bloku 4 pojawiają się sygnały, otwierające w odpowiednich kierunkach bufory, to rozkaz ten jest transmitowany na magistralę gałęzi 3, przy czym na odpowiednich liniach magistrali 3, to jest liniach: „adresu kasety gałęzi11 i „numeru stanowiska w kasecie gałęzi występują stany logiczne określone stanami wejść adresowych bloku 5. Podczas operacji rozkazowych zapisu, kierowanych do stanowiska programowania sterownika 1, procesor systemu może ustawić w żądany stan przerzutnik 8 i umieścić w rejestrze 6 adres wybranej kasety na magistrali gałęzi oraz numer stanowiska bloku funkcjonalnego w tej kasecie. Sterownik 1 może działać w dwu trybach: I i II.
W trybie I, gdy na wyjściu przerzutnika 8 jest stan logiczny „0“, to wszystkie rozkazy, kierowane do stanowiska transmisji sterownika 1, są przekazywane magistralą 3 do bloku funkcjonalnego, określonego przez zawartość rejestru 6.
W trybie II, gdy na wejściu przerzutnika 8 jest stan logiczny „1“, podczas operacji rozkazowych z grupy zapisu [F( 16) i F(17)] kierowanych do stanowiska transmisji sterownika 1, blok 9 podaje na wejście bramki 7 stan logiczny „1“, co z kolei powoduje zmianę stanu logicznego na wejściu wybierającym multipleksera 5. na wejścia adresowe bloku 4 są podawane stany z najbardziej znaczących bitów szyny W magistrali 2. Sygnał z bramki 7 jest równocześnie podawany do wejścia blokującego bloku 4 w celu zamknięcia buforów linii danych W przyłączonych także do multipleksera 5; stany z tych linii nie są więc przekazywane na magistralę gałęzi. W trybie II, podczas operacji zapisu, słowo danych przekazywane na magistralę gałęzi jest krótsze od standardowego 24-bitowego słowa CAMAC. Blok funkcjonalny, do którego jest kierowany rozkaz zapisu, określają linie W magistrali 2, których stany nie są transmitowane na magistralę 3. Wszystkie rozkazy nie należące do grupy zapisu są w trybie II transmitowane na magistralę gałęzi tak jak w trybie I, a więc są kierowane do bloku funkcjolanego określonego zawartością rejestru 6.
Układ umożliwia dokonanie operacji zapisu do bloku gałęzi CAMAC w jednej operacji rozkazowej procesora systemu (tryb II), a mianowicie: zapisu do bloku (wybranego najbardziej znaczącymi bitami szyny W) informacji, korzystnie 16-bitowej; określenie numeru stanowiska w kasecie CAMAC (1 + 25) wymaga pięciu bitów, wybór kasety gałęzi (standard CAMAC przewiduje 7 kaset w gałęzi) wymaga 3 bitów. Układ umożliwia także zapisanie w dowolnym bloku funkcjonalnym gałęzi CAMAC informacji 24 bitowej (tryb I), co wymaga jednak by, procesor systemu dokonał dwu operacji rozkazowych na magistrali 2, skierowanych do sterownika 1, a mianowicie: 1) zapisu w rejestrze 6 adresu wybranego bloku, 2) zapisu do wybranego bloku.

Claims (1)

  1. Zastrzeżenie patentowe
    Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC, zawierający magistralę CAMAC oraz magistralę gałęzi CAMAC między które jest włączony sterownik gałęzi składający się z bloku buforów i adresowego rejestru połączonych z blokiem sterowania, znamienny tym, że ma multiplekser (5) połączony wejściem wybierającym, poprzez dwuwejściową bramkę (7) logiczną typu AND lub NAND, z wyjściem przerzutnika (8) korzystnie typu D, przy czym wejście danych przerzutnika (8) i jedna grupa wejść danych multipleksera (5) są połączone bezpośrednio lub poprzez wzmacniacze z szyną zapisu W magistrali (2) CAMAC, a druga grupa wejść danych multipleksera (5) połączona jest z adresowym rejestrem (6) połączonym z kolei bezpośrednio lub poprzez wzmacniacze także z szyną zapisu W magistrali (2), natomiast wyjście multipleksera (5) są połączone z wejściami adresowymi bloku (4) buforowego połączonego wejś4
    151 507 ciem blokującym z wyjściem bramki (7), a także odrębnie połączonym z magistralą (3) gałęzi CAMAC i z magistralą (2), także połączoną wspólnymi liniami z wejściami i wyjściami kontrolno sterującymi bloku (9) sterowania, oraz połączoną dwiema różnymi indywidualnymi adresowymi liniami N z wejściem bloku (9), stanowiącym adresowe wejście (10) stanowiska programowania sterownika (1) gałęzi, oraz z adresowym wejściem (11) stanowiska transmisji sterownika (1) połączonego z wejściem bramkującym bloku (4) i z osobnym wejściem bloku (9) połączonego indywidualnie z osobnym wejściem bramki (7), z wejściem wpisującym przerzutnika (8) i z takim samym wejściem rejestru (6) oraz z wejściem zwrotu nadawania bloku (4).
    Zakład Wydawnictw UP RP. Nakład 100 egz.
    Cena 3000 zł
PL27559988A 1988-11-03 1988-11-03 Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC PL151507B2 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL27559988A PL151507B2 (pl) 1988-11-03 1988-11-03 Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL27559988A PL151507B2 (pl) 1988-11-03 1988-11-03 Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC

Publications (2)

Publication Number Publication Date
PL275599A2 PL275599A2 (en) 1989-08-07
PL151507B2 true PL151507B2 (pl) 1990-09-28

Family

ID=20044833

Family Applications (1)

Application Number Title Priority Date Filing Date
PL27559988A PL151507B2 (pl) 1988-11-03 1988-11-03 Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC

Country Status (1)

Country Link
PL (1) PL151507B2 (pl)

Also Published As

Publication number Publication date
PL275599A2 (en) 1989-08-07

Similar Documents

Publication Publication Date Title
US4325116A (en) Parallel storage access by multiprocessors
US6066961A (en) Individually accessible macrocell
US4006466A (en) Programmable interface apparatus and method
US4349870A (en) Microcomputer with programmable multi-function port
US4339804A (en) Memory system wherein individual bits may be updated
US4665506A (en) Memory system with write protection
US5226134A (en) Data processing system including a memory controller for direct or interleave memory accessing
US4835684A (en) Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus
EP0136597B1 (en) Vector processor
US4177511A (en) Port select unit for a programmable serial-bit microprocessor
US5146572A (en) Multiple data format interface
US4604727A (en) Memory with configuration RAM
US6308244B1 (en) Information processing apparatus with improved multiple memory access and control
US4133028A (en) Data processing system having a cpu register file and a memory address register separate therefrom
US5132973A (en) Testable embedded RAM arrays for bus transaction buffering
US4663728A (en) Read/modify/write circuit for computer memory operation
US4811266A (en) Multifunction arithmetic indicator
PL151507B2 (pl) Układ do sterowania gałęzi modułowego systemu aparatury elektronicznej CAMAC
EP0114683B1 (en) Arithmetic unit
EP0026649B1 (en) Digital information transfer system and interface
US6034545A (en) Macrocell for data processing circuit
KR100261154B1 (ko) 직접 메모리 액세스 제어 장치
JPS62156742A (ja) デ−タ書込み制御方式
US4942573A (en) Loosely coupled parallel network simulator
GB1580328A (en) Programmable sequential logic