CS271713B1 - Circuit for microcomputer's control bus checking - Google Patents

Description

1 CS 271713 B1

Vynález sa týká obvodu pře kontrolu riadiacej zbernice mikropočítača, ktorý umožňujedetekciu mimoriadneho stavu na riadiacej zbernici mikropočítače.

Mimoriadnym stavom na riadiacej zbernici mikropočítača sa rozumie stav, keó sa na ria-diacej zbernici nachádza nesprávná kombinácia riadiacich signálov, alebo ke3 kombináciariadiacich signálov je sice v každom okamihu správná, ale sled týchto signálov je nespráv-ný. Mimoriadny stav může byť příčinou nesprávnej činnosti celého mikropočítače.

Jednoprocesorové mikropočítače, zabezpečené proti poruchám technickými prostriedkamikontrolou zberníc, doteraz zabezpečujú iba kontrolu adresnej a dátovej zbernice. Riadiacazbernica sa zatial nekontroluje. Přitom výskyt mimoriadneho stavu na riadiacej zbernicimůže mať za následok takú nesprávnu činnosť mikropočítače, ako například neželané prepísa-nie obsahu památe, změna obsahu výstupného portu atá., bez toho, že by sa to kontrolouadresnej a dátovej zbernice detekovalo. Pretože sa však nemusí zmeniť tok programu, mimo-riadna událost na riadiacej zbernici v tomto případe nebude detekovaná ani takými meto-dami zabezpečenia proti poruchám, ako sú diagnostické hodiny, kontrola neexistujícej pa-mate, kontrola neplatného operačného kódu a podobné.

Tieto nevýhody odstraňuje obvod pře kontrolu riadiacej zbernice mikropočítače podlávynálezu, ktorého podstatou je, že riadiaca zbernica mikropočítača je připojená na vstupyobvodu overovania signálnych sledov a zároveň na dátové vstupy záchytného registra, kto-rého výstupy sú připojené na prvú výstupní zbernicu a zároveň na vstupy dekodéra kombiná-cie riadiacich signálov. jeho výstup je připojený jednak na zapisovací vstup záchytnéhoregistra, jednak na prvú výstupní svorku a jednak na prvý vstup súčtového člena, ktoréhovýstup je spojený s treťou výstupnou svorkou. Druhý vstup súčtového člena na spojenýs druhou výstupnou svorkou a zároveň s jednobitovým výstupom obvodu overovania signálnychsledov, ktorého ostatně výstupy sú připojené na vstupy dekodéra nesprávných signálnychsledov, ktorého výstupy sú připojené na druhů výstupnú zbernicu. Výhodou obvodu podlá vynálezu je, že v případe nesprávného signálneho sledu alebonesprávnej kombinácie riadiacich signálov obvod pre kontrolu riadiacej zbernice generujesignál o poruche, ktorý může byť použitý na zastavenie kontrolovaného mikropočítača a za-hájenie režimu zotavenia sa z poruchy. Zároveň sa identifikuje, či nastala porucha v sle-de riadiacich signálov alebo v ich kombinácii.

Na priloženom výkrese je znázorněná bloková schéma konkrétného obvodu podlá vynálezu.

Obvod podlá vynálezu pozostáva z troch hlavných častí, ktorými sú dekódovací blok 1.,blok 2/.sledov a blok 2 detekcie. Oekodovací blok 2 j0 tvořený záchytným registrom 11.na ktorého dátové vstupy je připojená riadiaca zbernica 100 kontrolovaného mikropočítačaa ktorého výstupy sú připojené jednak.na prvú výstupnú zbernicu 110 a jednak na vstupy de-kodéra 12 kombinácii riadiacich signálov. jeho jednobitový výstup je připojený jednakna zapisovací vstup záchytného registra 11, jednak na prvý vstup súčtového člena 30 a jed-nak na prvú výstupnú svorku 120. Blok 2 sledov je tvořený z obvodu 21 overovania signál-nych sledov, na ktorého vstupy je připojená riadiaca zbernica 100 kontrolovaného mikro-počítače a ktorého prvý výstup je připojený na druhý vstup súčtového člena 30 a zároveňna druhů výstupnú svorku 211. Ostatně výstupy obvodu 21 overovania signálnych sledovsú připojené na vstupy dekódera 22 nesprávných signálnych sledov, ktorého výstupy súpřipojené na druhů výstupnú zbernicu 220. Blok 2 detekcie jě tvořený súčtovým člehom 30.ktorého výstup je připojený na tretiu výstupnú svorku 300. Činnosť obvodu podlá vynálezu je nasledovná.

Počas běhu programu je neustále sledovaný stav riadiacej zbernice 100 kontrolovanéhomikropočítača dekodérom 12 kombinácii riadiacich signálov a obvodom 21 overovania sig-nálnych sledov. Ak sa na riadiacej zbernici 100 vyskytne nesprávná kombinácia riadiacichsignálov, túto vyhodnotí dekóder 12 kombinácii riadiacich signálov a začne generovatsignál příznaku nesprávnej kombinácie riadiacich signálov. Tento zapříčiní, že na výstupesúčtového člena 30 sa začne generovat signál poruchy. Súčasne sa okamžitý stav riadiacej

Claims (1)

1. CS 271713 01 2 zbernice 100, na ktorej se teraz nachádza nesprávná kombinácia riadiacich signálov, zapíšedo záchytného registra 11. Tým sa zabezpečí trvalé generovanie signálu příznaku nesprávnejkombinácie riadiacich signálov, odoberaného z prvej výstupnej svorky 120, signálov iden-tifikácie konkrétnej nesprávnej kombinácie riadiacich signálov odoberaných z prvej vý-stupnej zbernice 110 a signálu poruchy ódoberaného z tretej výstupnej svorky 300. Signálporuchy slúži na zastavenie mikropočítača pri výskyte poruchy na jeho riadiacej zbernici. Ak sa na riadiacej zbernici 100 kontrolovaného mikropočítača vyskytne nesprávný signálnysled, tento je vyhodnotený obvodom 21 overovania signálnych sledov, ktorý začne generovat’příznak nesprávného signálneho sledu, ktorý spftsobí, že na výstupe súčtového člena 30 sazačne generovat’ signál poruchy na tretej výstupnej svorke 300 a indikuje sa nesprávnýsignálny sled na druhej výstupnej svorke 211. Zároveň sa v obvode 21 overenia signálnychsledov generujú stavové signály, ktoré sa dekódujú v dekóderi 22 nesprávných signálnychsledov, z výstupu ktorého sa na druhů výstupnú zbernicu 220 dostane informácia o konkrét-nom nesprávnom signálnom slede. Obvod podl’a vynálezu je možné použit okrem kontroly riadiacej zbernice mikropočítačai na kontrolu správnej činnosti lubovolného číslicového systému, ktorý má generovat’ defi-nované postupnost signálov, pričom niektoré ich kombinácie sú nepřípustné a áalej i nakontrolu správnej činnosti lubovolného synchrónneho sekvenčného obvodu. Ako vstupné signá-ly sa použijú stavové a výstupné premenné kontrolovaného sekvenčného obvodu. PREDMET VYNÁLEZU Obvod pre kontrolu riadiacej zbernice mikropočítače, vyznačujúci sa tým, že riadiacazbernica (100) mikropočítača je připojená na vstupy obvodu (21) overovania signálnych sle-dov a zároveň na dátové vstupy záchytného registra (11), ktorého výstupy sú připojenéna prvú výstupnú.zbernicu (110) a zároveň na vstupy dekodéra (12) kombinácie riadiacichsignálov, ktorého výstup je připojený jednak na zapisovací vstup záchytného registra (11),jednak na prvú výstupnú svorku (120) a jednak na prvý vstup súčtového člena (30), ktoréhovýstup je spojený s trefou výstupnou svorkou (300) a ktorého druhý vstup je spojenýs druhou výstupnou svorkou (211) a zároveň s jednobitovým výstupom obvodu (21) overovaniasignálnych sledov, ktorého ostatné výstupy sú připojené na vstupy dekodéra (22) nesprávnýchsignálnych sledov, ktorého výstupy sú připojené na druhů výstupnú zbernicu (220). 1 výkres