CS271713B1 - Circuit for microcomputer's control bus checking - Google Patents

Description

Vynález sa týká obvodu pře kontrolu riadiacej zbernice mikropočítače, ktorý umožňuje detekciu mimoriadneho stavu na riadiacej zbernici mikropočítače.í

Mimoriednym stevom ne riediecej zbernici mikropočíteče so rozumie stav, keď se ne riadiacej zbernici nachádza nesprávná kombinácia riadiacich signálov, alebo keď kombinácia riadiacich signálov je sice v každom okamihu správná, ale sled týchto signálov je nespráv->.

ny. Mimoriadny stav může byť příčinou nesprávnej činnosti celého mikropočítače.

Jednoprocesorové mikropočítače, zabezpečené proti poruchám technickými prostriedkami kontrolou zberníc, doteraz zabezpečujú iba kontrolu adresnej a dátovej zbernice. Riadiaca.<

zbernica sa zatiaí nekontroluje. Přitom výskyt mimoriadneho stavu na riadiacej zbernici může mať za následok také nesprávnu činnosť mikropočítače, ako například neželané prepísanie obsahu pamate, změna obsahu výstupného portu atď., bez toho, že by sa to kontrolou adresnej a dátovej zbernice detekovalo. Pretože sa však nemusí zmeniť tok programu, mimoriadna udalosť na riadiacej zbernici v tomto případe nebude detekovaná ani takými metodami zabezpečenia proti poruchám, ako sú diagnostické hodiny, kontrola neexistujúcej pamate, kontrola neplatného operačného kódu a podobné.

Tieto nevýhody odstraňuje obvod pre kontrolu riadiacej zbernice mikropočítača podía<<

vynálezu, ktorého podstatou je, že riadiaca zbernica mikropočítača je připojená na vstupy$ obvodu overovania signálnych sledov a zároveň na dátové vstupy záchytného registra, kto-g rého výstupy sú připojené na prvú výstupné zbernicu a zároveň na vstupy dekodéra kombinácie riadiacich signálov. Jeho výstup je připojený jednak na zapisovací vstup záchytného registra, jednak na prvú výstupné svorku a jednak na prvý vstup súčtového člena, ktorého výstup je spojený s treťou výstupnou svorkou. Oruhý vstup séčtového člena na spojený s druhou výstupnou svorkou a zároveň s jednobitovým výstupom obvodu overovania signálnych sledov, ktorého ostatně výstupy sú připojené na vstupy dekodéra nesprávných signálnych · sledov, ktorého výstupy sé připojené na druhé výstupné zbernicu.|

Výhodou obvodu podía vynálezu je, Že v případe nesprávného signálneho sledu aleboу nesprávnej kombinácie riadiacich signálov obvod pre kontrolu riadiacej zbernice generuje signál o poruche, ktorý může byť použitý na zastavenie kontrolovaného mikropočítača a za-/ hájenie režimu zotavenia sa z poruchy. Zároveň sa identifikuje, či nastala porucha v sle-j de riadiacich signálov alebo v ich kombinácii.'

Na priloženom výkrese je znázorněná bloková schéma konkrétného obvodu podía vynálezu.{

Obvod podía vynálezu pozostáva z troch hlavných častí, ktorými sé dekódovací blok 1., blok 2/sledov a blok 2 detekcie. Dekódovací blok jL je tvořený záchytným registrom 11, na ktorého dátové vstupy je připojená riadiaca zbernica 100 kontrolovaného mikropočítačaií a ktorého výstupy sú připojené jednak na prvú výstupné zbernicu 110 a jednak na vstupy dekodéra 12 kombinácii riadiacich signálov. Jeho jednobitový výstup je připojený jednakij na zapisovací vstup záchytného registra 11 > jednak na prvý vstup súčtového člena 30 a jednak na prvú výstupné svorku 120. Blok _2 sledov je tvořený z obvodu 21 overovania signálnych sledov, na ktorého vstupy je připojená riadiaca zbernica 100 kontrolovaného mikropočítača a ktorého prvý výstup je připojený na druhý vstup séčtového člena 30 a zároveň l na druhé výstupné svorku 211. Ostatně výstupy obvodu 21 overovania signálnych sledov sé připojené na vstupy dekódera 22 nesprávných signálnych sledov, ktorého výstupy sé připojené na druhé výstupné zbernicu 220. Blok J detekcie jé tvořený séčtovým člehom 30, ktorého výstup je připojený na tretiu výstupné svorku 300.

Činnosť obvodu podía vynálezu je následovně.

Počas běhu programu je neustále sledovaný stav riadiacej zbernice 100 kontrolovaného mikropočítača dekodérom 12 kombinácii riadiacich signálov a obvodom 21 overovania signálnych sledov. Ak sa na riadiacej zbernici 100 vyskytne nesprávná kombinácia riadiacich signálov, této vyhodnotí dekóder 12 kombinácii riadiacich signálov a začne generovat signál příznaku nesprávnej kombinácie riadiacich signálov. Tento zapříčiní, že na výstupe súčtového člena 30 sa začne generovat signál poruchy. Súčasne sa okamžitý stav riadiacej zbernice 100, na ktorej se teraz nachádza nesprávná kombinácia riadiacich signálov, zapíše do záchytného registra 11. Tým sa zabezpečí trvalé generovanie signálu příznaku nesprávnej kombinácie riadiacich signálov, odoberaného z prvej výstupnej svorky 120, signálov identifikácie konkrétnej nesprávnej kombinácie riadiacich signálov odoberaných z prvej výstupnej zbernice 110 a signálu poruchy odoberaného z tretej výstupnej svorky 300. Signál poruchy sláži na zastavenie mikropočítača při výskyte poruchy na jeho riádiacej zbernici. Ak sa na riadiacej zbernici 100 kontrolovaného mikropočítača vyskytne nesprávný signálny sled, tento je vyhodnotený obvodom 21 overovania signálnych sledov, ktorý začne generovat¹ příznak nesprávného signálneho sledu, ktorý spčsobí, Že na výstupe súčtového člena 30 sa začne generovat’ signál poruchy na tretej výstupnej svorke 300 a indikuje sa nesprávný signálny sled na druhej výstupnej svorke 211. Zároveň sa v obvode 21 overenia signálnych sledov generujú stavové signály, ktoré sa dekódujú v dekóderi 22 nesprávných signálnych sledov, z výstupu ktorého sa na druhů výstupnú zbernicu 220 dostane informácia o konkrétnom nesprávnom signálnom slede.

Obvod podTa vynálezu je možné použit okrem kontroly riadiacej zbernice mikropočítača i na kontrolu správnej Činnosti TubovoTného číslicového systému, ktorý má generovat definovaná postupnost signálov, pričom niektoré ich kombinácie sú nepřípustné a dalej i na kontrolu správnej činnosti TubovoTného synchrónneho sekvenčného obvodu. Ako vstupné signály sa použijú stavové a výstupné proměnné kontrolovaného sekvenčného obvodu.

Claims (1)

1. PREDMET VYNÁLEZU

   Obvod pře kontrolu riadiacej zbernice mikropočítača, vyznačujúci sa tým, že riadiaca zbernica (100) mikropočítača je připojená na vstupy obvodu (21) overovania signálnych sledov a zároveň na dátové vstupy záchytného registra (11), ktorého výstupy sú připojené na prvá výstupná.zbernicu (110) a zároveň na vstupy dekodéra (12) kombinácie riadiacich signálov, ktorého výstup je připojený jednak na zapisovací vstup záchytného registra (11), jednak na prvá výstupnú svorku (120) a jednak na prvý vstup súčtového člena (30), ktorého výstup je spojený s trefou výstupnou svorkou (300) a ktorého druhý vstup je spojený s druhou výstupnou svorkou (211) a zároveň s jednobitovým výstupom obvodu (21) overovania signálnych sledov, ktorého ostatné výstupy sú připojené na vstupy dekodéra (22) nesprávných signálnych sledov, ktorého výstupy sú připojené na druhá výstupná zbernicu (220).