CS261159B1 - Zapojení pro změnu rastru obrazu při čtení a zápisu dat v obrazové paměti - Google Patents

Abstract

Řešení se týká zapojení pro změnu rastru obrazu při čtení a zápis dat v obrazové paměti systému pro digitální zpracování obrazu a řeší problém zvětšování obrazu při čtení jeho dat z obrazové paměti a problém přepínání základního rastru jSři zápisu do obrazové paměti. Jeho podsta-. tou je vzájemné propojení jednotlivých funkčních bloků, to je pamětového pole, vyrovnávacích vstupních registrů, vyrovnávacích výstupních registrů, prvého a druhého čítače, čítače adres pro zápis a čítače adres pro čtení, prvého dekodéru, druhého dekodéru, bloku řídicích signálů a jejich ovládání řídicími a synchronizačními signály tak, že plní požadované funkce s vyšším účinkem než dosud známá zapojeni. Řešení lze použít hlavně u systémů pro digitální zpracování, které obsahují rychlé obrazové paměti.

Description

Řešení se týká zapojení pro změnu rastru obrazu při čtení a zápis dat v obrazové paměti systému pro digitální zpracování obrazu a řeší problém zvětšování obrazu při čtení jeho dat z obrazové paměti a problém přepínání základního rastru jSři zápisu do obrazové paměti. Jeho podsta-. tou je vzájemné propojení jednotlivých funkčních bloků, to je pamětového pole, vyrovnávacích vstupních registrů, vyrovnávacích výstupních registrů, prvého a druhého čítače, čítače adres pro zápis a čítače adres pro čtení, prvého dekodéru, druhého dekodéru, bloku řídicích signálů a jejich ovládání řídicími a synchronizačními signály tak, že plní požadované funkce s vyšším účinkem než dosud známá zapojeni. Řešení lze použít hlavně u systémů pro digitální zpracování, které obsahují rychlé obrazové paměti.

Předmět vynálezu se týká zapojení pro změnu rastru obrazu při čtení nebo zápisu dat v obrazové paměti systému pro digitální zpracování obrazu.

V praxi je často třeba, aby systém pro digitální zpracování obrazu umožňoval jednak zvětšování obrazu při čtení jeho dat z obrazové paměti a dále přepínání základního rastru při zápisu obrazu do obrazové paměti.. Zvětšování obrazu zapsaného do obrazové paměti a zobrazovaného na výstupním monitoru se provádí beze změny obrazové matice uložené v obrazové paměti systému, v poměru celých čísel. Přepínání základního rastru při zápisu dat do obrazové paměti je uskutečnitelné změnou rychlosti zápisu dat do obrazové paměti. Získá se tím možnost zaznamenat např. obrazovou matici o poloviční velikosti, tedy obraz s poloviční rozlišovací schopností. Využívá, se toho pro záznam většího počtu obrazů s menší rozlišovací schopností do dané kapacity paměti.

Zvětšení obrazu při čtení jeho dat z obrazové paměti lze provést bud pomocí programového vybavení řídicího procesu systému nebo technickými prostředky. V prvém případě se část obrazu programovými prostředky zvětší a přenese do jiné obrazové roviny a pak se zobrazí. Nevýhodou uvedeného řešení je, že k jeho realizaci je nutné použít další obrazovou rovinu a určitou dobu blokovat řídicí procesor systému. V druhém případě se slovo dat, přečtené z obrazové paměti a představující skupinu po sobě nášJedujících bodů, zaznamená do zvláštních registrů, ze kterých se při zobrazování vybírají jednotlivé body obrazu zmenšenou rychlostí. Nevýhodou druhého řešení je složitost jeho zapojení, nebot kromě zvláštních registrů jsou k jejich řízení nutné další pomocné obvody.

Přepínání rastru obrazu při zápisu řeší některé systémy přidáním dalších řídicích obvodů, převážně jen pro některé části obrazu. Ostatní systémy pro digitální zpracovnání obrazu přepínání rastru obrazu při zápisu neumožňují vůbec.

Výše uvedené nedostatky odstraňuje zapojeni pro změnu rastru obrazu podle vynálezu.

Podstatou vynálezu je, že vstupní sběrnice obrazových dat je spojena s datovými vstupy vyrovnávacích vstupních registrů. Jejich výstupy jsou spojeny s datovými vstupy vyrovnávacích výstupních registrů, jejichž výstupy jsou spojeny s výstupní sběrnicí obrazových dat.

První hodinový signál se přivádí na vstup prvého čítače, který je spojen s čítačem adres pro zápis. Druhý hodinový signál se přivádí na vstup druhého čítače, který je spojen se vstupem čítače adres pro čtení. Vstup synchronizačního signálu prvého čítače a druhého čítače jsou paralelně spojeny pro synchronizaci činnosti obvodů pro změnu rastru obrazu. Výstupy čítače adres pro zápis a čítače adres pro čteni jsou paralelně propojeny a spojeny s adresovými vstupy pamětového pole. Výstupy prvého čítače jsou spojeny se vstupy prvého dekodéru a vstupy bloku řídících signálů. Výstupy bloků řídicích signálů jsou spojeny s řídicími vstupy pamětí pamětového pole, zatímco výstupy druhého čítače jsou spojeny se vstupy druhého dekodéru, jehož výstupy jsou spojeny s řídicími čtecími vstupy vyrovnávacího Výstupního registru. Výstupy prvého dekodéru jsou spojeny s řídicími zapisovacími vstupy vyrovnávacího vstupního registru.

Výhodou zapojení podle vynálezu je, že umožňuje zvětšování obrazu při čteni jeho dat z obrazové paměti v poměru celých čísel a dále umožňuje změnu rastru obrazu při zápisu v celé obrazové paměti. Další výhodou je, že obvody, které změnu rastru provádějí jsou nezbytné i v případě, že se změna rastru nepoužívá a nezvyšují proto počet potřebných součástek. Obvody pro změnu rastru jsou součásti pamětového bloku, což umožňuje realizaci funkčně kompaktního a autonomního bloku na jednom plošném spoji s minimálním počtem vnějších signálů. Z toho vyplývají další výhody, především vyšší spolehlivost, jednodušší oživování a snadnější opravy zařízení.

Zapojením pro změnu rastru obrazu podle vynálezu se řeší technickými prostředky problém, zvětšování obrazu při čtení z paměti a problém zápisu většího počtu obrazů se sníženou rozlišovací schopností do paměti o dané kapacitě. Uvedené zapojení bude blíže popsáno podle *4'

Z blokového schéma na výkrese, kde výstupní sběrnice Dl obrazových dat je spojena s datovými vstupy RII vstupních vyrovnávacích registrů Rl za účelem zápisu obrazových dat do vstupních vyrovnávacích registrů Rl. Jejich výstupy RIO jsou spojeny s datovými vstupy MI pamětí v pamětovém poli M kvůli přepisu obrazových dat z vyrovnávacích vstupních registrů Rl do pamětí pamětového pole M, jehož datové výstupy MO jsou spojeny se vstupy ROI vyrovnávacích výstupních registrů RO kvůli čtení obrazových dat pamětí. Jejich výstupy R00 jsou spojeny s výstupní sběrnicí DO obrazových dat pro výstupy obrazových dat. První hodinový signál je za účelem vydělení přiveden na vstup CLI prvého čítače Cl, který je spojen se vstupem CAI1 čítače CA1 adres pro zápis. Druhý hodinový signál je za účelem vydělení přiveden na vstup CL2 druhého čítače, který je dále spojen se vstupem CAI2 čítače CA2 adres pro čteni. Vstup N synchronizačního signálu S prvého čítače Cl a druhého čítače C2 jsou paralelně spojeny pro synchronizaci činnosti obvodů pro změnu rastru obrazu. Výstupy CA01 čítače CA1 adres pro zápis a CA01 čítače CA2 adres pro čtení jsou paralelně propojeny a spojeny s adresovými vstupy AI pamětového pole pro adresování pamětí pamětového pole. Výstupy COl prvého čítače Cl jsou spojeny se vstupy DCI1 prvého dekodéru PCI a vstupy RSI bloku RS řídicích signálů za účelem vytváření řídicích signálů prvým dekodérem PCI a blokem RS řídicích signálů pro pamětové pole. Výstupy RSO bloku řídicích signálů jsou spojeny s řídicími vstupy RM pamětí pamětového pole pro řízení činnosti pamětového pole, zatímco výstupy C02 druhého čítače C2 jsou spojeny se vstupy DCI2 druhého dekodéru DC2, jehož výstupy DCO2 jsou spojeny s řídicími čtecími vstupy OE vyrovnávacích výstupních registrů RO. Výstupy DC01 prvého dekodéru PCI jsou spojeny s řídicími zapisovacími vstupy ST vyrovnávacích vstupních registrů Rl.

Obrazová data přiváděná vstupní sběrnicí obrazových dat do obrazové paměti PB se postupně zapisují do vstupních vyrovnávacích registrů Rl. Po zaplnění všech vstupních registrů Rl se provede zápis obrazových dat do pamětového pole M a vstupní registry Rl se opět zaplňují novými obrazovými daty. Při čtení se z výstupů MO pamětového pole M obrazová data najednou přenesou do všech výstupních registrů RO, odkud se postupně vybírají na výstupní datovou sběrnici DO. První hodinový signál a druhý hodinový signál jsou v prvém čítači Cl a v druhém čítači C2 vyděleny. Tyto čítače jsou synchronizovány signálem S, čímž je zajištěna synchronní činnost obvodů pro změnu rastru obrazu ostatními obvody systému. Potřebné adresy pro zápis a čtení udávají čítače adres CA1 a CA2. Řídicí signály pro pamětové pole M určuji, zda se do paměti zapisuje nebo se z ní čte. Zapisovací signály pro vstupní registry Rl jsou tvořeny prvním dekodérem PCI a jsou odvozeny od prvního hodinového signálu na vstupu CLI prvého čítače Cl. Zpomalení hodinového signálu na vstupu CLI prvého čítače Cl způsobí zpomalení čítání čítače adres CA1 a zpomalené' generování řídicích signálů na řídicích vstupech pamětí pamětového pole a zpomalení zápisových signálů na výstupech DC01 prvého dekodéru. Při zpomalení prvého hodinového signálu na vstupu CLI prvého čítače Cl dvakrát se tedy do vstupních vyrovnávacích registrů Rl zapisuje každý druhý obrazový bod.

Při čtení se řídícími čtecími signály DC02 postupně vybírají data z výstupních registrů RO na výstupní datovou sběrnici DO. Řídicí signály DCO2 jsou odvozeny od druhého hodinového signálu na vstupu CL2 druhého čítače C2, stejně jako adresy čtení. Zpomalení druhého hodinového signálu na vstupu CL2 čítače C2 proto zpomalí i vybírání obrazových bodů z registru RO, což má za následek zvětšení čteného obrazu.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro změnu rastru obrazu při čtení a zápisu dat v obrazové paměti vyznačující se tím, že vstupní sběrnice (Dl) obrazových dat je spojena s datovými vstupy (RII) vyrovnávacích vstupních registrů (Rl) a jejich výstupy (RIO) jsou spojeny s datovými vstupy (MI) pamětí v pamětovém poli (Μ), přičemž datové výstupy (MO) pamětí pamětového pole jsou spojeny se vstupy. (ROI) vyrovnávacích vstupních registrů (RO), jejichž výstupy (R00) jsou spojeny s výstupní sběrnicí (DO) obrazových dat, zatímco vstup (CLI) pro první hodinový signál prvního čítače (Cl) je spojen se vstupem (CAI1) čítače (CAl) adres pro zápis a vstup (CL2) pro druhý hodinový signál druhého čítače (C2) je spojen se vstupem (CAI2) čítače (CA2) adres pro čtení a vstup (N) synchronizačního signálu (S) prvého čítače (Cl) a druhého čítače (C2) jsou paralelně spojeny a dále výstupy (CA01) čítače (CA1) adres pro zápis a výstupy (CA02) čítače (CA2) adres pro čtení jsou spojeny s adresovými vstupy (AI) paměti pamětového pole a zatímco výstupy (C01) prvého čítače (Cl) jsou spojeny se vstupem (DCI1) prvého dekodéru (DC1) a vstupy (RSI) bloku (RS) řídicích signálů pro pamětové pole, jehož výstupy (RSO) jsou spojeny s řídicími vstupy (RM) pamětí pamětového pole (Μ), jsou výstupy (C02) druhého čítače (C2) spojeny se vstupy (DCI2) druhého dekodéru (DC2), jehož výstupy (DC02) jsou spojeny s řídicími čtecími vstupy (OE) vyrovnávacích výstupních registrů (RO), přičemž výstupy (DCO1) prvého dekodéru (DC1) jsou spojeny s řídicími zápisovými vstupy (ST) vyrovnávacích vstupních registrů (RI).

   1 výkres