CS241293B1 - Zapojeni paměti multiplexniho kanálu - Google Patents

Abstract

Řešeni se týká zapojeni paměti pro multiplexní kanál počítačů. Odstraňuje se jim původní feritová pamět s velkou spotřebou elektrické energie a malou funkční spolehlivostí, přičemž je zachováno původní připojení vstupů a výstupů s počítačem. Jeho podstata spočívá v zapojeni řídícího generátoru, na jehož vstup jsou přivedeny signály zápis, C2 a start, přivedené z počítače. Dále adresního registru, na jehož vstup je přiveden signál start a signály vstupy adresy z počítače. Výstupy z řídicího generátoru a adresního registru jsou přivedeny na informační registr, na jehož vstup jsou také přivedeny vstupní data z počítače. Informační registr je připojen na multiplexní kanál počítače. Řešení lze využít u počítačů.

Description

(54)

TOMAN JlRl;

VfiBR PAVEL, BRNO

Zapojeni paměti multiplexniho kanálu

Řešeni se týká zapojeni paměti pro mul tiplexní kanál počítačů. Odstraňuje se jim původní feritová pamět s velkou spotřebou elektrické energie a malou funkční spolehlivostí, přičemž je zachováno původní připojení vstupů a výstupů s počítačem. Jeho podstata spočívá v zapojeni řídícího generátoru, na jehož vstup jsou přivedeny signály zápis, C2 a start, přivedené z počítače. Dále adresního registru, na jehož vstup je přiveden signál start a signály vstupy adresy z počítače.

Výstupy z řídicího generátoru a adresního registru jsou přivedeny na informační registr, na jehož vstup jsou také přivedeny vstupní data z počítače. Informační registr je připojen na multiplexní kanál počítače. Řešení lze využít u počítačů.

241 293 “2,241 293

Vynález se týká zapojení paměti pro multiplexní kanál počítačů.

Od každého nově vytvářeného zapojení, například jako v tomto případě paměti pro multiplexní kanál, se očekává, že bude oproti stávajícím řešením jednoduššího provedení a přitom funkčně spolehlivého. Jednoduchost má sebou přinášet nejen celkově jednodušší řešení spočívající také ve snížení počtu použitých součástí, ale kromě toho i snížení pracnosti při výrobě^a tím i ekonomických nákladů a spotřeby elektrické energie.

Převážná většina pamětí používaných ve 3. generaci počítačů pro multiplexní kanály jsou vytvořeny jako feritové paměti. Vlastní feritová paměťová matice společně s posledním stupněm dekódování a s tvarovači zápisového proudu tvoří jeden kompaktní blok.

Ten je připojen k dalším blokům multiplexního kanálu, jako dekodéru, tvarovači zápisového proudu, paměťovému bloku a čtecímu zesilovači. Ukázalo se, že takové obvody jsou složitějšího provedení, u nichž se projevuje velká spotřeba elektrické energie a malá funkční spolehlivost. Ta je způsobena značnou citlivostí na kolísání napájecího napětí a teploty a špatnou kvalitou použitých součástí, zvláště diod na posledním stupni dekodérů. Malá spolehlivost těchto pamětí je také dána mechanickou konstrukcí paměti. Vlastni feritový paměťový blok a poslední stupeň dekódování a tvarovačů, jako nejporuchovějáí části paměti jsou vyrobeny jako jeden nerozebiratelný blok. To znamená, že případná výměna vadné součástky nebo jiná oprava je značně zdlouhavá a pracná a je také spojena se značným rizikem vzniku dalších poruch způsobených tímto zapojením.

241 293

Tyto nevýhody v podstatě odstraňuje zapojení paměti multiplexnlho kanálu podle tohoto vynálezu, jehož podstata spočívá v tom, že výstup počítače pro signál ZÁPIS je připojen na první vstup řídicího generátoru, výstup počítače pro impuls synchronizace C2 je připojen na druhý vstup řídicího generátoru a výstup počítače pro signál START je připojen jednak na třetí vstup řídícího generátoru, jednak na první vstup adresniho registru, zatímco nultý až devátý výstup počítače pro signál VSTUP ADREST jsou připojeny na druhý vstup adresniho registru, kdežto výstup z řídicího generátoru pro signál ČTENÍ/ZÁPIS je připojen na první v«tup informačního registru, nultý až devátý výstup z adresniho registru jsou připojeny na druhý až dvanáctý vstup informačního registru a desátý až čtyřfaátfeátý výstup počítače pro signál VSTUPNÍ DATA jsou připojeny na třináctý až čtyřicátýsedmý vstup informačního registru, přičemž nultý až třicátýpátý výstup .informačního registru jsou připojeny na multiplexní kanál počítače.

Výhoda tohoto zapojení spočívá v jednodušším uspořádání zapojení prostřednictvím polovodičových součástí. Původní feritová pamět je tím zcela odstraněna, přičemž je zachováno původní připojení vstupů a výstupů s počítačem. Kromě toho je podstatným přínosem mnohonásobně vyšší spolehlivost zapojení, jeho snadná opravitelnost a což je důležité malá spotřeba elektrické energie.

Příklad provedení zapojení paměti multiplexního kanálu podle vynálezu je vyobrazen na přiloženém výkrese.

Výstup 01 počítače pro signál ZÁPIS je připojen na první vstup 1. řídícího generátoru ŘG, výstup 02 počítače pro impuls synchronizace C2 je připojen na druhý vstup 2 řídicího generátoru ŘG a výstup 03 počítače pro signál START je připojen na třetí vstup 3 řídícího generátoru ŘG a současně na první vstup 1_ adresniho registru AR. Nultý až devátý ‘výstup 00 - 09 počítače pro signály VSTUP ADRESY jsou připojeny na druhé vstupy 2 adresniho registru AR. Výstup 01 řídícího generátoru ŘG pro signál ČTENÍ/ZÁPIS je připojen na první vstup 1 informačního registru IR. Nultý až devátý výstup 00-09 adresniho registru AR je připojen na druhý až dvanáctý 2-12 vstup informačního registru IR. Desátý až čtyřifcátýpátý výstup 010 - 045 počítače pro signály VSTUPNÍ DATA jsou při- 4 241 293 pojeny na třináctý až čtyřicátýsedmý 13-47 vstup informačního registru IR. Nultý až třicátýpátý 00-35 výstup informačního registru IR jsou připojeny na neznázorněný multiplexní kanál počítače.

Při funkci je od spolupracujícího zařízení počítače vyslána do paměti na vstupy 2 adresního registru AR a krom A toho v případě zápisu do paměti na vstupy 13-47 informačního registru IR zápisová informace. Nato je na vstup řídícího generátoru ŘG společně s některým impulsem synchronizace C2 vyslán signál STaRT a v pří pádě zápisu ještě signál ZÁPIS.

Náběžnou hranou signálu START se adresa přepíše do adresního registru AR a odtud se posílá na vlastní pamětové obvody. Tím jsou splněny všechny nutné podmínky pro čtení a tak se na výstupu informačního registru IR objeví čtená informace.

Při zápisu informace se popsaná činnost opakuje, v níž se dále náběžnou hranou impulsu synchronizace C2 přepíše signál ZÁPIS do jednobitového registru, kde se zapamatuje. Odtud se po skončení impulsu synchronizace C2 vede na pamětové obvody jako zápisový impuls, takže se zapisovaná informace přepíše do paměti a zároveň se tato informace objeví i na výstupech informačního registru IR. Následující impuls synchronizace C2, protože není doprovázen signálem ZÁPIS, vynuluje jednobitový registr, čímž pomine zapisovací impuls a zapisovaná informace zůstane zapsána v paměti.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení paměti multiplexního kanálu připojené k výstupům z počítače pro signály ZÁPIS, impuls synchronizace C2, START,

   VSTUP ADRESY a VSTUP INFORMACE, vyznačené tím, že,výstup počítače pro signál ZÁPIS je připojen na první vstup (1) řídícího generátoru (ŘG), výstup počítače pro impuls synchronizace C2 je připojen na druhý vstup (2) řídicího generátoru (ŘG) a výstup počítače pro signál START je připojen jednak na třetí vstup (3) řídícího generátoru (ňG), jednak na první vstup (1) adresního registru (AR), zatímco nultý až devátý (00 - 09) výstup počítače pro signál VSTUP ADRESY jsou připojeny na druhý vstup (2) adresního registru (AR), kdežto výstup (01) z řídícího generátoru (ŘG) pro signál ČTENÍ/ZÁPIS je připojen na první vstup (1) informačního registru (IR), nultý až devátý výstup (00 - 09) z adresního registru (AR) jsou připojeny na druhý až dvanáctý (2 - 12) vstup informačního registru (IR) a desátý až. čtyřicátýpátý výstup (010 - 045) počítače pro signál VSTUPNÍ DATA jsou připojeny na třináctý až čtyřicátýsedmý (13 - 47) vstup informačního registru (IR), přičemž nultý až třicátýpátý (00 - 35) výstup infirmačního registru (IR) jsou připojeny na multiplexní kanál počítače.