CS232337B1 - Komparační zapojení s detekcí směru přenosu informace - Google Patents

Abstract

Vynález řeší zvýšení stupně diagnostického rozlišení při autonomní diagnostice vícepočítačových systémů. Řešení se dosahuje separátní komparací adresních, datových a řídících sběrnic doplněnou přepínačem, pomocí něhož lze do stavového dekodéru poslat správné diagnostické informace, jako je kod probíhajícího řízení na sběrnici, signál o probíhající fázi fetch nebo signál o obsazení sběrnice některým z mikroprocesorů. Tyto informace jsou důležité pro dosažení požadované úrovně lokalizace na výměnný funkční modul jakým je mikroprocesor, pamšl programu, paměl dat a vnější zařízení.

Description

(54) Komparační zapojení s detekcí směru přenosu informace

Vynález řeší zvýšení stupně diagnostického rozlišení při autonomní diagnostice vícepočítačových systémů.

Řešení se dosahuje separátní komparací adresních, datových a řídících sběrnic doplněnou přepínačem, pomocí něhož lze do stavového dekodéru poslat správné diagnostické informace, jako je kod probíhajícího řízení na sběrnici, signál o probíhající fázi fetch nebo signál o obsazení sběrnice některým z mikroprocesorů. Tyto informace jsou důležité pro dosažení požadované úrovně lokalizace na výměnný funkční modul jakým je mikroprocesor, pamšl programu, paměl dat a vnější zařízení.

Předostem vynálezu je komparační zapojení s detekcí směru přenosu Informace, které řeěí zvýšení stupně diagnostického rozlišení při autonomní diagnostice vícepočítačového systému.

Prudký rozvoj technologie vysoké a velmi vysoké integrace umožňuje poměrně levnou realizaci rozsáhlých funkčních celků jako jsou mikroprocesory, paměťové obvody se značnou kapacitou, hradlové pole apod. Tato skutečnost vede návrháře systému k použití takového diagnostického vybaveni, aby stupeň rozliěení při testování co možné nejvíce odpovidel právě těmto vyměnitelným funkčním celkům. Když je zde nevíc požadavek autonomní diegnostikovatelnosti β rychlým zjištěním stavu takového systému, pak lze uvažovat o použití komparační techniky pomocí vestavěných komparétorů. Dosud používané komparační zapojení mejí však tu nevýhodu, že dekódují pouze hlášení o neshodě mezi stavy komparovaných sběrnic. Protože ne sběrnicích dochází k obousměrné komunikaci, nelze v případě hlášení neshody rozlišit poruchu mezi stimulujícím modulem e stimulovaným modulem, například mezi permanentní pamětí s testovacím programem e mikroprocesorem respektive mezi permanentní pamětí, mikroprocesorem, zaplsovatelnou pamětí pro data a vnějším seřízením, zejména co se týká obvodů přerušení. Potom je možné provést diagnózu pouze na úrovni větších celků jeko jsou mikropočítačové podsystémy obsahující mikropočítač a vnější zařízení. Je možné také uvažovat o vícenásobné komparaci pro stimuly a odezvy jednotlivých modulů připojených ke sběrnici, což však vede ke značnému objemu testovacího hardware.

Uvedené nevýhody odstraňuje komparační zapojení s detekcí směru přenosu lnformece podle vynálezu, jehož podstata spočívá v tom, že první adresní sběrnice je spojena s druhou svorkou druhého komparétoru, první datová sběrnice je spojena s první svorkou prvního komparétoru, první řídicí sběrnice je spojene s první svorkou druhého komparétoru β β prvním vstupem prvního přepíneče, druhé adresní sběrnice je spojena se čtvrtou svorkou druhého komparétoru a s druhou svorkou čtvrtého komparétoru, druhé datové sběrnice je spojena s druhou svorkou prvního komparétoru a s první svorkou třetího komparétoru, druhé řídicí sběrnice je spojena se třetí svorkou druhého komparétoru a s první svorkou čtvrtého komparétoru, třetí adresní sběrnice je spojena se čtvrtou svorkou čtvrtého komparétoru, třetí detové sběrnice je spojene s druhou svorkou třetího komparétoru, třetí řídicí sběrnice je spojena se třetí svorkou čtvrtého komperétoru a s druhým vstupem prvního přepíneče, čtvrté svorka prvního komparétoru je spojena s prvním vstupem prvního součtového hradle a s druhou svorkou stavového dekodéru, šesté svorke druhého komperétoru je spojene s druhým vstupem prvního součtového hradla a s první svorkou stavového dekodéru, čtvrté svorka třetího komparétoru je spojena s prvním vstupem druhého součtového hredle e se třetí svorkou stavového dekodéru, šesté svorke čtvrtého komparétoru je spojene s druhým vstupem druhého součtového hradla a se čtvrtou svorkou stavového dekodéru, výstup prvního přepíneče je spojen ee šestou svorkou stavového dekodéru, výstup druhého přepíneče je spojen se sedmou svorkou stavového dekodéru, přičemž pété svorka stavového dekodéru je spojena s edresním vstupem prvního přepíneče a s edresním vstupem druhého přepíneče, výstup prvního součtového hradla je spojen se třetí svorkou synchronlzétoru, výstup druhého součtového hradla je spojen s první svorkou synchronlzétoru, pété svorka prvního mikroprocesoru je spojene s prvním vstupem druhého přepínače a ee eedmou svorkou druhého komparétoru, pété svorka třetího mikroprocesoru je spojene s druhým vstupem druhého přepínače a s osmou svorkou čtvrtého komparétoru, pété svorka druhého mikroprocesoru je spojena s osmou svorkou druhého komparétoru a sa sedmou svorkou čtvrtého komperétoru a šesté svorke synchronlzétoru je spojene s osmou svorkou stavového dekodéru.

Výhodou uvedeného zapojení je schopnost na základě údajů z jednotlivých komparétorů určit mikropočítačový podsystém bez poruchy a z jeho řídicí sběrnice e z jeho mikroprocesoru sejmout do stavového dekodéru kód řízení probíhající operece ne komunikační sběrnici.

Ne základě těchto údajů lze potom jednoznačně určit moduly s poruchou, tj. mikroprocesor, paměť programu, paměť dat, vnější zařízení nebo komperétor za předpokladu, že počet funkčních a komparačních modulů 8 poruchou nepřesáhne hodnotu t. Jestliže pravděpodobnost výskytu většího počtu poruch v systému je zanedbatelné, pek je systém sekvenčně diagnostikové3 telný pro t poruch. Protože pravděpodobnost výskytu poruchy v jednotlivých funkčních modulech není stejné, je realistické předpokládat v jednom mikropočítačovém podsystému výskyt maximálně jedné poruchy, zatímco v rámci systému se předpokládá výskyt maximálně t poruch. Potom lze provádět diagnostiku v jednom kroku bez mezioprevy modulů s poruchou. Naopak jestliže je zajištěna zvýěené spolehlivost některých podsystémů je možné předpokládat, že se mohou poruchy vyskytnout současně maximálně v t^ podsystémech, přičemž porucha může nastat současně ve věech funkčních modulech n_F v podsystému. V ideálním případě je možné sekvenčně lokalizovat až t = t_M x n_F poruch.

Na přiloženém výkresu je uvedený příklad komparačního zapojení s detekcí směru přenosu informace podle vynélezu, kde je zajištěna diegnostikovatelnost pro t = 1 s rovnoměrným rozložením poruch respektive pro t = 4 s nerovnoměrným rozložením poruch. První synchronizační sběrnice 1 je spojena s první svorkou ΙβΟ prvního mikroprocesoru 1 3. s první svorkou 140 první zapisovetelné paměti 14, s první svorkou 150 první permanentní paměti 15, s první svorkou 160 prvního vnějšího zařízení 16 a se čtvrtou svorkou 264 synchron!zétoru 26. První adresní sběrnice 2 je spojena s druhou svorkou 131 prvního mikroprocesoru 13, s druhou svorkou 141 první zapisovetelné paměti 14, s druhou svorkou 151 první permanentní paměti 15, 8 druhou svorkou 161 prvního vnějěího zařízení 16 a s druhou svorkou 181 druhého komperétoru 18. První datové sběrnice 3 je spojens se třetí svorkou 132 prvního mikroprocesoru 13, se třetí svorkou 142 první zeplsovatelné paměti 14. se třetí svorkou 152 první permanentní paměti 15, se třetí svorkou 162 prvního vnějSího zařízení 16 a s první svorkou 170 prvního komparétoru 12· První řídicí sběrnice 4 je spojena ae čtvrtou svorkou 133 prvního mikroprocesoru 13. se čtvrtou svorkou 143 první zeplsovatelné paměti 14, se čtvrtou svorkou 153 první permanentní paměti 15, se Čtvrtou svorkou 163 prvního vnějSího zařízeni 16. s první svorkou 180 druhého koopsrótoru 18 a a prvním vstupem 230 prvního přepínače £3.

Druhá synchronizační sběrnice 5 je spojena s druhou svorkou 262 synchronlzátoru 26, se čtvrtou svorkou 274 druhého mikroprocesoru 27. se čtyrtou svorkou 283 druhé zapisovetelné paměti 28. se čtvrtou svorkou 293 druhé permanentní paměti 29 a se čtvrtou svorkou 303 druhého vnějěího zařízení 3fi: Druhé adresní sběrnice 6 je spojena se čtvrtou svorkou 183 druhého komparétoru 18. se třetí svorkou 273 druhého mikroprocesoru 27. sé třetí svorkou 282 druhé zeplsovatelné paměti 28, se třetí svorkou 292 druhé permanentní paměti 29. se třetí svorkou 302 druhého vnějSího zařízení 30 a s druhou svorkou 221 čtvrtého komparétoru 22. Druhé detové sběrnice 2 j* spojena s první svorkou 210 třetího komparétoru 21. s druhou svorkou 272 druhého mikroprocesoru 27. s druhou svorkou 281 druhé zeplsovatelné paměti 28. s druhou svorkou 291 druhé permanentní paměti 29 a s druhou svorkou 301 druhého vnějSího zařízení 30. Druhé řídicí sběrnice 8 je spojena s první svorkou 220 čtvrtého komparétoru 22. ^s první svorkou 271 druhého mikroprocesoru 22, s první svorkou 280 druhé zapisovetelné perněti 28. ⁸ první svorkou 290 druhé permanentní paměti 29 a s první svorkou 300 druhého vnějSího zařízení 30.

Třetí synchronizační sběrnice 2 je spojena se čtvrtou svorkou 314 třetího aikroproceso ru 31, se čtvrtou svorkou 343 třetího vnějšího zařízení 31, se čtvrtou svorkou 323 třetí zeplsovatelné paměti 32. ⁸⁸ čtvrtou svorkou 333 třetí permanentní paměti 33 e s pátou svorkou 260 gyachronizátoru 26. Třetí adresní sběrnice 10 je spojena se čtvrtou svorkou 224 čtvrtého komparétoru 22, ⁸⁸ třetí svorkou 312 třetího mikroprocesoru 31, se třetí svorkou 322 třetí zeplsovatelné paměti 32, ⁸⁸ třetí svorkou 332 třetí permanentní paměti 33 a se třetí svorkou 342 třetího vnějSího zařízení 31·

Třetí detové sběrnice 11 je spojena s druhou svorkou 211 třetího komparétoru 21, druhou svorkou 311 třetího mikroprocesoru 31, ⁸ druhou svorkou 321 třetí zeplsovatelné paměti 33 a s druhou svorkou 341 třetího vnějSího zařízení 31· Třetí řídicí sběrnice 12 je spojena s první svorkou 310 třetího mikroprocesoru 31, ⁸ první svorkou 320 třetí zapisovetelné paměti 32, ⁸ první svorkou 330 třetí permanentní paměti 33. s první svorkou 340 třetího vnějěího zařízení 31, ⁸⁸ třetí svorkou 223 čtvrtého komparétoru 22 a s druhým vstupem 231 prvního přepínače 2j. čtvrté svorka 173 prvního komperétoru H je spojene s prvním vstupem 200 prvního součtového hradle 20 e s druhou svorkou 191 stavového dekodéru 12.

Šesté svorka 185 druhého komparétoru 18 je spojena s druhým vstupem 201 prvního součtového hradle 20 a a první svorkou 190 stavového dekodéru 12· čtvrté svorka 213 třetího komperétoru 21 je spojena s prvním vstupem 250 druhého součtového hradla 25 a se třetí svorkou 192 stavového dekodéru 12· šesté svorka 225 čtvrtého komperétoru 22 je spojena s druhým vstupem 251 druhého součtového hradle 25 e se čtvrtou svorkou 193 stavového dekodéru 12· Výstup 233 prvního přepínače 23 je spojen se Šestou svorkou 195 stavového dekodéru 12· Výstup 241 druhého přepínače 24 je spojen se sedmou svorkou 196 stavového dekodéru 12· Pátá svorke 194 stavového dekodéru 19 je spojena s adresním vstupem 232 prvního přepínače 23 a s adresním vstupem 240 druhého přepínače 24.

Výstup 202 prvního součtového hradle 20 je spojen se třetí svorkou 263 synchronizétoru 26. Výstup 252 druhého součtového hradle 25 je spojen s první svorkou 261 synchronizétoru 26. Výstup 265 synchronizátoru 26 je spojen se synchronizačním vstupem 1 34 prvního mikroprocesoru 12, se synchronizačním vstupem 270 druhého m’kroprocesoru 27 e se synchronizačním vstupem 315 třetí mikroprocesoru 21· Pátá svorke 135 prvního mikroprocesoru 12 je spojena s prvním vstupem 242 druhého přepínače 24 a se sedmou svorkou 187 druhého komperétoru 18. Pété svorke 313 třetího mikroprocesoru 31 je spojena s druhým vstupem 243 druhého přepínače 24 e s osmou svorkou 228 čtvrtého komparétoru 22. Pété svorke 275 druhého mikroprocesoru 27 je spojene s osmou svorkou 188 druhého komperétoru 18 a se sedmou svorkou 227 druhého komperétoru 22. šestá svorke 266 synchronizátoru 26 je spojene s osmou svorkou 198 stavového dekodéru 19.

Kompareční zapojení se skládá ze tří shodných mikropočítačových podsystémů. V permanentních pamětech 12, 29. 33 jsou uložené testovací programy pro přísluSné podsystémy. Příklad je uveden pro asynchronní způsob mezimodulová komunikace na sběrnicích. Mikroprocesor vysílá signál ne výstupní synchronizační linku synchronizační sběrnice, a tím definuje platnost signálů vysílených ne ostatní linky sběrnice. Reakce adresovaného modulu se projeví signálem ne vstupní synchronizační lince synchronizační sběrnice. Testovací programy jsou spuštěny současně ve věech podsystémech e jejich průběh je synchronizován pomocí synchronizátoru 26. Ne čtvrté svorce 264. na páté svorce 260 a na druhá svorce 262 se snímají výstupní a vstupní synchronizační signály z testovaných podsystémů a případné absence některého signálu se hlásí ne ěesté svorce 266. Když se ukončí mezimodulová komunikace ve věech podsystémech, odblokují se z výstupu 265 synchronizační vstupy 124, 270 e 315. Vstupní synchronizační signály ze synchronizačních linek se vpustí do mikroprocesorů, v nichž odstartují generátory hodinových impulsů do tá doby zastavené. Stevy na sběrnicích podsystémů se komperují pomocí komperátorů 17. 18, 21 a 22. V případě neshody, kterou zjistí některý z komperátorů, ee generuje bu3 na výstupu 202 nebo na výstupu 252 aktivní signál a synchron!zátor 26 se zablokuje. Průběh testu se zastaví a hléěení z komperátorů se dekódují ve stevovám dekodéru 12· Zde se určí podsystém, který nevykazuje poruchu a ne pété svorce 194 stevováho dekodéru 19 se generuje logické nula nebo logické jednička. Podle toho se ne výstup 233 přepne bu3 první řídicí sběrnice 4 nebo třetí řídicí sběrnice 12.

Podle signálu na pátá svorce 194 se rovněž přepne ne výstup 241 bu3 pátá svorke 135 prvního mikroprocesoru 13 nebo pété svorka 313 třetího mikroprocesoru 31.

Ne těchto svorkách se objeví aktivní signál, když probíhá fáze fetch. Tyto údaje jdou rovněž do stavového dekodéru 19 přes svorky 195 a 196. Komparétory 17. 18 se testují z podsystému a mikroprocesorem 21, komparétory 21. 22 ee testují z prvního podsystému, e to ve stavu spojení odpovídejících sběrnic ektivními signály na třetí svorce 172 (spojení svorek 17.0.. 171). na pété svorce 184 (spojení svorek 180. 182 a 181. 183). na třetí svorce 212 (spojení svorek 21fl, žil) ^{6 na} Pété svorce 222 (spojení svorek 220, 223 a 221. 224). Realizace úplného testu komperátorů se zajistí pomocí aktivních signálů na svorkách 174. 186.

214 a 226, kde se nastaví inverzní spojení e komparétory se testují na falešné hláěení shody.

Výsledky testů, posílá testující podsystém do stavového dekodéru 19 například prostřednictvím komunikační sběrnice (není zakresleno). Na výstupu 197 se v kódu 1 z n objeví hlášení o funkčním nebo komparačním modulu s poruchou. Po provedení opravy se aplikuje soubor testů znovu atd.

Uvedený systém lze z hlediska diagnostiky znázornit obecným grafovým modelem G (Up, U^, Uq, C, D, T), kde Up je množina uzlů odpovídajících jednotlivým funkčním modulům ^UiF (mikroprocesory, pamětí, vnější zařízení), Ug jemnožine uzlů odpovídajících jednotlivým komperátorům u^g, Uy je množina uzlů odpovídajících jednotlivým podsystémům u^ (makromolekuly), které sestávají z modulů u^p, C je množina hran —»|C| reprezentující komparaci dvojice modulů u^p, u^p respektive u^, Uj_M realizovanou komparétoremD je množina hran —d. .. reprezentující obousměrnou komunikaci mezi moduly u^p, u_jp a T je množina hran —»t£ reprezentujících test modulu u_iP nebo u_iC nebo u^_M makromodulem Uj_M. V modelu se uvažují pouze poruchy trvalého charakteru. Ke každé hraně cí d. nebo t? se připiv ή ¹» J ¹)Uv ¹ suje váha nebo wj, která mé binární hodnotu 0 nebo I. Váha má hodnotu 0, když v průběhu komparace nebyle detekované neshoda, v opačném případě má hodnotu 1. Váha j má hodnotu 0, když směr komunikace na sběrnici je od modulu u^p k modulu u^p, v opačném případě má hodnotu 1. Váha má hodnotu 0, když test nedetekoval poruchu, v opačném případě mé hodnotu 1. Kombinace hodnot jednotlivých vah se dekódují ve stavovém dekodéru, který se spolu s komunikačními cestami a se synchronizétorem považuje za tvrdé jádro.

Pokud je realizující modul s poruchou, potom hodnota váhy respektive Wj, není definovaná x (0,1). ·

Zapojení, které je předmětem vynálezu, znázorníme následujícím diagnostickým grafem:

Claims (1)

1. Význam jednotlivých uzlů: u_1F - první permanentní pamět 15. u₂p - první zapisovatelné pamět 14. u^p - první mikroprocesor 1 3. u^p - první vnější zařízení 16, u^p - druhý mikroprocesor 22, u₆p - druhé permanentní pamět 2£, u?p - druhá zapisovatelné pamět 28,

   Ugp - druhé vnější zařízení JO, u^p - třetí mikroprocesor Ji, u₁₀p - třetí permanentní pamět JJ, Uj,p - třetí zapisovatelné pamět 32. u^y - třetí vnější zařízení Ji, Ujj, - druhý 'komparátor 18. u_14C - první komparátor JJ., u,^_c - třetí komparátor 21. u_1gc - čtvrtý komparátor 22, u,yjj - první mikropočítačový podsystém, u_18M - druhý mikropočítačový podsystém, ^U19M mikropočítačový podsystém.

   Sestavíme tabulku jednotlivých syndromů, jejichž složky tvoří váhy v grafu. V pravém sloupci je uvedena diagnóza, kterou provédí stavový dekodér 19 ze předpokladu, že v průběhu aplikace celého souboru testů nevznikne porucha.

   „13 *3,5 *5^9 *17, ít) „15 *18,19 „19 *14 „19 *13 „17 *16 „17 *15 Porucha 0 0 0 0 0 0 0 0 0 0 0 X 0 0 0 1 ^U15C 0 0 0 1 X X 0 0 ^U19M 0 1 0 X X X 0 0 ^U9F 0 0 X 0 1 0 0 0 ^U14C 0 0 1 0 0 0 X X ^U17M 1 0 X 0 0 0 X X ^U3F 0 0 1 1 0 0 0 0 ^U18M X 0 0 0 0 1 0 0 ^U1 3C 1 1 1 1 0 0 0 0 «5F 0 X 0 0 0 0 1 0 ^U16C ^U17M ,^U18M *3,1 *3,2 *3,4 Porucha *5,6 *5,7 *5,8 Porucha 0 0 0 ^U3F 0 0 0 «5Ρ 1 0 0 ^U1F 1 0 0 ^U6F 0 1 0 ^U2F 0 1 0 ”7F 0 0 1 ^U4F 0 0 1 %F

   ^U19M *⁹’¹⁰ . *9,11 *9,12 Porucha 0 0 0 ^U9F 1 0 0 ^u10F 0 1 0 ^U11F 0 0 1 ^U12F Na základě nestejných hodnot pravděpodobnosti výskytu poruch v jednotlivých modulech e možně v některých případech udělat předpoklad, že v mikropočítačovém podsystému se můži

   objevit maximálně jedna porucha, zatímco v rámci celého systému se může vyskytnout maxlmél ně t poruch. Když je zajištěna komparace 2.t + 1 shodných podsystémů pomocí ₂ ,^,(.2^,11 . ι+..,,η} komparátorů vždy s dvěma komparátory pro komparaci každého podsystému s t jinými podsystémy a t testů každého komperétoru z podsystémů, které nejsou daným komparétorem srovnávány, můžeme provádět diagnostiku v jednom kroku testu. Při každé detekci neshody mezi podsystémy se syndrom porovnává s již zaznamenanými syndromy s nový syndrom a informace o směru přenosu na sběrnici se uloží do bloku stavového dekodéru 12, který je pro tento případ vybavený pamětí. K jednotlivým hraném c* se potom připisují posloupnosti veh _j. Pokud je k dispozici delší Sas na provedení diagnostiky, můžeme algoritmus vyhodnocení zjednodušit za cenu realizace opravy modulu s poruchou vždy při první detekci poruchy. Diagnostika potom probíhá sekvenčně a stačí zajistit jeden test každého komparétoru z podsystému, který není po provedení komparace ve stejné oblasti podezřelých modulů. Navíc není třeba dělat předpoklad o nestejném rozložení poruch v.systému. Dél je možno metodu rozšířit na případ několika víceprocesorových podsystémů. Při detekci poruchy se navíc snímají z podsystému bez poruchy přes druhý přepínač 24 signály obsazení sběrnice z jednotlivých mikro-r procesorů, které se kooperují ve stejných koraperétorech jako fetch-signély. Z kombinace těchto signálů se určí mikroprocesor, který při detekci poruchy ovládá komunikaci na sběrnici podsystému. Potom hrana d^ znázorňuje přímou nebo zprostředkovanou obousměrnou komunikaci mezi moduly u_iF a ů^y. Váha připsaná k hraně, kde u,_F, Ugp jsou mikroprocesory připojené ke stejné sběrnici, mé hodnotu 0, jestliže sběrnici řídí mikroprocesor u^y a hodnotu 1, jestliže sběrnici řídí mikroprocesor Ujy

   Počet lokalizovatelných poruch se v daném zapojení zvýší, jestliže se nám podaří zajistit normálový charakter některých mikropočítačových podsystémů. Potom je možno předpokládat, že pravděpodobnost výskytu poruchy je mnohokrát menší v různých podsystémech než v rámci podsystému, který nemá normálový charakter. Pojem diagnostikovetelnosti pro t poruch rozšíříme na úroveň funkčních modulů tak, že v rámci podsystému (makromodulu) jsou postupně identifikovány všechny funkční moduly s poruchou, což zahrnuje i případ poruchy ve všech funkčních modulech v podsystému. Je tedy možné sekvenčně lokalizovat až t = ty χ n poruch, kde n_p je počet funkčních modulů v makromodulu,. ty je maximální počet makromodulů, ve kterých se mohou vyskytnout poruchy a definujeme sekvenční diagnostikovetelnost systému pro t poruch s rozložením ty/t_c, přičemž ΐθ je maximální počet komparačních modulů u^q,