CS231702B1 - Zapojeni pro záznam logických signálů - Google Patents

Abstract

Zapojení pro záznam logických signálů je určeno k dosažení zvýšené spolehlivosti funkce záznamu logických signálů v podmín ­ kách rušivého vlivu prostředí, zejména v průmyslových aplikacích jednoúčelových řídicích automatů. Podstata zapojení složeného nejménš z jednoho signálního vedení záleží v tom, že první vstup prvního signálního vedení je spojen jednak s prvním vstupem prvního pamětového obvodu a jednak s jedním vstu ­ pem kombinačního logického obvodu, kde vý ­ stup kombinačního logického obvodu je spo ­ jen se vstupem diskriminačního obvodu. Výstup diskriminačního obvodu je spo ­ jen s druhým vstupem prvního pamětového obvodu, a výstup prvního pamětového obvo ­ du je spojen s prvním výstupem prvního signálního vedení.

Description

Podstata zapojení složeného nejménš z jednoho signálního vedení záleží v tom, že první vstup prvního signálního vedení je spojen jednak s prvním vstupem prvního pamětového obvodu a jednak s jedním vstupem kombinačního logického obvodu, kde výstup kombinačního logického obvodu je spojen se vstupem diskriminačního obvodu.

Výstup diskriminačního obvodu je spojen s druhým vstupem prvního pamětového obvodu, a výstup prvního pamětového obvodu je spojen s prvním výstupem prvního signálního vedení.

CC

Vynález se týká zapojení pro záznam logických signálů v elektronických, proudových a jiných soustavách, zejména v oblasti přímého řízení výrobních procesů, popřípadě výrobních zařízeni.

Jsou známá zapojení pro záznam signálů, složená z logických obvodů, například z dvojkových pamětí, klopných obvodů a podobně, kde pro záznam každého jednotlivého signálu je v těchto zapojeních jeden logický obvod s parnětovou funkcí.

Nevýhodou těchto zapojení je skutečnost, že při delším časovém odstupu příchodu dvou skupin signálů pro zápis se například vlivem rušivého vlivu prostředí a podobně změní stav těchto logických obvodů, úěinek zapsané jedné skupiny signálů z hlediska časového pořadí těchto signálů v této jedné skupině je zkreslený, oož se projeví například při působení zapsaných signálů na další tok logických signálů v číslicovém automatu a podobně.

Tyto nevýhody odstraňuje zapojeni podle vynálezu, složené nejméně z jednoho signálního vedení, jehož podstata spočívá v tom, že první vstup prvního signálního vedení je spojen jednak s prvním vstupem prvního pamětového obvodu a jednak s jedním vstupem kombinačního logického obvodu, kde výstup kombinačního logického obvodu je spojen se vstupem diskriminačního obvodu, výstup diskriminačního obvodu je spojen s druhým vstupem prvního pamětového obvodu, a výstup prvního pamětového obvodu je spojen s prvním výstupem prvního signálního vedení.

Jako pamětový obvod se uvažuje libovolný klopný obvod, dvojková pamět a podobně. Signál zvolené logické úrovně, který přijde na první vstup, s výhodou záznamový vstup, způsobuje vybuzení signálu zvolené logické úrovně na výstupu. Obdobně signál zvolené logické úrovně, který přijde na druhý vstup, s výhodou mazací vstup, způsobuje zánik tohoto signálu na výstupu.

Při vícenásobném záznamovém vstupu, popřípadě vícenásobném mazacím vstupu se předpokládá jednoduchá logická funkční závislost signálů na. elementárních záznamových, popřípadě na elementárních mazací cli vstupech, například funkce logického součtu, logického součinu a podobně.

Jako časový obvod se uvažuje libovolný logický obvod s takovou' vlastností, že signál zvolené logické úrovně, který přijde na vstup, způsobuje vybuzení signálu zvolené logické úrovně na výstupu po dobu předem stanoveného časového úseku.

Při vícenásobném vstupu se předpokládá jednoduchá logické funkční závislost signálů na elementárních vstupech, například funkce logického součtu, logického součinu a podobně. Takto uvažovaný časový obvod lze chápat jako časovou pamět s předem stanovenou velikostí časového úseku trvání výstupního signálu.

Jako hradlo se uvažuje libovolný kombinační logický obvod se vstupem, s výstupem, řídicím vstupem s takovou vlastností, že průchod signálu ze vstupu na výstup se uvolňuje působením signálu zvolené logické úrovně na řídicím vstupu.

Jako hradlo může pracovat například kombinační logický obvod s funkcí logické konjunkce, vztaženo na vstup a na řídicí vstup. Jako kombinační obvod se uvažuje přednostně obvod s funkcí logického součtu, vztaženo na první vstup, na druhý vstup, popřípadě .na další vstup, případně na další v pořadí vstup tohoto kombinačního obvodu.

Jako diskriminační obvod se uvažuje libovolný logický obvod, s takovou vlastností, že signál zvolené logické úrovně, přednostně úrovně logické jedničky, například vzestup napětového signálu z hodnoty logické nuly na hodnotu logické jedničky, který přijde na vstup, způsobuje vybuzení signálu zvolené logické úrovně na výstupu, který trvá na tomto výstupu po dobu předem stanoveného časového úseku, jehož délka je určena vlastnostmi e nastavením tohot diskriminačního obvodu.

Předností zapojení podle vynálezu je skutečnost, že umožňuje dosaženi zvýšené spolehlivosti funkce záznamu logických signálů, zejména při přerušovaném pracovním režimu, kde , signály ve skupinách s různým časovým pořadím přicházejí s delšími časovými odstupy na vstupy zapojení pro záznam.

Předností zapojení je zvýšená odolnost vůči rušivému vlivu prostředí, zejména v průmyslových aplikacích V jednoúčelových řídicích soustavách, dosahované účelným uvedením pamětových obvodů vždy na začátku příchodu jednotlivé skupiny signálů do předem stanoveného výchozího stavu a následné postavení do stavu shodného se signály pro záznam této jednotlivé skupiny.

Předností je dále skutečnost, žé pomocí signálů na výstupech zapojení se dosahuje správného řídicího účinku ve správném časovém okamžiku i tam, kde řízený člen reaguje na začátek signálu na výstupu, v případě Že v delším časovém rozmezí mezi příchody dvou skupin signálů na vstupy zapojení došlo k falešnému překlopení pamětového obvodu.

Zapojení podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde na obr. 1 je základní zapojení, a na obr. 2 je modifikované zapojení s přídavnými logickými obvody.

Na obr. 1 je první vstup S, spojený přímo s prvním vstupem ¹p) prvního pamětového obvodu Pj , jehož výstup<Pj> je spojen s prvním výstupem zapojení, druhý vstup S2 je spojen přímo s prvním vstupem ¹p2 druhého pamětového obvodu R,, jehož výstup <P₂> je spojen s druhým výstupem X₂ zapojení, další vstup je spojen přímo s prvním vstupem dalšího pamětového obvodu P,, jehož výstup<P,> je spojen s dalším výstupem X-, zapojení, další i»» l ni· 1 ** W v pořadí vstup je spojen přímo s prvním vstupem p^ dalšího v pořadí pamětového obvodu P_N, jehož výstup%1P_N> je spojen s dalším v pořadí výstupem X^ zapojení.

Dále je na obr. 1 kombinační logický obvod K, jehož vstupy k₍, k₂, k^,..., k^ jsou spojeny se vstupy S, , S-,, S,,..., S_N zapojení, a jehož v.vstup<K>ňe spojen přes diskrimi—i o ’ 2 načni obvod D a druhým vstupem p^ prvního pamětového obvodu , s druhým vstupem p₂ druhého pamětového obvodu P₂, s druhým vstupem ²p^ dalěího pamětového obvodu P^, s druhým vstupem dalšího v pořadí pamětového obvodu P^.

Vstupy kombinačního obvodu K jsou spojeny se vstupy zapojení tak, že první vstup S, zapojení je spojen s prvním vstupem kj, druhý vstup S₂ zapojení je spojen s druhým vstupem k₂, další vstup zapojení je spojeň~s dalším vstupem k^, další v pořadí vstup zapojení je spojen s dalším v pořadí vstupem k^ tohoto kombinačního obvodu K, jehož vvstup<K> je spojen se vstupem d diskriminačního obvodu D.

Výstup <D> diskriminačního obvodu je spojen s obvodu Pj,, s druhým vstupem p₂ druhého pamětového pamětového obvodu P^, s druhým vstupem ^p_N dalšího *

druhým vstupem p, prvního pamětového obvodu P₂, s druhým vstupem dalšího v pořadí pamětového obvodu P^.

V dalším příkladném provedení podle obr. 2 dávný logický obvod Hp T, s prvním vstupem

1.

je první vstup S, spojený přes první pří<P.> je spojen s prvním výstupem X skládá z prvního hradla H, že tento první vstup S. ji

Ρ] prvního pamětového obvodu Pp jehož výstup zapojení, kterýžto první přídavný logický obvod se spojených v kaskádě za sebou tak, spojen se vstupem h, prvniho”hradla Hp jehož výstup <H,> je spo a z prvního časového obvodu prvního pamětového obvodu P,, druhý vstup S~ je spojen přes druhý přídavný logický ob1 —1 _v -A

H₂, T_? s prvním vstupem p_? druhého pamětového obvodu P₂, jehož výstup <P~> je spojen né?.

kterýžto druhý přídavný logický obvod se skládá z druhého spojených v kaskádě za sebou tak, že tento druhý jehož výstup<T₂> je spojen s prvním vstupem druhého pamětojen se vstupem t. prvního časového obvodu Τ,, jehož výstup<T.> je spojen s prvním vstupem 1 —¹

Pí vod s druhým výstupem X₂ zapojen:

hradla H₂ a z druhého časového obvodu T₂ vstup S₂ je spojen se vstupem h₂ druhého hradla H₂, jehož výstup <H₂> je spojen se vstupem t₂ druhého časového obvodu I^, vého obvodu P_o dalěí vstup Sg je spojen přes další přídavný logický obvod Hg, Tg, jehož výstup<P,> je spojen s dalSim vys vstupem 'p

Xg zapojení, kterýžto další přídavný logický obvod se skládá z dalšího hradla Hg šího časového obvodu spojených v kaskádě za sebou tak, že tento další vstup S dalšího pamětového obvodu P^, jen se vstupem h^ dalSiho hradla Hg s prvním výstupem a z dalje spoďalšího časového obvodu Tg» obvodu Pg.

jehož výstup<H,> je spojen se vstupem t, _ —..J... i jehož výstup<'I^> je spojen s prvním vstupem pg dalšího pamětového

Dalěí v pořadí vstup Sg je spojen přes dalěí v pořadí přídavný logický obvod Hg, Tg s prvním vstupem ¹ p_R dalšího v pořadí pamětového obvodu Pg, jehož výstup <Pg> je spojen s dalším v pořadí výstupem ^XN zapojení, kterýžto další v pořadí přídavný logický obvod se skládá z dalšího v pořadí hradla Hg a z dalšího v pořadí časového obvodu Tg spojených v kaskádě za sebou tak, že tento další v pořadí vstup Sg je spojen se vstupem h,, dalšího v pořadí hradla Hg, jehož výstup<Hg> je spojen se vstupem tg dalšího v pořadí Časového obvodu Tg, jehož výstup <Tg> je spojen s prvním vstupem pg dalšího v pořadí pamětového obvodu i⁵^. ·

Dále je na obr. 2 kombinační logický obvod K, jehož vstupy kg, k₂, kg,..., kg jsou spojeny se vstupy Sj , S,, Sg,.. . , Sg zapojeni, a jehož výstup<K>je spojen přes diskriminační obvod D s druhým vstupem prvního pamětového obvodu Pj, s druhým vstupem ^p druhého pamětového obvodu P₂, s druhým vstupem *^pg dalšího pamětového obvodu Pg, s druhým vstupem dalšího v pořadí pamětového obvodu Pg.

Vstupy kombinačního obvodu K jsou spojeny se vstupy zapojeni tak, že první vstup Sg zapojeni je spojen s prvním vstupem k^ , druhý vstup zapojení je spojen s druhým vstupem k^, další vstup Sg zapojení je spojen s dalším vstupem kg, další v pořadí vstup Sg zapojení je spojen s dalším v pořadí vstupem kg tohoto kombinačního obvodu K, jehož výstupůK>

je spojen se vstupem d diskriminačního obvodu D, jehož výstup<D> je spojen s druhým vstu2 * — 2 ^v pem p, prvního pamětového obvodu Ρ,, s druhým vstupem p₂ druhého pamětového obvodu Pg, s druhým vstupem %g dalšího pamětového obvodu Pg, s druhým vstupem %g dalšího v pořadí pamětového obvodu Pg, a déle s řídicím vstupem h^ prvního hradla Η,, s řídicím vstupem h^ druhého hradla H₂, s řídicím vstupem hg dalšího hradla Hg, s řídicím vstupem hg dalšího v pořadí hradla Hg.

Funkce zapojení v příkladném provedení podle obr. 1 je taková, že signál, který při1 v šel na první vstup , přechází na první vstup p, prvního pamětového obvodu P^ a na první vstup kj kombinačního logického obvodu K.

U kombinačního logického obvodu K s funkcí logického součtu přechází tento signál na jeho výstup<K> a déle na vstup £ diskriminačního obvodu D, kde vznik signálu, například z logické nuly na logickou jedničku, způsobuje vybuzení signálu na .v.vstupu<D> tohoto diskriminačního obvodu po dobu předem stanoveného časového úseku.

Signál na výstupu<D> tohoto diskriminačního obvodu L přechází na druhý vstup ^p^ prvního pamětového obvodu Ρ, , na druhý vstup druhého pamětového obvodu P-,, na druhý

O v I 2 -η— v vstup pg dalšího pamětového obvodu Pg, na druhý vstup p_Js[ dalšího v pořadí pamětového obvodu Pg.

Předpokládá se taková funkce pamětových obvodů, že při současném buzení prvního vstupu i druhého vstupu převládá logická funkce signálu na druhém vstupu, tj. převládá mazání.

Výsledkem je, že po dobu časového trvání signálu na vvstuD'u<D> diskriminačního obvodu D je zamezeno vybuzení signálu na Výstupu <P₍> prvního pamětového obvodu Pg, přestože je již buzen signálem na prvním vstupu 'pp a obdobně i na výstupu druhého, dalšího, dalšího v pořadí pamětového obvodu.

23Π02

Až při zániku signálu na výstupu< D> tohoto diskriminačního obvodů D se uskutečňuje záznam signálů ze vstupů S,, Sg, S^, ..., zapojení do příslušných pamětovýeh obvodů

P₍, Pg, Pj.....Pjp přičemž tento záznam následuje vždy po předchozím vymazaném stavu tfchto pamětových~obvodů.

v příkladném provedení podle obr. 2 je takové, že signál, který při, a na první vstup k. kombinačFunkce zapojení

Sel na první vstup přechází na vstup h₁ prvního hradla H ního logického obvodu K. '

U kombinačního logického obvodu K s funkcí logického součtu přechází tento signál ne jeho v.Ýstup<K> a dále na vstup diskriminačního obvodu D, kde vznik signálu, například z logické nuly na logickou jedničku, způsobuje vybuzení signálu na výstupu<D> tohoto diskriminačního obvodu po dobu předem stanoveného časového úseku.

Signál na vÝatupu<D> tohoto diskriminačního obvodu £ přechází na druhý vstup p, prvního pamětového obvodu Ρ,, na druhý vstup ²p₂ druhého pamštového obvodu Pg, na druhý vstup ²ρ^ dalšího pamětového obvodu Pj, na druhý vstup ²pjj dalšího v pořadí pamětového obvodu Pjj.

Vzhledem ke klopné funkci pamětovýeh obvodů se dosáhne předem zvoleného, například vymazaného stavu těchto pamětovýeh obvodů.

Signál na výstupu<D> diskriminačního obvodu D přechází dále na řídicí vstup Hj prvního hradla H₍, na řídicí vstup H₂ druhého'hradla Hg, na řídicí vstup Hj dalšího hradla H-p na řídicí vstup dalšího v pořadí hradla H^.

hradel pro signály ze vstupů S₁, Sg, Sj hjj hradel Hj

Vzhledem k logické funkci je po dobu působení tohoto signálu uzavřen průchod těchto ., Sjj zapojení, neboli ze vstupů h₍ , hg, hj, . Hg, Hj.....Hj^ňa jejich výstupý^H^, <H₂>, <H^>,

Až při zániku signálu na výstuau<E>diskriminačního obvodu £ přecházejí signály přes tato hradla z jejich vstupů na jejich výstupy.

Tak například signál na prvním vstupu S, zapojení, neboli signál na vstupu hj prvního hradla <H^> přechází na jeho výstup a dále na vstup t₁ prvního časového obvodu^-!,.

Vzhledem k logické funkci použitého časového obvodu způsobuje tento signál na vstupu t, vybuzení signálu zvolená logické úrovně na výstupu<T₁>, s výhodou jedničkové logické Sřovně, po dobu předem stanoveného časového úseku. Tento~logický signál přechází dále na první vstup ¹Pj prvního pamětového obvodu Pj, a způsobuje vybuzení signálu na jeho výstupu<Pj>, a tedy přechází na první výstup X^ zapojení.

Tok signálů z druhého vstupu Sg, dalšího vstupu Sj, dalšího v pořadí vstupu zapojení na druhý výstup Xg, další výstujTXg, další v pořadí výstup X_N zapojení je zcela“obdobný.

Předpokládá se relativně dlouhé časové trvání signálů na vstupech S₁, S₂, Sj, ..., zapojení, a odpovídající časové trvání signálů na výstupech Xj , X₂, Xj, ..., X^ zapojení” popřípadě taková necitlivost na tyto signály na výstupech, že případné přechodně působící signály v důsledku rozdílná, kdy reakce použitých obvodů lze zcela zanedbat. Tento předpoklad opravňuje zidealizovanou představu okamžité reakce použitých obvodů, bez ohledu na jejich fyzikální podstatu.

Zapojení podle vynálezu nachází svoje opodstatněné uplatněni v jednoúčelových řídicích systémech složených z logických obvodů, kde zvyšuje provozní spolehlivost obvodů, reagujících na vstupní signály, například signály čidel, signály identifikující stav výrobního zařízení a podobně.

23Π02

Uplatňuje se sejména skutečnost, že při zahájeni výrobního cyklu s časovým odstupem od předchoziho výrobního cyklu se uvádí pamětové obvody do počátečního stavu nebo jiného výchozího předem zvoleného stavu, a až pak následuje vlastní záznam vstupních signálů do příslužných penátových obvodů.

PŘEDMĚT VYNÁLEZU

Claims (2)

1. Zapojení pro záznam logických signálů, složené nejméně z jednoho signálního vedení, vyznačené tím, že první vstup (S,) prvního signálního vedení je spojen jednak s prvním vstupem ('p,) prvního pamětového obvodu (P,) a jednak s jedním vstupem (k₍) kombinačního logického obvodu (K), kde výstup (< K>) kombinačního logického obvodu (K) je spojen se vstupem (d) diskriminačního obvodu (D), výstup (<D>) diskriminačního obvodu (D) je spojen s druhým vstupem ( p₁) prvního pamětového obvodu (P,), a výstup (<P_t>) prvního pamětového obvodu (P,) je spojen s prvním výstupem (X^) prvního signálního vedení.

2. Zapojení podle bodu 1, vyznačené tím, že první vstup (S^) prvního signálního vedení je spojen s prvním vstupem (¹p,) prvního pamětového obvodu (P,) přes první přídavný logický obvod skládající se z prvního hradla (Hj) a z prvního časového obvodu (T,) spojených v kaskádě za sebou, přičemž výstup prvního hradla (lij) je spojen se vstupem (t) ) prvního časového obvodu (T,), a řídicí vstup (Hj) tohoto prvního hradla (H,) je spojen s výstupem (<D>) diskriminačního obvodu (D).

2 výkresy

23U02 &

},

Jo

£

Α

X ν

ΓΜΟ

Λ